JPH06233147A - デジタル垂直偏向波形発生装置 - Google Patents
デジタル垂直偏向波形発生装置Info
- Publication number
- JPH06233147A JPH06233147A JP4073593A JP4073593A JPH06233147A JP H06233147 A JPH06233147 A JP H06233147A JP 4073593 A JP4073593 A JP 4073593A JP 4073593 A JP4073593 A JP 4073593A JP H06233147 A JPH06233147 A JP H06233147A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- vertical deflection
- deflection waveform
- waveform
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 デジタル垂直偏向波形発生装置において、Ｄ
−Ａ変換器のビット数を低減すると共に、高分解能かつ
高精度の垂直偏向波形を発生できるようにすること。 【構成】 垂直偏向波形のトレース区間のデジタル差分
データをＤＳＰ２３を用いて積和演算により発生し、こ
の差分データをＤ−Ａ変換器２４でアナログ信号に変換
して積分器３１に印加し、積分器３１により垂直偏向波
形のトレース区間を発生する。また、垂直偏向波形のリ
トレース区間を示すＤＳＰ２３から発生するリセット信
号により、リセットスイッチ２８を駆動して積分器３１
をリセットすることにより、垂直偏向波形のリトレース
区間を発生する。
−Ａ変換器のビット数を低減すると共に、高分解能かつ
高精度の垂直偏向波形を発生できるようにすること。 【構成】 垂直偏向波形のトレース区間のデジタル差分
データをＤＳＰ２３を用いて積和演算により発生し、こ
の差分データをＤ−Ａ変換器２４でアナログ信号に変換
して積分器３１に印加し、積分器３１により垂直偏向波
形のトレース区間を発生する。また、垂直偏向波形のリ
トレース区間を示すＤＳＰ２３から発生するリセット信
号により、リセットスイッチ２８を駆動して積分器３１
をリセットすることにより、垂直偏向波形のリトレース
区間を発生する。
Description
【０００１】
【産業上の利用分野】本発明はデジタルテレビジョン等
のデジタルデータを用いて垂直偏向波形を発生するシス
テムに適用して好適な、高精度かつ高分解能の垂直偏向
波形を発生できるデジタル垂直偏向波形発生装置に関す
る。
のデジタルデータを用いて垂直偏向波形を発生するシス
テムに適用して好適な、高精度かつ高分解能の垂直偏向
波形を発生できるデジタル垂直偏向波形発生装置に関す
る。
【０００２】
【従来の技術】従来の、デジタル式のテレビジョンにお
ける垂直偏向波形を発生するデジタル垂直偏向波形発生
装置のブロック図を図７に示す。図７において、７１は
垂直偏向波形のデジタルデータを記憶しているデータメ
モリ、７２はデータメモリ７１から読みだされたデジタ
ルデータをアナログ信号に変換するデジタル−アナログ
変換器（以下、Ｄ−Ａ変換器と記す）、７３はＤ−Ａ変
換器７２から出力される階段状の波形を滑らかにする低
域通過フィルタ（以下、ＬＰＦと記す）、７４は垂直偏
向波形を出力する出力端子である。
ける垂直偏向波形を発生するデジタル垂直偏向波形発生
装置のブロック図を図７に示す。図７において、７１は
垂直偏向波形のデジタルデータを記憶しているデータメ
モリ、７２はデータメモリ７１から読みだされたデジタ
ルデータをアナログ信号に変換するデジタル−アナログ
変換器（以下、Ｄ−Ａ変換器と記す）、７３はＤ−Ａ変
換器７２から出力される階段状の波形を滑らかにする低
域通過フィルタ（以下、ＬＰＦと記す）、７４は垂直偏
向波形を出力する出力端子である。
【０００３】図８（ａ）にＤ−Ａ変換器７３の出力波形
を示し、同図（ｂ）にその出力波形の一部を拡大した波
形を示す。図７に示すデジタル垂直偏向波形発生装置の
動作を図８を参照しながら説明する。周期的な読み出し
信号によりデータメモリ７１から読みだされた垂直偏向
波形のデジタルデータは、Ｄ−Ａ変換器７２によりアナ
ログ信号に変換され図８（ａ）に示すような鋸歯状の垂
直偏向波形が周期的に出力される。この鋸歯状の垂直偏
向波形は、その一部を拡大すると図８（ｂ）に示すよう
な階段状の波形となっている。そこで、ＬＰＦ７３に上
記階段状の垂直偏向波形を印加して高域の周波数成分を
低減することにより、滑らかな垂直偏向波形としてい
る。
を示し、同図（ｂ）にその出力波形の一部を拡大した波
形を示す。図７に示すデジタル垂直偏向波形発生装置の
動作を図８を参照しながら説明する。周期的な読み出し
信号によりデータメモリ７１から読みだされた垂直偏向
波形のデジタルデータは、Ｄ−Ａ変換器７２によりアナ
ログ信号に変換され図８（ａ）に示すような鋸歯状の垂
直偏向波形が周期的に出力される。この鋸歯状の垂直偏
向波形は、その一部を拡大すると図８（ｂ）に示すよう
な階段状の波形となっている。そこで、ＬＰＦ７３に上
記階段状の垂直偏向波形を印加して高域の周波数成分を
低減することにより、滑らかな垂直偏向波形としてい
る。
【０００４】
【発明が解決しようとする課題】上記図８（ｂ）に示さ
れる波形の分解能である最小ステップの大きさは、デジ
タルデータのビット数によって決定される。このビット
数が多ければ分解能は向上し高分解能の垂直偏向波形と
することが出来る。
れる波形の分解能である最小ステップの大きさは、デジ
タルデータのビット数によって決定される。このビット
数が多ければ分解能は向上し高分解能の垂直偏向波形と
することが出来る。
【０００５】通常、垂直偏向波形にノイズが乗っている
と画面上で目立ちやすいため、垂直偏向波形には高分解
能が要求されており、一般に上記ビット数はＮＴＳＣ方
式のコンシュマー用テレビジョンの場合１５ビット必要
とされ、コンピュータ用のディスプレイ等の場合には１
７ビット以上必要とされている。
と画面上で目立ちやすいため、垂直偏向波形には高分解
能が要求されており、一般に上記ビット数はＮＴＳＣ方
式のコンシュマー用テレビジョンの場合１５ビット必要
とされ、コンピュータ用のディスプレイ等の場合には１
７ビット以上必要とされている。
【０００６】すると、当然の事ながらＤ−Ａ変換器７２
は１５ビット〜１７ビット以上のビット数を変換できる
ものが必要であるが、１５〜１７ビットのデジタルデー
タを高速にアナログに変換するＤ−Ａ変換器は実現をす
ることが困難であるという問題点があった。そこで、本
発明はＤ−Ａ変換器のビット数を減少しても、高分解能
の垂直偏向波形を発生できるデジタル偏向波形発生装置
を提供することを目的としている。
は１５ビット〜１７ビット以上のビット数を変換できる
ものが必要であるが、１５〜１７ビットのデジタルデー
タを高速にアナログに変換するＤ−Ａ変換器は実現をす
ることが困難であるという問題点があった。そこで、本
発明はＤ−Ａ変換器のビット数を減少しても、高分解能
の垂直偏向波形を発生できるデジタル偏向波形発生装置
を提供することを目的としている。
【０００７】また、最近のテレビジョンではＣＲＴの大
型化やフラット化に伴い画歪みの精度に対する要求も厳
しくなり垂直偏向波形に高次の偏向補正を行うことが必
要となっている。従来、偏向補正のためにＩＣ等を用い
てアナログの偏向補正波形を発生して偏向補正を行って
いたが、この方法では画歪みがとり切れなくなってきて
いる。
型化やフラット化に伴い画歪みの精度に対する要求も厳
しくなり垂直偏向波形に高次の偏向補正を行うことが必
要となっている。従来、偏向補正のためにＩＣ等を用い
てアナログの偏向補正波形を発生して偏向補正を行って
いたが、この方法では画歪みがとり切れなくなってきて
いる。
【０００８】そこで、垂直偏向波形をデジタルで発生す
るシステムとしてデジタルで垂直偏向波形の補正を行え
ばよいが、従来のデジタル加減算器による偏向補正では
システムが異なる毎に画歪みの調整が必要であると共
に、偏向補正のためのパラメータをシステム毎にメモリ
等に格納しなければならないという問題点があった。本
発明は各パラメータの値を１種類格納しておくだけで、
システムが変更されてもシステムに応じた高精度のデジ
タル垂直偏向波形を発生出来るようにすることを目的と
している。
るシステムとしてデジタルで垂直偏向波形の補正を行え
ばよいが、従来のデジタル加減算器による偏向補正では
システムが異なる毎に画歪みの調整が必要であると共
に、偏向補正のためのパラメータをシステム毎にメモリ
等に格納しなければならないという問題点があった。本
発明は各パラメータの値を１種類格納しておくだけで、
システムが変更されてもシステムに応じた高精度のデジ
タル垂直偏向波形を発生出来るようにすることを目的と
している。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は垂直偏向波形の差分デジタルデータをデジ
タルデータとして発生する手段を備え、この手段から周
期的に発生された差分デジタルデータをＤ−Ａ変換器に
より差分アナログ信号に変換して、この差分アナログ信
号を積分器に印加して積分することにより垂直偏向波形
を得るようにしたものである。
に、本発明は垂直偏向波形の差分デジタルデータをデジ
タルデータとして発生する手段を備え、この手段から周
期的に発生された差分デジタルデータをＤ−Ａ変換器に
より差分アナログ信号に変換して、この差分アナログ信
号を積分器に印加して積分することにより垂直偏向波形
を得るようにしたものである。
【００１０】また、本発明は差分デジタルデータを発生
するパラメータを１種類格納し、このパラメータを積和
演算機能を有するプロセッサいわゆるＤＳＰ（Ｄｉｇｉ
ｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いて
積和演算することにより差分デジタルデータを演算によ
り求め、このデジタル差分データにより垂直偏向波形を
発生し、システムが変更されたときには上記パラメータ
に係数を乗算することにより、異なるシステムの垂直偏
向波形を発生できるようにしたものである。
するパラメータを１種類格納し、このパラメータを積和
演算機能を有するプロセッサいわゆるＤＳＰ（Ｄｉｇｉ
ｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いて
積和演算することにより差分デジタルデータを演算によ
り求め、このデジタル差分データにより垂直偏向波形を
発生し、システムが変更されたときには上記パラメータ
に係数を乗算することにより、異なるシステムの垂直偏
向波形を発生できるようにしたものである。
【００１１】
【作用】現在のデータと１つ前のデータとの差分を演算
した差分デジタルデータは、通常は差分演算する前のデ
ータより少ないビット数でデジタルデータを表すことが
できる。従って、垂直偏向波形の差分デジタルデータを
Ｄ−Ａ変換器で差分のアナログ信号に変換するようにす
ると、Ｄ−Ａ変換器に印加されるビット数は少なくなる
ため、Ｄ−Ａ変換器のビット数を減少させることができ
る。
した差分デジタルデータは、通常は差分演算する前のデ
ータより少ないビット数でデジタルデータを表すことが
できる。従って、垂直偏向波形の差分デジタルデータを
Ｄ−Ａ変換器で差分のアナログ信号に変換するようにす
ると、Ｄ−Ａ変換器に印加されるビット数は少なくなる
ため、Ｄ−Ａ変換器のビット数を減少させることができ
る。
【００１２】さらに、高分解能の垂直偏向波形のデータ
を少ないビットである差分デジタルデータとすることが
できるため、高分解能の垂直偏向波形を少ないビット数
のＤ−Ａ変換器を用いて発生させることができる。
を少ないビットである差分デジタルデータとすることが
できるため、高分解能の垂直偏向波形を少ないビット数
のＤ−Ａ変換器を用いて発生させることができる。
【００１３】また、積和演算できるＤＳＰを用いたため
垂直偏向波形の差分デジタルデータを積和演算の繰り返
しにより発生することが出来るため、システムが異なっ
た時はプログラムにより各パラメータに係数をかけて積
和演算することにより、所望の垂直偏向波形の差分デジ
タルデータを発生することが出来る。従って、格納しな
ければならないパラメータを１種類に減少させることが
出来る。
垂直偏向波形の差分デジタルデータを積和演算の繰り返
しにより発生することが出来るため、システムが異なっ
た時はプログラムにより各パラメータに係数をかけて積
和演算することにより、所望の垂直偏向波形の差分デジ
タルデータを発生することが出来る。従って、格納しな
ければならないパラメータを１種類に減少させることが
出来る。
【００１４】
【実施例】図１に本発明の第１の実施例のブロック図を
示す。図１において、１は垂直偏向波形の差分デジタル
データが記憶されているメモリ、２は差分デジタルデー
タを差分アナログ信号に変換するＤ−Ａ変換器、３はＤ
−Ａ変換器２で変換された差分アナログ信号を積分する
ことにより原信号の垂直偏向波形に直す積分器、４は垂
直偏向波形を出力する出力端子である。
示す。図１において、１は垂直偏向波形の差分デジタル
データが記憶されているメモリ、２は差分デジタルデー
タを差分アナログ信号に変換するＤ−Ａ変換器、３はＤ
−Ａ変換器２で変換された差分アナログ信号を積分する
ことにより原信号の垂直偏向波形に直す積分器、４は垂
直偏向波形を出力する出力端子である。
【００１５】図１に示す垂直偏向波形発生装置におい
て、メモリ１に記憶された垂直偏向波形の差分デジタル
データは、垂直偏向周波数に応じた読み出し信号により
周期的に読み出され、Ｄ−Ａ変換器２に印加される。
て、メモリ１に記憶された垂直偏向波形の差分デジタル
データは、垂直偏向周波数に応じた読み出し信号により
周期的に読み出され、Ｄ−Ａ変換器２に印加される。
【００１６】Ｄ−Ａ変換器２は差分デジタルデータを差
分のアナログ信号に変換して積分器３に印加する。積分
器３は差分のアナログ信号を積分して原の信号である垂
直偏向波形に直し、出力端子４から出力した鋸歯状の垂
直偏向波形を垂直偏向回路に供給する。
分のアナログ信号に変換して積分器３に印加する。積分
器３は差分のアナログ信号を積分して原の信号である垂
直偏向波形に直し、出力端子４から出力した鋸歯状の垂
直偏向波形を垂直偏向回路に供給する。
【００１７】ところで所定の信号波形を出力するため
に、その信号波のすべてのデータを差分データとする
と、信号波形そのものをデジタルデータとしたときより
差分のデジタルデータとしたほうがビット数が増える場
合がある。この場合を次に説明する。
に、その信号波のすべてのデータを差分データとする
と、信号波形そのものをデジタルデータとしたときより
差分のデジタルデータとしたほうがビット数が増える場
合がある。この場合を次に説明する。
【００１８】図４（ａ）に比較的周波数の低い信号波形
を示し、その読みだしクロックをＴ1 ，Ｔ2 ，Ｔ3 ・・
・・としたときピーク値は約±４に設定されている。同
図（ｂ）に上記（ａ）の信号の各読みだしクロック点に
おける振幅データの差分信号を示す。図４（ａ）（ｂ）
から理解されるように、図４（ａ）に示す信号波形では
読み出されるデータのピーク値は約＋４または−４であ
り、同図（ｂ）に示す差分信号の場合は各クロック点で
読み出される振幅データのピーク値は最大で約＋２また
は−２となる。従って、周波数の低い信号の場合は差分
のデータのほうがビット数が少なくなることが分かる。
を示し、その読みだしクロックをＴ1 ，Ｔ2 ，Ｔ3 ・・
・・としたときピーク値は約±４に設定されている。同
図（ｂ）に上記（ａ）の信号の各読みだしクロック点に
おける振幅データの差分信号を示す。図４（ａ）（ｂ）
から理解されるように、図４（ａ）に示す信号波形では
読み出されるデータのピーク値は約＋４または−４であ
り、同図（ｂ）に示す差分信号の場合は各クロック点で
読み出される振幅データのピーク値は最大で約＋２また
は−２となる。従って、周波数の低い信号の場合は差分
のデータのほうがビット数が少なくなることが分かる。
【００１９】次に、図５（ａ）に周波数の比較的高い信
号波形を示し、例えばそのピーク値は図４と同じく約±
４に設定して同一の読みだしクロックで振幅データを読
みだす場合を示し、同図（ｂ）にその差分信号を示す。
図５を参照すると、図５（ａ）に示す信号のピーク値は
約±４を示すビット数のデータであり、同図（ｂ）の差
分信号を示す振幅データのピーク値は約±６となる。従
って、周波数の高い信号の場合は差分信号のデータのほ
うが原の信号の振幅データより大きくなる場合が生じ、
必ずしも差分データのビット数が少なくなるとはいえな
い。
号波形を示し、例えばそのピーク値は図４と同じく約±
４に設定して同一の読みだしクロックで振幅データを読
みだす場合を示し、同図（ｂ）にその差分信号を示す。
図５を参照すると、図５（ａ）に示す信号のピーク値は
約±４を示すビット数のデータであり、同図（ｂ）の差
分信号を示す振幅データのピーク値は約±６となる。従
って、周波数の高い信号の場合は差分信号のデータのほ
うが原の信号の振幅データより大きくなる場合が生じ、
必ずしも差分データのビット数が少なくなるとはいえな
い。
【００２０】上記の現象を前記図７に示す垂直偏向波形
に応用して考察してみると、垂直偏向波形のトレース区
間は比較的変化率が小さく周波数が低い部分であり、リ
トレース区間は比較的変化率が大きく周波数が高い部分
であるから、トレース区間のデジタルデータを差分デジ
タルデータとすることによりこの区間のデジタルデータ
のビット数を減少させることができるものの、リトレー
ス区間のデジタルデータを差分デジタルデータとすると
この区間のデジタルデータはかえって増大する恐れがあ
る。
に応用して考察してみると、垂直偏向波形のトレース区
間は比較的変化率が小さく周波数が低い部分であり、リ
トレース区間は比較的変化率が大きく周波数が高い部分
であるから、トレース区間のデジタルデータを差分デジ
タルデータとすることによりこの区間のデジタルデータ
のビット数を減少させることができるものの、リトレー
ス区間のデジタルデータを差分デジタルデータとすると
この区間のデジタルデータはかえって増大する恐れがあ
る。
【００２１】そこで、本発明においては垂直偏向波形の
トレース区間のデジタルデータだけを差分データにして
メモリ１に記憶させるようにし、リトレース区間は積分
器３をリセットするようにしている。また、積分器３を
リセットするリセット信号は、図示されていないがメモ
リ１の読み出し用のクロックをカウンタで計数し、この
カウンタのキャリー信号等を用いることにより容易に発
生することが出来る。
トレース区間のデジタルデータだけを差分データにして
メモリ１に記憶させるようにし、リトレース区間は積分
器３をリセットするようにしている。また、積分器３を
リセットするリセット信号は、図示されていないがメモ
リ１の読み出し用のクロックをカウンタで計数し、この
カウンタのキャリー信号等を用いることにより容易に発
生することが出来る。
【００２２】図２に本発明の第２実施例である、ＤＳＰ
を用いて垂直偏向波形のデジタル差分データを発生する
ようにしたデジタル垂直波形発生装置を示す。この図に
おいて、２１は水平偏向周波数の２倍の周波数のクロッ
クを発生する発生器、２２は発生器２１からのクロック
を計数し、垂直偏向周波数を１周期とする計数値を繰り
返し出力するラインカウンタ、２３はラインカウンタ２
２の周期的な計数出力の周期により、積和演算を行い垂
直偏向波形の差分デジタルデータを出力するＤＳＰ、２
４は差分デジタルデータを差分アナログ信号に変換する
Ｄ−Ａ変換器、２５はＤーＡ変換器の出力を積分する積
分器３１を構成する演算増幅器、２６は積分用抵抗、２
７は積分コンデンサ、２８は積分器３１をリセットする
リセットスイッチ、２９はリセットスイッチ２８を駆動
するリセット信号出力ライン、３０積分特性を調整する
電圧源、３１は演算増幅器２５、抵抗２６、コンデンサ
２７、スイッチ２８からなる積分器、３２は垂直偏向波
形の出力端子である。
を用いて垂直偏向波形のデジタル差分データを発生する
ようにしたデジタル垂直波形発生装置を示す。この図に
おいて、２１は水平偏向周波数の２倍の周波数のクロッ
クを発生する発生器、２２は発生器２１からのクロック
を計数し、垂直偏向周波数を１周期とする計数値を繰り
返し出力するラインカウンタ、２３はラインカウンタ２
２の周期的な計数出力の周期により、積和演算を行い垂
直偏向波形の差分デジタルデータを出力するＤＳＰ、２
４は差分デジタルデータを差分アナログ信号に変換する
Ｄ−Ａ変換器、２５はＤーＡ変換器の出力を積分する積
分器３１を構成する演算増幅器、２６は積分用抵抗、２
７は積分コンデンサ、２８は積分器３１をリセットする
リセットスイッチ、２９はリセットスイッチ２８を駆動
するリセット信号出力ライン、３０積分特性を調整する
電圧源、３１は演算増幅器２５、抵抗２６、コンデンサ
２７、スイッチ２８からなる積分器、３２は垂直偏向波
形の出力端子である。
【００２３】図２に示すデジタル垂直偏向波形発生装置
の動作波形図を図３に示し、以下、図３を参照しながら
図２に示すデジタル垂直偏向波形発生装置の動作を説明
する。ラインカウンタ２２は水平偏向周波数の２倍のク
ロック２ｆｈを計数し、０〜５２４の計数値を繰り返し
出力する。このラインカウンタ２２の計数出力はＤＳＰ
２３に印加され、その計数出力の周期で積和演算を行い
偏向補正成分を含めた垂直偏向波形のデジタル差分デー
タを出力する。
の動作波形図を図３に示し、以下、図３を参照しながら
図２に示すデジタル垂直偏向波形発生装置の動作を説明
する。ラインカウンタ２２は水平偏向周波数の２倍のク
ロック２ｆｈを計数し、０〜５２４の計数値を繰り返し
出力する。このラインカウンタ２２の計数出力はＤＳＰ
２３に印加され、その計数出力の周期で積和演算を行い
偏向補正成分を含めた垂直偏向波形のデジタル差分デー
タを出力する。
【００２４】このＤＳＰ２３で行う垂直偏向波形の演算
は差分せずに求めようとすると、一般に（１）式に示す
３次式で近似して演算を行わなければならないため、積
和演算を３回繰り返す必要がある。 ｙ＝ａｘ3 ＋ｂｘ2 ＋ｃｘ＋ｄ ・・・（１） 但し、ａ，ｂ，ｃ，ｄは偏向補正された垂直偏向波形を
発生するためのパラメータである。
は差分せずに求めようとすると、一般に（１）式に示す
３次式で近似して演算を行わなければならないため、積
和演算を３回繰り返す必要がある。 ｙ＝ａｘ3 ＋ｂｘ2 ＋ｃｘ＋ｄ ・・・（１） 但し、ａ，ｂ，ｃ，ｄは偏向補正された垂直偏向波形を
発生するためのパラメータである。
【００２５】しかしながら、ＤＳＰ２３で扱う演算を差
分データとすると、（２）式に示す２次式で近似するこ
とが出来、ＤＳＰ２３は積和演算を２回繰り返すだけで
デジタル差分データを演算できることになる。従って、
演算のプログラミングが簡単となると共に、演算時間も
短縮することができる。 ｙ＝ａｘ2 ＋ｂｘ＋ｃ ・・・（２） 但し、ａ，ｂ，ｃは偏向補正された垂直偏向波形を発生
するためのパラメータである。
分データとすると、（２）式に示す２次式で近似するこ
とが出来、ＤＳＰ２３は積和演算を２回繰り返すだけで
デジタル差分データを演算できることになる。従って、
演算のプログラミングが簡単となると共に、演算時間も
短縮することができる。 ｙ＝ａｘ2 ＋ｂｘ＋ｃ ・・・（２） 但し、ａ，ｂ，ｃは偏向補正された垂直偏向波形を発生
するためのパラメータである。
【００２６】上記（２）式のパラメータａ，ｂ，ｃをモ
ニタ機器のシステムが変更されても揃えておき、ライン
カウンタ２２の計数値ｘに掛ける係数をシステムに応じ
たプログラムにより変更するように構成すると、上記
（２）式の演算をＤＳＰ２３で行うことにより、所望の
デジタル垂直偏向波形のデジタル差分データを発生する
ことが出来る。
ニタ機器のシステムが変更されても揃えておき、ライン
カウンタ２２の計数値ｘに掛ける係数をシステムに応じ
たプログラムにより変更するように構成すると、上記
（２）式の演算をＤＳＰ２３で行うことにより、所望の
デジタル垂直偏向波形のデジタル差分データを発生する
ことが出来る。
【００２７】例えば、垂直変更周波数が５０Ｈｚの場合
と６０Ｈｚの場合とでは、次式（３）に示す計数値ｘに
掛ける係数ｋは、以下のようになる。 ｘ1 ＝ｋ＊ｘ ・・・（３） ５０Ｈｚの場合 ｋ＝０．８４ ６０Ｈｚの場合 ｋ＝１
と６０Ｈｚの場合とでは、次式（３）に示す計数値ｘに
掛ける係数ｋは、以下のようになる。 ｘ1 ＝ｋ＊ｘ ・・・（３） ５０Ｈｚの場合 ｋ＝０．８４ ６０Ｈｚの場合 ｋ＝１
【００２８】すなわち、５０Ｈｚの場合はラインカウン
タが０から６２４までカウントした時を１周期としてデ
ジタル垂直偏向波形の差分データをＤＳＰ２３が積和演
算して出力するようにし、６０Ｈｚの場合はラインカウ
ンタ２２が０から５２４までカウントしたときを１周期
としてデジタル垂直偏向波形の差分データをＤＳＰ２３
が積和演算して出力すれば、垂直偏向周波数が５０Ｈｚ
あるいは６０Ｈｚのデジタル垂直偏向波形の差分データ
をパラメータを変更することなく演算することが出来
る。
タが０から６２４までカウントした時を１周期としてデ
ジタル垂直偏向波形の差分データをＤＳＰ２３が積和演
算して出力するようにし、６０Ｈｚの場合はラインカウ
ンタ２２が０から５２４までカウントしたときを１周期
としてデジタル垂直偏向波形の差分データをＤＳＰ２３
が積和演算して出力すれば、垂直偏向周波数が５０Ｈｚ
あるいは６０Ｈｚのデジタル垂直偏向波形の差分データ
をパラメータを変更することなく演算することが出来
る。
【００２９】なお、ＤＳＰ２３は垂直偏向波形のトレー
ス区間の差分データのみを出力するようにされているの
で、上述した通りＤ−Ａ変換器２４のビット数を減少す
ることができる。この、ＤＳＰ２３のデジタル差分デー
タはＤ−Ａ変換器２４に印加されて図３（ａ）に示す差
分のアナログ信号に変換され、積分器３１に印加され
る。
ス区間の差分データのみを出力するようにされているの
で、上述した通りＤ−Ａ変換器２４のビット数を減少す
ることができる。この、ＤＳＰ２３のデジタル差分デー
タはＤ−Ａ変換器２４に印加されて図３（ａ）に示す差
分のアナログ信号に変換され、積分器３１に印加され
る。
【００３０】積分器３１を構成する演算増幅器２５と積
分用コンデンサ２７は、印加された図３（ａ）に示す差
分アナログ信号を積分して、トレース区間の垂直偏向波
形（ｃ）を出力する。そして、垂直偏向波形のリトレー
ス区間となったことを、ＤＳＰ２３がラインカウンタ２
２の計数値を監視することにより検出したとき、ＤＳＰ
２３は図３（ｂ）に示すようなリセット信号を発生す
る。このリセット信号は、出力ライン２９を介してスイ
ッチ２８に印加されてスイッチ２８を「オン」とする。
分用コンデンサ２７は、印加された図３（ａ）に示す差
分アナログ信号を積分して、トレース区間の垂直偏向波
形（ｃ）を出力する。そして、垂直偏向波形のリトレー
ス区間となったことを、ＤＳＰ２３がラインカウンタ２
２の計数値を監視することにより検出したとき、ＤＳＰ
２３は図３（ｂ）に示すようなリセット信号を発生す
る。このリセット信号は、出力ライン２９を介してスイ
ッチ２８に印加されてスイッチ２８を「オン」とする。
【００３１】すると、積分用コンデンサ２７はスイッチ
２８により短絡されて積分器出力はリセットされるた
め、図３（ｃ）に示す偏向補正された高精度の垂直偏向
波形が出力端子３２から出力され、図示しない垂直偏向
出力回路に印加されるようになる。
２８により短絡されて積分器出力はリセットされるた
め、図３（ｃ）に示す偏向補正された高精度の垂直偏向
波形が出力端子３２から出力され、図示しない垂直偏向
出力回路に印加されるようになる。
【００３２】次に、ＤＳＰ２３の概要を図６に示す。図
６において６０は１チップ化されたＤＳＰ、６１はバス
６７から与えられるデータを乗算する乗算器、６２は乗
算器６１の乗算出力とバス６７から入力されたデータと
を加算する加算器（以下、ＡＬＵと記す）、６３，６４
は垂直偏向波形の演算を行うに必要なパラメータや係数
が格納されたＲＯＭ及びＲＡＭ、６５は演算のためのプ
ログラムが内蔵されるＩ−ＲＯＭ、６６はメモリ６５か
ら１行づつプログラムを読みだすＩ−デコーダ、６７は
データ等が伝送されるバス、６８は演算データを出力す
るＩ／Ｏ，６９はラインカウンタの計数値が入力される
Ｉ／Ｏである。
６において６０は１チップ化されたＤＳＰ、６１はバス
６７から与えられるデータを乗算する乗算器、６２は乗
算器６１の乗算出力とバス６７から入力されたデータと
を加算する加算器（以下、ＡＬＵと記す）、６３，６４
は垂直偏向波形の演算を行うに必要なパラメータや係数
が格納されたＲＯＭ及びＲＡＭ、６５は演算のためのプ
ログラムが内蔵されるＩ−ＲＯＭ、６６はメモリ６５か
ら１行づつプログラムを読みだすＩ−デコーダ、６７は
データ等が伝送されるバス、６８は演算データを出力す
るＩ／Ｏ，６９はラインカウンタの計数値が入力される
Ｉ／Ｏである。
【００３３】図６に示すＤＳＰ６０は、入力されるライ
ンカウンタの周期的な計数値を１周期として、Ｉ−ＲＯ
Ｍ６５から１行づつ読み出し、読み出したプログラムを
Ｉ−デコーダ６６でデコードする。この読み出されたプ
ログラムの内容に応じて、上記（２）式に示すパラメー
タａ，ｂ，ｃや係数がＲＯＭ６３あるいはＲＡＭ６４か
ら取り出され、バス６７を介して乗算器６１に印加され
て所定の乗算が乗算器６１で行われる。さらに、乗算器
６１の乗算出力とバス６７からのデータをＡＬＵ６２で
加算してバス６７ヘ出力する。このような積和演算を繰
り返し行うことにより、上記（２）式に示す演算をＤＳ
Ｐ６０で行うことが出来る。
ンカウンタの周期的な計数値を１周期として、Ｉ−ＲＯ
Ｍ６５から１行づつ読み出し、読み出したプログラムを
Ｉ−デコーダ６６でデコードする。この読み出されたプ
ログラムの内容に応じて、上記（２）式に示すパラメー
タａ，ｂ，ｃや係数がＲＯＭ６３あるいはＲＡＭ６４か
ら取り出され、バス６７を介して乗算器６１に印加され
て所定の乗算が乗算器６１で行われる。さらに、乗算器
６１の乗算出力とバス６７からのデータをＡＬＵ６２で
加算してバス６７ヘ出力する。このような積和演算を繰
り返し行うことにより、上記（２）式に示す演算をＤＳ
Ｐ６０で行うことが出来る。
【００３４】
【発明の効果】本発明は以上のように構成したので、Ｄ
−Ａ変換器に印加されるビット数は少なくなり、Ｄ−Ａ
変換器のビット数を減少させることができる。さらに、
高分解能で、かつ高精度の垂直偏向波形のデータとして
差分デジタルデータを用いたため、高分解能、かつ高精
度の垂直偏向波形を少ないビット数のＤ−Ａ変換器を用
いて発生させることができる。
−Ａ変換器に印加されるビット数は少なくなり、Ｄ−Ａ
変換器のビット数を減少させることができる。さらに、
高分解能で、かつ高精度の垂直偏向波形のデータとして
差分デジタルデータを用いたため、高分解能、かつ高精
度の垂直偏向波形を少ないビット数のＤ−Ａ変換器を用
いて発生させることができる。
【００３５】また、システムが変更されてもＤＳＰのプ
ログラムにより、各パラメータに係数をかけて積和演算
することにより、所望の垂直偏向波形の差分デジタルデ
ータを発生させることが出来る。従って、垂直偏向波形
発生用パラメータをシステムが変更されても変更するこ
となく、単一のパラメータとすることが出来る。
ログラムにより、各パラメータに係数をかけて積和演算
することにより、所望の垂直偏向波形の差分デジタルデ
ータを発生させることが出来る。従って、垂直偏向波形
発生用パラメータをシステムが変更されても変更するこ
となく、単一のパラメータとすることが出来る。
【図１】本発明のデジタル垂直偏向波形発生装置の第１
実施例のブロックを示す図である。
実施例のブロックを示す図である。
【図２】本発明のデジタル垂直偏向波形発生装置の第２
実施例を示す図である。
実施例を示す図である。
【図３】本発明の第２実施例の動作波形図である。
【図４】周波数が低い場合の差分信号がいかようになる
かを示す図である。
かを示す図である。
【図５】周波数が高い場合の差分信号がいかようになる
かを示す図である。
かを示す図である。
【図６】ＤＳＰの概略を示す図である。
【図７】従来のデジタル垂直偏向波形発生装置のブロッ
ク図を示す図である。
ク図を示す図である。
【図８】従来のデジタル垂直偏向波形発生装置の垂直偏
向波形を示す図である。
向波形を示す図である。
１ 差分データメモリ ２，２４ Ｄ−Ａ変換器 ３，３１ 積分器 ４，３２ 出力端子 ２１ 水平偏向周波数発振器 ２２ ラインカウンタ ２３ ＤＳＰ ２５ 演算増幅器 ２６ 積分用抵抗 ２７ 積分用コンデンサ ２８ リセットスイッチ ２９ 出力ライン ３０ 調整用電源 ６０ ＤＳＰ ６１ 乗算器 ６２ ＡＬＵ ６３ ＲＯＭ ６４ ＲＡＭ ６５ Ｉ−ＲＯＭ ６６ Ｉ−デコーダ ６７ バス ６８，６９ Ｉ／Ｏ ７１ データメモリ ７２ Ｄ−Ａ変換器 ７３ ＬＰＦ
Claims (5)
- 【請求項１】垂直偏向波形の差分データを記憶している
メモリと、 上記メモリから所定周期で読み出された差分データをア
ナログ信号に変換するデジタル−アナログ変換器と、 該デジタル−アナログ変換器のアナログ信号出力を積分
することにより、所定のトレース区間の垂直偏向波形を
発生する積分器と、 垂直偏向波形のリトレース区間に上記積分器をリセット
する手段とからなることを特徴とするデジタル垂直偏向
波形発生装置。 - 【請求項２】垂直偏向波形の差分データを発生するため
のパラメータを記憶しているメモリと、 クロックを計数するラインカウンタと、 該ラインカウンタの計数出力の周期で、上記メモリから
読み出されたパラメータを積和演算することにより、所
定の垂直偏向波形のデジタル差分データを出力するデジ
タル演算回路と、 上記デジタル演算回路のデジタル差分データ出力をアナ
ログ信号に変換するデジタル−アナログ変換器と、 該デジタル−アナログ変換器のアナログ信号出力を積分
する積分器と、 該積分器から所定の垂直偏向波形を発生することを特徴
とするデジタル垂直偏向波形発生装置。 - 【請求項３】上記デジタル演算回路は垂直偏向波形のト
レース区間のみのデジタル差分データを演算により出力
し、 上記該積分器は積分用コンデンサをリセットするリセッ
トスイッチを備え、 垂直偏向波形のリトレース期間に合わせて上記デジタル
演算回路が発生したリセット信号により上記リセットス
イッチを動作させることを特徴とする請求項２記載のデ
ジタル垂直偏向波形発生装置。 - 【請求項４】上記デジタル演算回路として、デジタルシ
グナルプロセッサを用い該デジタルシグナルプロセッサ
のメモリを上記メモリとすることを特徴とする請求項２
あるいは３記載のデジタル垂直偏向波形発生装置。 - 【請求項５】上記デジタル演算回路は、係数を乗算した
パラメータを用いて積和演算することにより異なった垂
直偏向波形を発生できるようにしたことを特徴とする請
求項２ないし４のいずれかに記載のデジタル垂直偏向波
形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073593A JPH06233147A (ja) | 1993-02-05 | 1993-02-05 | デジタル垂直偏向波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073593A JPH06233147A (ja) | 1993-02-05 | 1993-02-05 | デジタル垂直偏向波形発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06233147A true JPH06233147A (ja) | 1994-08-19 |
Family
ID=12588897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4073593A Pending JPH06233147A (ja) | 1993-02-05 | 1993-02-05 | デジタル垂直偏向波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06233147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486857B1 (en) | 1999-02-12 | 2002-11-26 | Nec Corporation | Deflection correction circuit for narrowing a pull-in range of a VCO to reduce frequency variations in a horizontal synchronizing signal |
-
1993
- 1993-02-05 JP JP4073593A patent/JPH06233147A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486857B1 (en) | 1999-02-12 | 2002-11-26 | Nec Corporation | Deflection correction circuit for narrowing a pull-in range of a VCO to reduce frequency variations in a horizontal synchronizing signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159339A (en) | Sampling rate converter for signals having a non-integer sampling ratio | |
| JPS59167194A (ja) | カラ−・テレビジヨン・カメラのレジストレ−シヨン補正回路 | |
| US6411238B1 (en) | Digital to analog converter with step voltage generator for smoothing analog output | |
| JP3308642B2 (ja) | 垂直偏向波形発生装置 | |
| JPH0761011B2 (ja) | 分周回路装置 | |
| JPH05219399A (ja) | パラボラ波形発生回路 | |
| JPH06233147A (ja) | デジタル垂直偏向波形発生装置 | |
| JP3078975B2 (ja) | ディジタルコンバージェンス補正回路 | |
| EP0291924B1 (en) | Convergence correction circuit | |
| JPH04282969A (ja) | 偏向補正波形発生回路 | |
| JPH07162700A (ja) | ディスプレイの一様性補正信号発生装置 | |
| JP2542591B2 (ja) | コンバ−ゼンス補正装置 | |
| JP3142033B2 (ja) | Ｄ／ａ変換回路 | |
| US7339412B2 (en) | Digital clock generator | |
| JP3104122B2 (ja) | 補正波形発生回路 | |
| JP3141247B2 (ja) | サンプリングレート変換装置 | |
| KR0157528B1 (ko) | 디지탈 샘플링 속도 변환을 이용한 4:3 텔레비젼 신호의 와이드 16:9 표시 장치 | |
| JP3151288B2 (ja) | 画像要素変換処理装置 | |
| KR100339380B1 (ko) | 영상기기의 화면조정신호 생성장치 및 방법 | |
| JP3108834B2 (ja) | のこぎり波発生回路 | |
| JP3173037B2 (ja) | 偏向補正波形発生回路 | |
| JP4400978B2 (ja) | 垂直偏向処理装置 | |
| JP2869831B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH03274470A (ja) | 電力測定装置 | |
| JPH0221714A (ja) | 標本化周波数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |