JP3108834B2 - のこぎり波発生回路 - Google Patents
のこぎり波発生回路Info
- Publication number
- JP3108834B2 JP3108834B2 JP2948893A JP2948893A JP3108834B2 JP 3108834 B2 JP3108834 B2 JP 3108834B2 JP 2948893 A JP2948893 A JP 2948893A JP 2948893 A JP2948893 A JP 2948893A JP 3108834 B2 JP3108834 B2 JP 3108834B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- converter
- counter
- sawtooth wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、テレビ受像機やコン
ピュータディスプレイに使われるＣＲＴの垂直偏向制御
用のこぎり波発生回路に関する。
ピュータディスプレイに使われるＣＲＴの垂直偏向制御
用のこぎり波発生回路に関する。
【０００２】
【従来の技術】テレビ受像機や、コンピュータディスプ
レイに使われるＣＲＴの電子ビームの垂直偏向に必要な
のこぎり波の発生には、従来、図２に示すようなＣＲ時
定数を利用した回路が用いられていた。同図ＶV は入力
垂直同期信号、＋Ｂは電源、Ｖout は出力されるのこぎ
り波で、ＶV 、Ｖout の関係は図３のようになる。図２
における出力のこぎり波Ｖout は、同図中のＣとＲを使
い、電源電圧をＶB とすれば、
レイに使われるＣＲＴの電子ビームの垂直偏向に必要な
のこぎり波の発生には、従来、図２に示すようなＣＲ時
定数を利用した回路が用いられていた。同図ＶV は入力
垂直同期信号、＋Ｂは電源、Ｖout は出力されるのこぎ
り波で、ＶV 、Ｖout の関係は図３のようになる。図２
における出力のこぎり波Ｖout は、同図中のＣとＲを使
い、電源電圧をＶB とすれば、
【０００３】
【数１】
【０００４】で表される。図２の回路では、入力される
垂直同期信号の周波数が変わるような場合には不都合が
起こる。例えば、コンピュータディスプレイとして、解
像度が異なる複数のコンピュータに接続されるような場
合には、のこぎり波の振幅が変わってしまうため、表示
されるべきＣＲＴ画面の垂直方向の領域が一定にならな
い。のこぎり波の振幅を一定にして、ＣＲＴ画面の表示
領域を、垂直同期信号周波数が変わっても一定となるよ
うにするためののこぎり波発生回路の従来例としては、
図４に示す回路が掲げられる。ＶV は入力垂直同期信
号、＋Ｂは電源、Ｖout は出力されるのこぎり波で、図
２との違いは、のこぎり波の振幅を一定にするため、垂
直同期信号を周波数−電圧変換して、周波数が高いとき
には、図４のＶF に高い電圧を加え、周波数が低いとき
には、図４のＶF に低い電圧が加わるようにしたことで
ある。周波数−電圧変換には、一般に積分回路が用いら
れる。
垂直同期信号の周波数が変わるような場合には不都合が
起こる。例えば、コンピュータディスプレイとして、解
像度が異なる複数のコンピュータに接続されるような場
合には、のこぎり波の振幅が変わってしまうため、表示
されるべきＣＲＴ画面の垂直方向の領域が一定にならな
い。のこぎり波の振幅を一定にして、ＣＲＴ画面の表示
領域を、垂直同期信号周波数が変わっても一定となるよ
うにするためののこぎり波発生回路の従来例としては、
図４に示す回路が掲げられる。ＶV は入力垂直同期信
号、＋Ｂは電源、Ｖout は出力されるのこぎり波で、図
２との違いは、のこぎり波の振幅を一定にするため、垂
直同期信号を周波数−電圧変換して、周波数が高いとき
には、図４のＶF に高い電圧を加え、周波数が低いとき
には、図４のＶF に低い電圧が加わるようにしたことで
ある。周波数−電圧変換には、一般に積分回路が用いら
れる。
【０００５】
【発明が解決しようとする課題】上記課題を解決するた
め、本発明では半導体集積回路化に適したＤ／Ａコンバ
ータとカウンタとレジスタとレジスタのデジタルデータ
によって利得が変わる可変利得増幅器という構成で、水
平同期信号（飛び越し走査では水平同期信号の２倍の周
波数となる）をカウンタのクロック入力端子に接続し、
垂直同期信号をこのカウンタのリセット端子に接続する
ことで、水平同期信号と共に単調に増加し、垂直同期信
号でゼロに戻るデジタルデータを作り、このデジタルデ
ータをＤ／Ａコンバータによってアナログ信号に変換す
ることで、のこぎり波を発生するようにした。また、垂
直同期信号の周波数が変わってものこぎり波の振幅が一
定に保たれるように、垂直同期信号でリセットされる前
のカウンタのデジタルデータをレジスタに取り込み、レ
ジスタのデジタルデータによって利得が変わる可変利得
増幅器を用いてＤ／Ａコンバータから出力されるのこぎ
り波の振幅を変えるようにした。
め、本発明では半導体集積回路化に適したＤ／Ａコンバ
ータとカウンタとレジスタとレジスタのデジタルデータ
によって利得が変わる可変利得増幅器という構成で、水
平同期信号（飛び越し走査では水平同期信号の２倍の周
波数となる）をカウンタのクロック入力端子に接続し、
垂直同期信号をこのカウンタのリセット端子に接続する
ことで、水平同期信号と共に単調に増加し、垂直同期信
号でゼロに戻るデジタルデータを作り、このデジタルデ
ータをＤ／Ａコンバータによってアナログ信号に変換す
ることで、のこぎり波を発生するようにした。また、垂
直同期信号の周波数が変わってものこぎり波の振幅が一
定に保たれるように、垂直同期信号でリセットされる前
のカウンタのデジタルデータをレジスタに取り込み、レ
ジスタのデジタルデータによって利得が変わる可変利得
増幅器を用いてＤ／Ａコンバータから出力されるのこぎ
り波の振幅を変えるようにした。
【０００６】
【課題を解決するための手段】図２、図４のような従来
ののこぎり波発生回路では、出力されるのこぎり波は指
数関数特性の一部を使っているため、純粋な意味で時間
に比例してリニアに電圧が増加するわけでなく、本質的
に出力されるのこぎり波に歪が避けられないという欠点
があった。また、垂直同期信号は５０〜７０Ｈｚの比較
的低い周波数の信号であるため、ＣＲ時定数も大きくす
る必要があり、半導体集積回路の内部に大きなＣとＲを
内蔵できないため、どうしても集積回路に外付け部品が
必要となり、またＣとＲのバラツキを吸収するための調
整工程が必要となるという欠点があった。さらに、垂直
同期信号の周波数が変わる場合には、のこぎり波の振幅
が一定となるよう、図４の例のようにＶＦを準備する必
要があり、また周波数−電圧変換のために大きなＣＲ時
定数が必要となるため、集積回路には向かず、Ｃ，Ｒの
バラツキ吸収のための調整工程が必要であるという欠点
があった。
ののこぎり波発生回路では、出力されるのこぎり波は指
数関数特性の一部を使っているため、純粋な意味で時間
に比例してリニアに電圧が増加するわけでなく、本質的
に出力されるのこぎり波に歪が避けられないという欠点
があった。また、垂直同期信号は５０〜７０Ｈｚの比較
的低い周波数の信号であるため、ＣＲ時定数も大きくす
る必要があり、半導体集積回路の内部に大きなＣとＲを
内蔵できないため、どうしても集積回路に外付け部品が
必要となり、またＣとＲのバラツキを吸収するための調
整工程が必要となるという欠点があった。さらに、垂直
同期信号の周波数が変わる場合には、のこぎり波の振幅
が一定となるよう、図４の例のようにＶＦを準備する必
要があり、また周波数−電圧変換のために大きなＣＲ時
定数が必要となるため、集積回路には向かず、Ｃ，Ｒの
バラツキ吸収のための調整工程が必要であるという欠点
があった。
【０００７】
【作用】本発明の構成では、水平走査期間中、Ｄ／Ａコ
ンバータの出力は一定値を保ち、水平帰線消去期間中、
水平同期信号がカウンタのクロック端子に入力される
と、カウンタのデータが増加し、Ｄ／Ａコンバータのア
ナログ出力電圧が１ステップ増加する。このため、Ｄ／
Ａコンバータの出力は階段波形となり、これが垂直偏向
に使用されると、電子ビームも階段的に垂直方向に走査
されるが、カウンタデータの増加は水平帰線消去期間中
に行われ、画面には見えないので、あえて平滑する必要
はない。
ンバータの出力は一定値を保ち、水平帰線消去期間中、
水平同期信号がカウンタのクロック端子に入力される
と、カウンタのデータが増加し、Ｄ／Ａコンバータのア
ナログ出力電圧が１ステップ増加する。このため、Ｄ／
Ａコンバータの出力は階段波形となり、これが垂直偏向
に使用されると、電子ビームも階段的に垂直方向に走査
されるが、カウンタデータの増加は水平帰線消去期間中
に行われ、画面には見えないので、あえて平滑する必要
はない。
【０００８】垂直同期信号は、カウンタのデータのレジ
スタへの取り込みとカウンタのリセットに使われる。レ
ジスタに取り込まれた、リセット前のカウンタのデータ
は、水平走査線の本数を表わしており、このデータに応
じて出力振幅が一定になるように可変利得増幅器の利得
を変える。例えば、水平走査線が５２５本のとき利得が
１である場合、水平走査線が４００本に減ったならば、
５２５／４００となるようにする。この可変利得増幅器
は、デジタルデータをもらって利得を変えればよく、オ
ペアンプ、抵抗、スイッチなどによって実現できる。
スタへの取り込みとカウンタのリセットに使われる。レ
ジスタに取り込まれた、リセット前のカウンタのデータ
は、水平走査線の本数を表わしており、このデータに応
じて出力振幅が一定になるように可変利得増幅器の利得
を変える。例えば、水平走査線が５２５本のとき利得が
１である場合、水平走査線が４００本に減ったならば、
５２５／４００となるようにする。この可変利得増幅器
は、デジタルデータをもらって利得を変えればよく、オ
ペアンプ、抵抗、スイッチなどによって実現できる。
【０００９】上記のように、本発明では半導体集積回路
に適した回路でのこぎり波発生が可能であり、外付け部
品が必要なく調整も必要としない。またカウンタとＤ／
Ａコンバータを使用することで、時間に対してリニアな
のこぎり波が簡単に発生でき、Ｄ／Ａコンバータの入力
データの変わり目でのステップ状出力は、帰線消去期間
中に行われるため、問題とならない。
に適した回路でのこぎり波発生が可能であり、外付け部
品が必要なく調整も必要としない。またカウンタとＤ／
Ａコンバータを使用することで、時間に対してリニアな
のこぎり波が簡単に発生でき、Ｄ／Ａコンバータの入力
データの変わり目でのステップ状出力は、帰線消去期間
中に行われるため、問題とならない。
【００１０】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図１において、本発明ののこぎり波発生回路
は、以下のように構成される。すなわち、第１の入力パ
ルスをカウントし、カウント数を出力するカウンタ回路
１と、第１の入力パルスよりも低い周波数の第２の入力
パルスにより、カウンタ回路１の出力データを取り込
み、貯え、出力するレジスタ回路２と、カウンタ回路出
力に応じたアナログ信号を出力するＤ／Ａコンバータ３
と、レジスタ回路の出力に応じて利得を変え、Ｄ／Ａコ
ンバータ３の出力を増幅する可変利得増幅回路４であ
る。第２の入力パルスは、レジスタ回路２へのデータ取
り込みをコントロールすると同時に、カウンタ回路１を
リセットする。
明する。図１において、本発明ののこぎり波発生回路
は、以下のように構成される。すなわち、第１の入力パ
ルスをカウントし、カウント数を出力するカウンタ回路
１と、第１の入力パルスよりも低い周波数の第２の入力
パルスにより、カウンタ回路１の出力データを取り込
み、貯え、出力するレジスタ回路２と、カウンタ回路出
力に応じたアナログ信号を出力するＤ／Ａコンバータ３
と、レジスタ回路の出力に応じて利得を変え、Ｄ／Ａコ
ンバータ３の出力を増幅する可変利得増幅回路４であ
る。第２の入力パルスは、レジスタ回路２へのデータ取
り込みをコントロールすると同時に、カウンタ回路１を
リセットする。
【００１１】本発明は、ＣＲＴの垂直偏向回路に応用す
ると最も効果が大きい。すなわち、第１の入力パルスを
水平同期パルスとし、第２の入力パルスを垂直同期パル
スとする場合である。本発明の図１の構成の具体的回路
例を図５、図６、図７に示す。
ると最も効果が大きい。すなわち、第１の入力パルスを
水平同期パルスとし、第２の入力パルスを垂直同期パル
スとする場合である。本発明の図１の構成の具体的回路
例を図５、図６、図７に示す。
【００１２】図５は、カウンタ回路とレジスタ回路の具
体的回路例、図６はＤ／Ａコンバータの具体的回路例、
図７は差動増幅器５と帰還抵抗を選択できるようにした
抵抗群とにより構成される可変利得増幅回路の具体的回
路例である。図８は、回路動作のタイミングチャートで
ある。図５において、Ｈsyncは水平同期パルス、Ｖsy nc
は垂直同期パルス、ＴＦＦ1 、ＴＦＦ2 ──ＴＦＦn は
それぞれＴフリップフロップでカウンタ回路を構成す
る。ＤＦＦ1 、ＤＦＦ2 ──ＤＦＦn はそれぞれＤフリ
ップフロップで、レジスタ回路を構成している。ＤＣＡ
とは可変利得増幅器である。図６のＤ／Ａコンバータ
は、３ｂｉｔＤ／Ａコンバータの回路の例で、Ｂ0 、Ｂ
1 、Ｂ2 は入力デジタルデータ、Ｂ0x、Ｂ1x、Ｂ2xは入
力デジタルデータの反転データ、ＶＲＴは高レベル側参
照電圧、ＶＲＢは低レベル側参照電圧、Ｖout は出力電
圧である。図７の可変利得増幅回路は３ｂｉｔの入力デ
ジタルデータＢ'0、Ｂ'1、Ｂ'2およびその反転データ
Ｂ’0x、Ｂ’1x、Ｂ’2xによって利得が変わる。図６の
Ｄ／Ａコンバータ、図７の可変利得増幅回路ともに、同
様な構成でビット数を増やすことは簡単である。
体的回路例、図６はＤ／Ａコンバータの具体的回路例、
図７は差動増幅器５と帰還抵抗を選択できるようにした
抵抗群とにより構成される可変利得増幅回路の具体的回
路例である。図８は、回路動作のタイミングチャートで
ある。図５において、Ｈsyncは水平同期パルス、Ｖsy nc
は垂直同期パルス、ＴＦＦ1 、ＴＦＦ2 ──ＴＦＦn は
それぞれＴフリップフロップでカウンタ回路を構成す
る。ＤＦＦ1 、ＤＦＦ2 ──ＤＦＦn はそれぞれＤフリ
ップフロップで、レジスタ回路を構成している。ＤＣＡ
とは可変利得増幅器である。図６のＤ／Ａコンバータ
は、３ｂｉｔＤ／Ａコンバータの回路の例で、Ｂ0 、Ｂ
1 、Ｂ2 は入力デジタルデータ、Ｂ0x、Ｂ1x、Ｂ2xは入
力デジタルデータの反転データ、ＶＲＴは高レベル側参
照電圧、ＶＲＢは低レベル側参照電圧、Ｖout は出力電
圧である。図７の可変利得増幅回路は３ｂｉｔの入力デ
ジタルデータＢ'0、Ｂ'1、Ｂ'2およびその反転データ
Ｂ’0x、Ｂ’1x、Ｂ’2xによって利得が変わる。図６の
Ｄ／Ａコンバータ、図７の可変利得増幅回路ともに、同
様な構成でビット数を増やすことは簡単である。
【００１３】図５、図６は、図８のタイミングチャート
に従って、次のように動作する。まず、図５において、
ＴＦＦ1 からＴＦＦn までのＴフリップフロップで構成
されたカウンタは、入力Ｈsyncパルスの数をカウントす
る。それぞれのＴフリップフロップのＱ出力は、Ｄ／Ａ
コンバータに接続されており、Ｈsyncに同期して図８の
Ｄ／Ａ出力に示すように階段状に増加するのこぎり波を
発生する。Ｖsyncが入力されると、カウンタのＴＦＦ1
からＴＦＦn までのそれぞれのデータは、Ｖsy ncの立ち
上がりエッジでＤＦＦ1 からＤＦＦn までのＤフリップ
フロップに取り込まれる。その直後Ｒesetパルスが図８
のように発生され、カウンタはゼロにリセットされる。
ＤＦＦ1 からＤＦＦn までのＤフリップフロップに取り
込まれたデータは、図７の可変利得増幅回路を通して出
力され、この信号をＣＲＴの電子ビームの垂直偏向方向
を制御する信号として使用する。
に従って、次のように動作する。まず、図５において、
ＴＦＦ1 からＴＦＦn までのＴフリップフロップで構成
されたカウンタは、入力Ｈsyncパルスの数をカウントす
る。それぞれのＴフリップフロップのＱ出力は、Ｄ／Ａ
コンバータに接続されており、Ｈsyncに同期して図８の
Ｄ／Ａ出力に示すように階段状に増加するのこぎり波を
発生する。Ｖsyncが入力されると、カウンタのＴＦＦ1
からＴＦＦn までのそれぞれのデータは、Ｖsy ncの立ち
上がりエッジでＤＦＦ1 からＤＦＦn までのＤフリップ
フロップに取り込まれる。その直後Ｒesetパルスが図８
のように発生され、カウンタはゼロにリセットされる。
ＤＦＦ1 からＤＦＦn までのＤフリップフロップに取り
込まれたデータは、図７の可変利得増幅回路を通して出
力され、この信号をＣＲＴの電子ビームの垂直偏向方向
を制御する信号として使用する。
【００１４】図６のＤ／Ａコンバータの出力は、図８に
示すような階段状になるため、図７の可変利得増幅回路
を通ったのこぎり波出力も階段状に変化する。しかし、
図６のＤ／Ａコンバータに入力されるデジタルデータ
は、図８のように水平同期パルスに同期して変化するの
で、図６のＤ／Ａコンバータの出力が階段状に変化する
のは、水平帰線消去期間中であり、ＣＲＴ画面には表わ
れない。このため、図６のＤ／Ａコンバータ、又は図７
可変利得増幅回路の出力をあえて平滑する必要がなく、
従来技術のような大きな容量値のコンデンサを必要とし
ない。また、図６のＤ／Ａコンバータの出力の直線性
は、図６の例では抵抗の直線性と同程度となるため、１
０〜１２ｂｉｔ程度以上の直線性を得ることが可能であ
り、従来のＣＲ時定数を用いたのこぎり波よりも大幅に
歪（直線性）が改善できる。
示すような階段状になるため、図７の可変利得増幅回路
を通ったのこぎり波出力も階段状に変化する。しかし、
図６のＤ／Ａコンバータに入力されるデジタルデータ
は、図８のように水平同期パルスに同期して変化するの
で、図６のＤ／Ａコンバータの出力が階段状に変化する
のは、水平帰線消去期間中であり、ＣＲＴ画面には表わ
れない。このため、図６のＤ／Ａコンバータ、又は図７
可変利得増幅回路の出力をあえて平滑する必要がなく、
従来技術のような大きな容量値のコンデンサを必要とし
ない。また、図６のＤ／Ａコンバータの出力の直線性
は、図６の例では抵抗の直線性と同程度となるため、１
０〜１２ｂｉｔ程度以上の直線性を得ることが可能であ
り、従来のＣＲ時定数を用いたのこぎり波よりも大幅に
歪（直線性）が改善できる。
【００１５】図７の可変利得増幅回路は、水平走査線の
本数が一定であれば必要とならないが、コンピュータデ
ィスプレイのように一つのＣＲＴモニタに異なる水平走
査線数の信号が入力されるいわゆるマルチシンクモニタ
の場合には必要となる。図７の回路例において、出力V'
out は、レジスタからのデジタルデータをＤn 、ビット
数（分解能）をｎとすると、
本数が一定であれば必要とならないが、コンピュータデ
ィスプレイのように一つのＣＲＴモニタに異なる水平走
査線数の信号が入力されるいわゆるマルチシンクモニタ
の場合には必要となる。図７の回路例において、出力V'
out は、レジスタからのデジタルデータをＤn 、ビット
数（分解能）をｎとすると、
【００１６】
【数２】
【００１７】となる。図６のＤ／Ａコンバータの出力を
Ｖout とすると、カウンタからのデジタルデータを
ＤC 、Ｄ／Ａコンバータ、可変利得増幅回路のビット数
をｎ、Ｄ／Ａコンバータの参照電圧をＶref としたと
き、
Ｖout とすると、カウンタからのデジタルデータを
ＤC 、Ｄ／Ａコンバータ、可変利得増幅回路のビット数
をｎ、Ｄ／Ａコンバータの参照電圧をＶref としたと
き、
【００１８】
【数３】
【００１９】となる。従って可変利得増幅回路の出力V'
out は、
out は、
【００２０】
【数４】
【００２１】となる。Ｄn はこの場合、カウントされる
最大の数すなわち水平走査線の本数となり、出力は振幅
がＶref ののこぎり波となる。Ｄ／Ａコンバータ、可変
利得増幅回路、カウンタ、レジスタのビット数を、表示
可能な最大の水平走査線数よりも大きくすれば、水平走
査線の本数が変わっても、出力振幅は常にＶref となる
ため、ＣＲＴの電子ビームの偏向角の最大値は変わら
ず、垂直方向の表示領域は一定となり、マルチシンクモ
ニタの垂直偏向用のこぎり波発生回路として使用可能で
ある。
最大の数すなわち水平走査線の本数となり、出力は振幅
がＶref ののこぎり波となる。Ｄ／Ａコンバータ、可変
利得増幅回路、カウンタ、レジスタのビット数を、表示
可能な最大の水平走査線数よりも大きくすれば、水平走
査線の本数が変わっても、出力振幅は常にＶref となる
ため、ＣＲＴの電子ビームの偏向角の最大値は変わら
ず、垂直方向の表示領域は一定となり、マルチシンクモ
ニタの垂直偏向用のこぎり波発生回路として使用可能で
ある。
【００２２】本発明の構成では以上の説明のように、垂
直のこぎり波の振幅は、Ｄ／ＡコンバータのＶref だけ
で調整可能であり、従来のような何本もの調整用半固定
抵抗による微調整は必要としない。さらに、Ｖref をも
う一つのＤ／Ａコンバータによって供給し、このＤ／Ａ
コンバータのデータをＥ2 ＰＲＯＭなどの不揮発性メモ
リによって記憶させるようにすれば、調整の自動化が可
能である。また、本発明の回路は、特にＣＭＯＳ集積回
路で集積化でき、外付け部品を必要としないため、本発
明の回路構成と、Ｖref 調整用のＤ／Ａコンバータ、デ
ータ保持用のＥ 2 ＰＲＯＭ、コントロール用のＣＰＵ、
外部インターフェースなどを１チップ化することも可能
である。
直のこぎり波の振幅は、Ｄ／ＡコンバータのＶref だけ
で調整可能であり、従来のような何本もの調整用半固定
抵抗による微調整は必要としない。さらに、Ｖref をも
う一つのＤ／Ａコンバータによって供給し、このＤ／Ａ
コンバータのデータをＥ2 ＰＲＯＭなどの不揮発性メモ
リによって記憶させるようにすれば、調整の自動化が可
能である。また、本発明の回路は、特にＣＭＯＳ集積回
路で集積化でき、外付け部品を必要としないため、本発
明の回路構成と、Ｖref 調整用のＤ／Ａコンバータ、デ
ータ保持用のＥ 2 ＰＲＯＭ、コントロール用のＣＰＵ、
外部インターフェースなどを１チップ化することも可能
である。
【００２３】図９は、カウンタからの出力データ６を入
力するＤ／Ａコンバータ７及び差動増幅器８より構成さ
れた本発明の可変利得増幅回路の他の具体的回路例を示
す。図１０は、図９のＤＡＣで示したＤ／Ａコンバータ
の回路図である。図１０のＤ／Ａコンバータは、本発明
で使うＤ／Ａコンバータとしても使用できる。
力するＤ／Ａコンバータ７及び差動増幅器８より構成さ
れた本発明の可変利得増幅回路の他の具体的回路例を示
す。図１０は、図９のＤＡＣで示したＤ／Ａコンバータ
の回路図である。図１０のＤ／Ａコンバータは、本発明
で使うＤ／Ａコンバータとしても使用できる。
【００２４】図１１は、可変利得増幅回路９、Ｄ／Ａコ
ンバータ１０、カウンタ１１及びレジスタ１２により構
成されたのこぎり波発生回路のもう一つの実施例で、以
下のように構成される。すなわち、第１の入力パルスを
カウントし、カウント数を出力するカウンタ回路と、前
記第１の入力パルスよりも低い周波数の第２の入力パル
スにより前記カウンタ回路をリセットすると同時に、前
記カウンタ回路の前記リセット直前の出力を取り込み、
貯え、出力するレジスタ回路と、前記カウンタ回路出力
に応じたアナログ信号を出力するＤ／Ａコンバータと、
前記レジスタ回路の出力に応じて利得を変える可変利得
増幅回路とにより構成され、前記可変利得増幅回路の出
力により前記Ｄ／Ａコンバータの参照電圧を供給する。
ンバータ１０、カウンタ１１及びレジスタ１２により構
成されたのこぎり波発生回路のもう一つの実施例で、以
下のように構成される。すなわち、第１の入力パルスを
カウントし、カウント数を出力するカウンタ回路と、前
記第１の入力パルスよりも低い周波数の第２の入力パル
スにより前記カウンタ回路をリセットすると同時に、前
記カウンタ回路の前記リセット直前の出力を取り込み、
貯え、出力するレジスタ回路と、前記カウンタ回路出力
に応じたアナログ信号を出力するＤ／Ａコンバータと、
前記レジスタ回路の出力に応じて利得を変える可変利得
増幅回路とにより構成され、前記可変利得増幅回路の出
力により前記Ｄ／Ａコンバータの参照電圧を供給する。
【００２５】このような構成にした場合でも、前記第１
の入力パルスを水平同期パルス、前記第２の入力パルス
を垂直同期パルスとすることで、ＣＲＴの垂直偏光回路
に応用すると最も効果が大きい、のこぎり波発生回路が
実現可能である。図１１の構成でＤ／Ａコンバータのビ
ット数（分解能）をｍカウンタからのデジタルデータを
ＤC 、参照電圧をＶref とすれば出力Ｖout は
の入力パルスを水平同期パルス、前記第２の入力パルス
を垂直同期パルスとすることで、ＣＲＴの垂直偏光回路
に応用すると最も効果が大きい、のこぎり波発生回路が
実現可能である。図１１の構成でＤ／Ａコンバータのビ
ット数（分解能）をｍカウンタからのデジタルデータを
ＤC 、参照電圧をＶref とすれば出力Ｖout は
【００２６】
【数５】
【００２７】可変利得増幅回路への入力電圧をＶR 、ビ
ット数をｍ、レジスタからのデジタルデータをＤm とす
れば（数１）と同様にして、可変利得増幅回路の出力Ｖ
OAは、
ット数をｍ、レジスタからのデジタルデータをＤm とす
れば（数１）と同様にして、可変利得増幅回路の出力Ｖ
OAは、
【００２８】
【数６】
【００２９】従って、図１１の構成におけるＤ／Ａコン
バータの出力Ｖout は、
バータの出力Ｖout は、
【００３０】
【数７】
【００３１】となり、Ｖout は、カウンタの出力に応じ
て増加する振幅ＶR ののこぎり波となる。図１のときと
同様、Ｄ／Ａコンバータ、可変利得増幅回路、カウン
タ、レジスタのビット数を表示可能な最大の水平線数以
上にすれば水平走査線の本数が変わっても、出力振幅は
常にＶR で一定となり、図１の構成と同様な効果、特徴
を持つのこぎり波が発生できる。
て増加する振幅ＶR ののこぎり波となる。図１のときと
同様、Ｄ／Ａコンバータ、可変利得増幅回路、カウン
タ、レジスタのビット数を表示可能な最大の水平線数以
上にすれば水平走査線の本数が変わっても、出力振幅は
常にＶR で一定となり、図１の構成と同様な効果、特徴
を持つのこぎり波が発生できる。
【００３２】
【発明の効果】本発明は、以上説明したように、ＣＲＴ
の垂直偏向回路において、大きな容量値を必要とせず、
偏向用のこぎり波の発生が可能で、しかも従来の技術に
比べてのこぎり波の直線性が良い。また、回路はデジタ
ル回路に適したＣＭＯＳ集積回路で実現可能であり、そ
の場合、外付け部品が必要なく、調整個所も１ヵ所で済
む。さらに、垂直系のその他のデジタル回路、たとえ
ば、カウントダウン方式の垂直発振回路や、 Ｅ2 ＰＲ
ＯＭ、Ｖref 発生用Ｄ／Ａコンバータなどと共に、１チ
ップの集積回路とすれば、垂直ドライブ回路までの回路
をほとんどすべて１チップとすることも可能で、回路の
無調整化にも効果がある。
の垂直偏向回路において、大きな容量値を必要とせず、
偏向用のこぎり波の発生が可能で、しかも従来の技術に
比べてのこぎり波の直線性が良い。また、回路はデジタ
ル回路に適したＣＭＯＳ集積回路で実現可能であり、そ
の場合、外付け部品が必要なく、調整個所も１ヵ所で済
む。さらに、垂直系のその他のデジタル回路、たとえ
ば、カウントダウン方式の垂直発振回路や、 Ｅ2 ＰＲ
ＯＭ、Ｖref 発生用Ｄ／Ａコンバータなどと共に、１チ
ップの集積回路とすれば、垂直ドライブ回路までの回路
をほとんどすべて１チップとすることも可能で、回路の
無調整化にも効果がある。
【図１】本発明ののこぎり波発生回路実施例を示す図で
ある。
ある。
【図２】従来ののこぎり波発生回路例の図である。
【図３】垂直同期パルスとのこぎり波の波形例の図であ
る。
る。
【図４】従来ののこぎり波発生回路の他の例の図であ
る。
る。
【図５】本発明のカウンタとレジスタの具体的回路例の
図である。
図である。
【図６】本発明で使用できるＤ／Ａコンバータの具体的
回路例の図である。
回路例の図である。
【図７】本発明で使用できる可変利得増幅回路の具体的
回路例の図である。
回路例の図である。
【図８】本発明ののこぎり波発生回路のタイミングを示
す例の図である。
す例の図である。
【図９】本発明の可変利得増幅回路の他の具体的回路例
の図である。
の図である。
【図１０】本発明で使用できる他のＤ／Ａコンバータの
具体的回路例の図である。
具体的回路例の図である。
【図１１】本発明ののこぎり波発生回路の他の実施例を
示す図である。
示す図である。
１、１１ カウンタ ２、１２ レジスタ ３、７、１０ Ｄ／Ａコンバータ ４、９ 可変利得増幅回路 ５、８ 差動増幅器 ６ カウンタの出力データ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 3/16 H03K 4/02
Claims (2)
- 【請求項１】 水平同期パルスである第１の入力パルス
をカウントし、カウント数を出力するカウンタ回路と、 垂直同期パルスであり前記第１の入力パルスよりも低い
周波数の第２の入力パルスにより前記カウンタ回路のカ
ウント数をリセットすると同時に、前記カウンタ回路の
前記リセット直前のカウント数である出力を取り込み、
貯え、出力するレジスタ回路と、 前記カウンタ回路の前記第１の入力パルスをカウント数
の出力を入力し、該カウント数に応じたアナログ信号を
出力するＤ／Ａコンバータと、 前記レジスタ回路の前記リセット直前のカウント数であ
る出力に応じて利得を変え、前記Ｄ／Ａコンバータの出
力を増幅する可変利得増幅回路により構成されることを
特徴とするの垂直偏向制御用こぎり波発生回路。 - 【請求項２】 第１の入力パルスをカウントし、カウン
ト数を出力するカウンタ回路と、 前記第１の入力パルスよりも低い周波数の第２の入力パ
ルスにより前記カウンタ回路をリセットすると同時に、
前記カウンタ回路の前記リセット直前の出力を取り込
み、貯え、出力するレジスタ回路と、 前記カウンタ回路出力に応じたアナログ信号を出力する
Ｄ／Ａコンバータと、前記レジスタ回路の出力に応じて
利得を変える可変利得増幅回路とにより構成され、前記
可変利得増幅回路の出力が前記Ｄ／Ａコンバータの参照
電圧を供給することを特徴とするのこぎり波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2948893A JP3108834B2 (ja) | 1993-02-18 | 1993-02-18 | のこぎり波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2948893A JP3108834B2 (ja) | 1993-02-18 | 1993-02-18 | のこぎり波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06245089A JPH06245089A (ja) | 1994-09-02 |
| JP3108834B2 true JP3108834B2 (ja) | 2000-11-13 |
Family
ID=12277466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2948893A Expired - Fee Related JP3108834B2 (ja) | 1993-02-18 | 1993-02-18 | のこぎり波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108834B2 (ja) |
-
1993
- 1993-02-18 JP JP2948893A patent/JP3108834B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06245089A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| JP3108834B2 (ja) | のこぎり波発生回路 | |
| US4811016A (en) | Clamping circuit for an analog to digital converter | |
| JP2887759B2 (ja) | ビデオ表示装置用のラスタ偏向信号発生装置 | |
| US7355656B2 (en) | Video signal processing device and television receiving device | |
| US6208092B1 (en) | Apparatus and method for digital deflection processing | |
| JP3512829B2 (ja) | ビデオ表示偏向装置 | |
| US5909258A (en) | Cathode ray tube display and television set having the same | |
| JPS6358512B2 (ja) | ||
| JP2593918B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| JP2508941B2 (ja) | 映像信号ａ−ｄ変換装置 | |
| EP0866605B1 (en) | Dynamic focus circuit | |
| JPH0572986A (ja) | マルチモードタイプのｃｒｔデイスプレイモニタの自動調整回路 | |
| JPS6399675A (ja) | デジタル垂直偏向信号発生回路 | |
| JPS60247378A (ja) | 映像信号ａ／ｄ変換回路 | |
| JPH09154033A (ja) | 画像データサンプリング回路 | |
| JP3538082B2 (ja) | 映像信号処理回路 | |
| JPS63316915A (ja) | のこぎり波発生装置 | |
| KR100524939B1 (ko) | 펄스 폭 변조 방식으로 구동하여 리니어리티를 향상시키는ｃｒｔ의 수직 편향 회로 | |
| KR100532385B1 (ko) | 수평 편향 장치 및 그의 수평 톱니파 신호 제어방법 | |
| JP2764140B2 (ja) | Ｃｒｔ管面補正用アナログ波形発生装置 | |
| KR100234406B1 (ko) | 모니터 시스템의 수직 블랭크 신호 발생장치 및 방법 | |
| JPH09284586A (ja) | 垂直鋸波生成回路およびこれを備えた映像モニタ装置並びにテレビジョン受信機 | |
| JPS62254572A (ja) | 走査信号発生回路 | |
| JPH08237513A (ja) | 陰極線管垂直偏向装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |