KR100234406B1 - 모니터 시스템의 수직 블랭크 신호 발생장치 및 방법 - Google Patents
모니터 시스템의 수직 블랭크 신호 발생장치 및 방법 Download PDFInfo
- Publication number
- KR100234406B1 KR100234406B1 KR1019970002894A KR19970002894A KR100234406B1 KR 100234406 B1 KR100234406 B1 KR 100234406B1 KR 1019970002894 A KR1019970002894 A KR 1019970002894A KR 19970002894 A KR19970002894 A KR 19970002894A KR 100234406 B1 KR100234406 B1 KR 100234406B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- vertical
- comparing
- reference voltage
- vertical blank
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
모니터 시스템의 수직 블랭크 신호 발생장치 및 방법이 개시된다. 수직 동기 신호를 입력하여 수직 편향 신호를 생성하는 수직 편향 신호 발생 수단을 갖는 모니터 시스템에서 귀선 기간 동안 전자 빔을 차단하기 위해 이용되는 수직 블랭크 신호를 발생시키는 모니터 시스템의 수직 블랭크 신호 발생 장치는, 수직 편향 신호와 제1기준 전압을 서로 비교하고, 비교된 결과를 클럭 신호로서 출력하는 제1비교 수단; 수직 동기 신호와 제2기준 전압을 서로 비교하고, 비교된 결과를 리셋신호로서 출력하는 제2비교 수단; 클럭 신호를 클럭 입력하고, 리셋 신호에 응답하여 리셋되며, 공급전원을 데이타 입력하는 플립플롭; 및 플립플롭의 정출력과 부출력을 서로 비교하고, 비교된 결과를 수직 블랭크 신호로서 출력하는 제3비교 수단을 포함하는 것을 특징으로 하며, 더욱 안정된 펄스 폭을 가진 수직 블랭크 신호를 생성할 수 있을 뿐 아니라, 종래의 회로보다 간단하게 구성할 수 있으므로 칩의 크기에 있어 소형화시키고, 원가 절감을 통하여 생산성을 향상시킬 수 있다.
Description
본 발명은 모니터 시스템의 수직 블랭크 신호 발생에 관한 것이며, 특히 수직 편향 신호와 수직 동기 신호를 이용하여 수직 블랭크 신호를 발생시키는 모니터 시스템의 수직 블랭크 신호 발생 장치 및 방법에 관한 것이다.
모니터 시스템에서, 수직 귀선은 한 필드의 끝에서 다음 필드의 시작으로 옮기는 사이에 움직이는 전자빔의 경로로서, 스폿(spot)이 반대 방향으로 발생하므로 빠른 속도로 브라운관면에 그려지며, 화상에 방해가 되므로 브라운관의 제어 그리드 혹은 캐소드에 구형 펄스 전압을 가하여 전자 빔을 차단하는데 이러한 구형 펄스 전압을 수직 블랭크 펄스 혹은 수직 블랭크 신호라고 한다. 즉, 디스플레이를 위한 주사를 하는데 있어서 귀선 기간에 전자빔을 차단하기 위한 수직 블랭크 신호는, 수직 블랭크 신호 발생 장치로부터 발생되어 귀선에 의한 줄무늬가 화면 상에 발생되지 않도록 한다.
이하, 종래의 수직 블랭크 신호 발생 장치의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1은 종래의 수직 블랭크 신호 발생 장치를 설명하기 위한 블럭도로서, 제1비교기(12), D 플립플롭(14), 제2비교기(18), 제3비교기(16), 제4비교기(20), 커패시터(C), 스위치(17) 및 전류원(IS)(19)로 구성된 수직 블랭크 신호 발생장치와 수직 편향 신호 발생기(11)로 구성된다.
도 2의 (a) 내지 도 2의 (j)는 도 1에 도시된 장치의 각 부의 동작을 설명하기 위한 파형도이다.
수직 편향 신호 발생기(11)는 도 2의 (a)에 도시된 수직 동기 신호(Vsyn)(22)를 입력하여 도 2의 (b)에 도시된 톱니파형의 수직 편향 신호(Vsaw)를 발생하고, 수직 블랭크 신호 발생 장치는 도 2의 (a)에 도시된 수직 동기 신호(Vsyn)(22)를 입력하여 화면의 귀선 기간 동안 전자 빔을 차단하기 위한 수직 블랭크 신호(VB)를 발생한다. 제1비교기(12)는 수직 동기 신호(Vsyn)(22)와 제1기준 전압(VT1)(26)을 비교하고, 비교된 결과를 D플립플롭(14)의 도 2의 (c)에 도시된 클럭신호(CK)로서 출력한다. D플립플롭(14)은 데이타 입력 단자(D)에 도 2의 (f)에 도시된 공급전원(VDD)을 입력하고, 클럭 신호(CK)에 응답하여 정출력(Q)과 부출력(QB)을 생성한다. D플립플롭(14)의 도 2의 (d)와 도 2의 (e)에 각각 도시된 정출력(Q)과 부출력(QB)은 제2비교기(18) 및 제3비교기(16)의 부입력 단자와 정입력단자에 각각 인가된다. 제2비교기(18)는 정출력(Q)와 부출력(QB)을 서로 비교하고, 도 2의 (g)에 도시된 비교 결과를 스위치(17)의 제어 신호로서 출력한다. 한편, 제3비교기(16)는 Q와 QB를 서로 비교하고, 비교된 결과를 도 2의 (j)에 도시된 수직 블랭크 신호로서 출력한다.
도 1에 도시된 제2비교기(18)의 출력이 로우 례벨이면, 스위치(17)가 오프되어 전류원(IS)(19)로부터 공급된 전류가 커패시터(C)에 충전되고, 제2비교기(18)의 출력이 하이 레벨이면, 스위치(17)가 온되어 커패시터(C)에 충전된 전압이 방전되어 제4비교기(20)의 정입력 단자에 공급된다. 제4비교기(20)는 커패시터(C)에 충전 혹은 방전된 도 2의 (h)에 도시된 전압(30)과 제2기준 전압(VT2)(28)을 비교하여 도 2의 (i)에 도시된 리셋 신호(RS)를 생성하고, D플립플롭(14)은 데이타 입력 단자(D)와 클럭(CK) 및 리셋 신호(RS)에 응답하여 정출력(Q)와 부출력(QB)를 생성하며, Q와 QB는 제3비교기(16)를 통하여 수직 블랭크 신호(VB)로서 출력된다.
상술한 바와 같이 종래의 수직 블랭크 신호 발생 장치는 커패시터(C)의 충방전 시간을 이용한 것으로서, 다음 수학식 1과 같은 수직 블랭크 펄스폭(T)을 얻도록 설계된다.
여기에서 T는 수직 블랭크 펄스 폭을 나타내고, C는 커패시터의 용량을 나타내며, VT2는 제2기준전압을, VD는 방전 전압을 나타내며, IS는 전류원의 전류값을나타낸다.
따라서, 종래의 방법으로 생성된 수직 블랭크 신호는 커패시터 및 전류원의 값에 비례한 펄스 폭을 가지게 되고, 이것은 반도체 집적 회로 제조 공정의 특성상 정확한 값을 얻기 어려우므로 펄스의 폭의 크기가 일정치 않은 수직 블랭크 신호가 만들어지게 될 뿐만 아니라, 충방전용의 커패시터를 반도체 집적 회로에 내장할 경우에는 칩 크기가 커지기 때문에 원가를 상승시키는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 수직 주사 편향 신호와 수직 동기 신호를 이용하여 수직 블랭크 신호를 발생시키는 모니터 시스템 의 수직 블랭크 신호 발생 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 모니터 시스템의 수직 블랭크 신호 발생장치에서 수행되는 모니터 시스템의 수직 블랭크 신호 발생 방법을 제공하는데 있다.
도 1은 종래의 수직 블랭크 신호 발생 장치를 설명하기 위한 개략적인 블럭도이다.
도 2의 (a) 내지 도 2의 (j)들은 도1에 도시된 장치의 각 부의 파형도들이다.
도 3은 본 발명에 의한 수직 블랭크 신호 발생 장치를 설명하기 위한 개략적인 블럭도이다.
도 4의 (a) 내지 도 4의 (h)들은 도 3에 도시된 장치의 각 부의 파형도들이다.
도 5는 도 3에 도시된 장치에서 수행되는 수직 블랭크 신호 발생 방법을 설명하기 위한 플로우차트이다.
상기 과제를 이루기 위하여, 수직 동기 신호를 입력하여 수직 편향 신호를 생성하는 수직 편향 신호 발생 수단을 갖는 모니터 시스템에서 귀선 기간 동안 전자 빔을 차단하기 위해 이용되는 수직 블랭크 신호를 발생시키는 모니터 시스템의 수직 블랭크 신호 발생 장치는, 수직 편향 신호와 제1기준 전압을 서로 비교하고, 비교된 결과를 클럭 신호로서 출력하는 제1비교 수단; 수직 동기 신호와 제2기준 전압을 서로 비교하고, 비교된 결과를 리셋신호로서 출력하는 제2비교 수단; 클럭 신호를 클럭 입력하고, 리셋 신호에 응답하여 리셋되며, 공급전원을 데이타 입력하는 플립플롭; 및 플립플롭의 정출력과 부출력을 서로 비교하고, 비교된 결과를 수직 블랭크 신호로서 출력하는 제3비교 수단으로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위하여, 모니터 시스템에서 귀선 기간의 전자 빔을 차단하기 위해 이용되는 수직 블랭크 신호를 발생시키는 모니터 시스템의 수직 블랭크 신호 발생 방법은, 수직 동기 신호와 제2기준 전압의 크기를 비교하는 단계; 수직 동기 신호가 제2기준 전압보다 크면, 수직 블랭크 신호가 제1레벨에서 제2레벨로 전이되는 단계; 수직 편향 신호와 제1기준 전압의 크기를 비교하는 단계; 수직 편향 신호가 제1기준 전압보다 작으면, 수직 블랭크 신호가 소정 시간동안 제2레벨을 유지하는 단계; 및 수직 편향 신호가 제1기준 전압보다 크면, 수직 블랭크 신호가 제2레벨에서 제1레벨로 전이되는 단계로 구성되는 것이 바람직하다.
이하, 본 발명에 따른 수직 블랭크 신호 발생 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 3은 본 발명의 수직 블랭크 신호 발생 장치를 설명하기 위한 개략적인 블럭도로서, 제1비교기(34), 제2비교기(36), D플립플롭(38) 및 제3비교기(40)로 구성된다.
제1비교기(34)는 수직 편향 신호 발생기(미도시)로부터 출력된 수직 편향 신호(Vsaw)와 제1기준 전압을 비교하고, 비교된 결과를 D플립플롭(38)의 클럭 신호(CK)로서 출력한다. 제2비교기(36)는 수직 동기 신호(Vsyn)와 제2기준 전압을 비교하고, 비교된 결과를 D플립플롭(38)의 리셋 신호(RS)로서 출력한다. D플립플롭(38)은 공급전원(VDD)을 데이타 입력 단자(D)로 입력하고, 생성된 클럭신호(CK)를 클럭 입력으로 하며 리셋 신호(RS)에 응답하여 리셋되고, 정출력(Q)와 부출력(QB)를 생성한다. 제3비교기(40)는 Q와 QB를 서로 비교하고, 비교된 결과를 수직 블랭크 신호(VB)로서 출력한다.
도 4의 (a) 내지 도 4의 (h)는 도 3에 도시된 장치의 각 부의 파형도들이다.
도 3에 도시된 본 발명에 의한 장치는 도 4의 (a)에 도시된 수직 동기 신호(Vsyn)(43)와, 수직 동기 신호(Vsyn)(43)를 입력하여 수직 편향 신호 발생기(미도시)로부터 출력된 도 4의 (c)에 도시된 톱니파형의 수직 편향 신호(Vsaw)(47)를 이용한다. 여기에서, 수직 편향 신호(Vsaw)(47)는 수직 편향을 위한 기본 발생파로서, 전자 빔을 편향하기 위해서 수직 동기 신호(Vsyn)(43)와 동기를 이루어 모든 모니터 시스템 내부의 음극선관을 구동시킨다. 도 4의 (c)에 도시된 톱니파형의 수직 편향 신호(Vsaw)(47)는 하강하는 부분이 귀선(retrace) 기간이고, 상승되는 부분이 트레이스(trace) 기간으로서, 수직 블랭크 되어야 할 부분은 이 귀선(retrace) 기간이다. 즉, 수직 한 주기를 주사하고 다시 시작점으로 전자 빔을 편향하게 하는 귀선 기간이 블랭크 되어야 한다.
한편, 제2비교기(36)는 도 4의 (a)에 도시된 수직 동기 신호(Vsyn)(43)와 제2기준 전압(VT2)(45)을 각각 정입력 단자와 부입력 단자에 입력하여 크기를 서로 비교하고, 비교된 결과를 D플립플롭(38)의 도 4의 (b)에 도시된 리셋 신호(RS)로서 출력한다. 예를 들어. Vsyn(43)가 제2기준전압(VT2)(45)보다 크면, 하이 레벨의 신호를 출력하고, 제2기준전압(VT2)(45)보다 작으면 로우 레벨의 신호를 출력함으로써 도 4의 (b)에 도시된 리셋 신호(RS)를 생성한다. 제1비교기(34)는 수직 편향 신호(Vsaw)(47)와 제1기준 전압(VT1)(49)을 정입력 단자와 부입력 단자에 각각 입력하여 두 신호의 크기를 비교하고, 비교된 결과를 D플립플롭(38)의 도 4의 (d)에 도시된 클럭 신호(CK)로서 출력한다. 즉, 수직 편향 신호(Vsaw)(47)가 제1기준 전압(VT1)(49)보다 크면, 하이 레벨의 신호를 출력하고, 제1기준 전압(VT1)보다 작으면, 로우 레벨의 신호를 출력함으로써 클럭 신호(CK)를 생성한다.
D 플립플롭(38)은 도 4의 (e)에 도시된 하이 레벨의 공급전원(VDD)을 데이타 입력 단자(D)로 입력하며, 제1비교기(34)로부터 출력된 클럭 신호(CK)를 클럭 입력으로 하고, 제2비교기(36)로부터 출력된 리셋 신호(RS)에 응답하여 리셋되며, 도 4의 (f)에 도시된 정출력(Q)과 도 4의 (g)에 도시된 부출력(QB)을 생성한다. 즉, 도 4의 (f)에 도시된 정출력(Q)은 수직 블랭크 신호(VB)와 동상신호이며, 부출력(QB)은 Q의 반전된 신호이다. D플립플롭(38)에 리셋 신호(RS)가 가해지면, 하이 레벨을 유지하던 정출력(Q)는 가해진 리셋 신호(RS)에 응답하여 로우 레벨로 반전되고, 반전된 신호는 다음 클럭 신호(CK)가 하이 레벨로 상승하기 전까지 로우 레벨 상태를 유지하며, 부출력(QB)은 정출력(Q)의 반전된 상태를 갖는다. 제3비교기(40)는 D플립플롭(38)의 정출력(Q)과 부출력(QB)을 각각 정입력 단자와 부입력 단자에 입력하여 Q와 QB를 서로 비교하고, 비교된 결과를 수직 블랭크 신호(VB)로서 출력한다. 즉, 정출력(Q)이 부출력(QB)보다 크면 하이 레벨의 수직 블랭크 신호를 출력하고, Q가 QB보다 작으면 로우 레벨의 신호를 출력함으로써 도 4의 (h)에 도시된 수직 블랭크 신호(VB)를 생성하게 되며, 이것은 D플립플롭(38)의 정출력(Q)과 동일 위상을 갖는 증폭된 신호이다.
이하, 본 발명에 따른 수직 블랭크 신호 발생 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 5는 본 발명에 의한 수직 블랭크 신호 발생 방법을 설명하기 위한 플로우 차트로서, 수직 동기 신호(Vsyn)와 제2기준전압(VT2)을 비교하고, 비교된 결과로서 생성된 리셋 신호(RS)에 응답하여 하이 레벨에서 반전된 로우 레벨의 수직 블랭크 신호를 생성하는 단계(제52 및 54단계)와 수직 편향 신호(Vsaw)와 제1기준전압(VT1)을 비교하고, 비교된 결과로서 생성된 클럭 신호(CK)에 응답하여 소정 시간 동안 로우 레벨을 유지한 후 다시 하이 레벨로 반전되는 단계(제56-60단계)로 구성된다.
제2비교기(36)는 수직 동기 신호(Vsyn)(43)와 제2기준전압(VT2)(45)의 크기를 비교하여(52) 수직 동기 신호(Vsyn)(43)가 제2기준전압(VT2)(45)보다 크면 리셋 신호(RS)를 생성하고, D플립플롭(38)의 정출력(Q)은 생성된 리셋 신호(RS)에 응답하여 데이타 입력단자(D)와 같은 레벨 즉, 하이 레벨에서 로우 레벨로 반전되어 출력되며, 부출력(QB)은 Q의 반전된 신호이다. 따라서, 수직 블랭크 신호(VB)도 하이 레벨에서 로우 레벨로 반전된 신호로서 출력된다(제54단계). 여기에서, 제1비교기(34)는 수직 편향 신호(Vsaw)와 제1기준전압(VT1)의 크기를 비교하여(제56단계) 클럭신호(CK)를 생성하고, 수직 편향 신호(Vsaw)가 제1기준전압(VT1)보다 작으면, 즉 클럭 신호(CK)가 로우 레벨 상태이면, D플립플롭(38)의 정출력(Q)은 이전의 로우 레벨의 상태를 유지하고, 마찬가지로 수직 블랭크 신호(VB)도 로우 레벨을 유지한다(제58단계). 또한, 수직 편향 신호(Vsaw)가 제1기준전압(VT1)보다 크면, 즉 클럭(CK)이 상승하여 하이 레벨이 되면, D플립플롭(38)의 정출력(Q)은 하이 레벨로 반전되고, 마찬가지로 수직 블랭크 신호(VB)도 반전된 하이 레벨의 신호로서 출력된다(제60단계).
결국, 수직 블랭크 신호 발생 장치는 귀선 기간 동안 로우 레벨의 수직 블랭크 신호를 생성함으로써 전자빔을 차단하여 화면에 귀선이 생기지 않도록 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 수직 블랭크 신호 발생 장치 및 방법은 더욱 안정된 펄스 폭을 가진 수직 블랭크 신호를 생성할 수 있을 뿐 아니라, 종래의 회로보다 간단하게 구성할 수 있으므로 칩의 크기에 있어 소형화시키고, 원가 절감을 통하여 생산성을 향상시킬 수 있다.
Claims (2)
- 수직 동기 신호를 입력하여 수직 편향 신호를 생성하는 수직 편향 신호 발생 수단을 갖는 모니터 시스템에서 귀선 기간 동안 전자 빔을 차단하기 위해 이용되는 수직 블랭크 신호를 발생시키는 모니터 시스템의 수직 블랭크 신호 발생 장치에 있어서,상기 수직 편향 신호와 제1기준 전압을 서로 비교하고, 비교된 결과를 클럭 신호로서 출력하는 제1비교 수단;상기 수직 동기 신호와 제2기준 전압을 서로 비교하고, 비교된 결과를 리셋신호로서 출력하는 제2비교 수단;상기 제1비교 수단에서 출력되는 상기 클럭 신호를 클럭 입력하고, 상기 제2비교 수단에서 출력되는 상기 리셋 신호에 응답하여 리셋되며, 공급전원을 데이타 입력하여 정출력과 부출력을 생성하는 플립플롭; 및상기 플립플롭의 상기 정출력과 부출력을 서로 비교하고, 상기 비교된 결과를 제1레벨 또는 제2레벨의 수직 블랭크 신호로서 출력하는 제3비교 수단을 포함하는 것을 특징으로 하는 수직 블랭크 신호 발생 장치.
- 수직 동기 신호를 입력하여 수직 편향 신호를 생성하는 수직 편향 신호 발생 수단을 갖는 모니터 시스템에서 상기 수직 동기 신호와 상기 수직 편향 신호를 이용하여 귀선 기간 동안 전자 빔을 차단하기 위한 수직 블랭크 신호를 발생시키는 모니터 시스템의 수직 블랭크 신호 발생 방법에 있어서,상기 수직 동기 신호와 제2기준전압의 크기를 비교하는 단계;상기 수직 동기 신호가 상기 제2기준전압보다 크면, 상기 수직 블랭크 신호가 제1레벨에서 제2레벨로 전이되는 단계;상기 수직 편향 신호와 제1기준 전압의 크기를 비교하는 단계;상기 수직 편향 신호가 상기 제1기준전압보다 작으면, 상기 수직 블랭크 신호가 소정 시간동안 제2레벨을 유지하는 단계; 및상기 수직 편향 신호가 상기 제1기준전압보다 크면, 상기 수직 블랭크 신호가 제2레벨에서 제1레벨로 전이되는 단계를 포함하는 것을 특징으로 하는 모니터 시스템의 수직 블랭크 신호 발생 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002894A KR100234406B1 (ko) | 1997-01-30 | 1997-01-30 | 모니터 시스템의 수직 블랭크 신호 발생장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002894A KR100234406B1 (ko) | 1997-01-30 | 1997-01-30 | 모니터 시스템의 수직 블랭크 신호 발생장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980067049A KR19980067049A (ko) | 1998-10-15 |
| KR100234406B1 true KR100234406B1 (ko) | 1999-12-15 |
Family
ID=19496040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970002894A KR100234406B1 (ko) | 1997-01-30 | 1997-01-30 | 모니터 시스템의 수직 블랭크 신호 발생장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100234406B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05328165A (ja) * | 1992-05-20 | 1993-12-10 | Victor Co Of Japan Ltd | 垂直帰線消去信号発生回路 |
-
1997
- 1997-01-30 KR KR1019970002894A patent/KR100234406B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05328165A (ja) * | 1992-05-20 | 1993-12-10 | Victor Co Of Japan Ltd | 垂直帰線消去信号発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980067049A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683405A (en) | Parabolic voltage generating apparatus for television | |
| US5304898A (en) | High voltage generating circuit | |
| US5663615A (en) | Reciprocal deflection type CRT displaying apparatus | |
| US5250879A (en) | Deflection circuit having a controllable sawtooth generator | |
| KR100234406B1 (ko) | 모니터 시스템의 수직 블랭크 신호 발생장치 및 방법 | |
| KR100274062B1 (ko) | 디지털회로를 이용한 수평주사펄스신호제어회로 | |
| US5216336A (en) | Generator for sawtooth signal with selectable retrace slope for a deflection apparatus | |
| US5672942A (en) | Sawtooth generator controlled in a gain control feedback loop | |
| US4767971A (en) | Horizontal blanking pulse generation circuit used for display unit with cathode-ray tube | |
| KR0173269B1 (ko) | 동기신호 발생장치 | |
| US4797771A (en) | Television fault detection and protection apparatus | |
| US6424103B2 (en) | Deflection-distortion correcting circuit | |
| JP2826509B2 (ja) | 垂直鋸波発生回路 | |
| JP3128394B2 (ja) | 発振回路 | |
| US5220253A (en) | Service switch for video display deflection apparatus | |
| US3459993A (en) | Television deflection circuit | |
| JPH0758975A (ja) | ダイナミックフォーカス信号発生回路 | |
| KR100233949B1 (ko) | 멀티싱크 모니터의 다이나믹 포커스회로 | |
| KR100464163B1 (ko) | 모니터의 수직화면 보상 회로 | |
| JPH1169193A (ja) | ランプ信号発生回路 | |
| JPH05328165A (ja) | 垂直帰線消去信号発生回路 | |
| KR20000007557U (ko) | 분주회로가 채용된 모니터의 고압회로 | |
| JPH1098630A (ja) | パルスの整形回路 | |
| JPH0998306A (ja) | 垂直偏向回路 | |
| JPH0272550A (ja) | 走査形電子顕微鏡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070903 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |