KR100274062B1 - 디지털회로를 이용한 수평주사펄스신호제어회로 - Google Patents

디지털회로를 이용한 수평주사펄스신호제어회로 Download PDF

Info

Publication number
KR100274062B1
KR100274062B1 KR1019980040248A KR19980040248A KR100274062B1 KR 100274062 B1 KR100274062 B1 KR 100274062B1 KR 1019980040248 A KR1019980040248 A KR 1019980040248A KR 19980040248 A KR19980040248 A KR 19980040248A KR 100274062 B1 KR100274062 B1 KR 100274062B1
Authority
KR
South Korea
Prior art keywords
signal
flop
horizontal
flip
signals
Prior art date
Application number
KR1019980040248A
Other languages
English (en)
Other versions
KR19990030204A (ko
Inventor
다까후미 가와스미
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990030204A publication Critical patent/KR19990030204A/ko
Application granted granted Critical
Publication of KR100274062B1 publication Critical patent/KR100274062B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 수평주사 펄스신호 제어회로에서는, 기준클럭 발생회로(1)가 수평동기신호 HSYNC와 동기로 기준클럭신호 S0를 발생시킨다. 제1 및 제2 수평위치 기준펄스 발생회로(2, 3)는 각각 제1 및 제2 수평위치 기준펄스신호 S3과 S4를 발생하고, 이 제1 및 제2 수평위치 기준펄스신호 S3과 S4의 위상은 수평동기신호에 대해 다르고 상기 기준클럭신호의 제1 및 제2 펄스에 대응한다. 제1 및 제2 톱니파 발생회로(4, 5)는 제1 및 제2 수평위치 기준신호에 응답하여 각각 제1 및 제2 톱니파신호 S5와 S6를 발생한다. 제1 및 제2 비교기(6, 7)는 제1 및 제2 톱니파신호를 수평위치 선택전압 VR과 비교하여 제1 및 제2 비교신호 S7과 S8을 각각 발생한다. RS형 플립플롭(8)은 제1 및 제2 비교신호에 의해 각각 세트되고 리세트된다. RS형 플립플롭의 출력신호 S9은 수평주사 펄스신호로서 사용된다.

Description

디지털회로를 이용한 수평주사 펄스신호 제어회로{HORIZONTAL SCANNING PULSE SIGNAL CONTROL CIRCUIT USING DIGITAL CIRCUIT}
본 발명은 상이한 복수의 주사주파수에 대응할 수 있게 한 다중주사형 디스플레이장치에 사용되는 수평주사 펄스신호 제어회로에 관한 것이다.
종래의 수평주사 펄스신호 제어회로는, 수평동기신호를 받아 수평위치 제어전압신호에 따라 지연된 펄스신호를 발생시키는 지연회로, 톱니파신호를 발생시키는 톱니파 발생회로, 이 톱니파신호를 펄스폭선택전압과 비교하는 비교기, 및 이 비교기와 지연회로에 접속되어 수평주사 펄스신호를 발생하는 AND 회로로 구성된다. 이것에 대해서는 나중에 상세히 설명한다.
상술된 종래의 수평주사 펄스신호 제어회로에서는, 그러나, 캐패시터와 저항기를 포함하는 톱니파 발생회로의 다양한 소자들의 성능변동에 의해 톱니파신호의 경사(inclination)가 직접 영향을 받아 수평주사 펄스신호의 펄스폭이 변화되고 따라서 스크린상에 디스플레이된 이미지의 크기에 악영향을 준다.
본 발명은 수평주사 펄스신호 제어회로에서 수평주사 펄스신호의 펄스폭을 안정화시키는 것을 그 목적으로 한다.
본 발명에 따른 수평주사 펄스신호 제어회로에서, 기준클럭 발생회로는 수평동기신호와 동기로 기준클럭신호를 발생시킨다. 제1 및 제2 수평위치 기준펄스 발생회로는 각각 제1 및 제2 수평위치 기준펄스신호를 발생하며, 이 제1 및 제2 수평위치기준펄스의 위상은 수평동기신호에 대해 다르고 상기 기준클럭신호의 제1 및 제2 펄스에 대응한다. 제1 및 제2 톱니파 발생회로는 제1 및 제2 수평위치 기준신호에 응답하여 제1 및 제2 톱니파신호를 각각 발생한다. 제1 및 제2 비교기는 제1 및 제2 톱니파신호를 수평위치선택신호와 비교하여 제1 및 제2 비교신호를 각각 발생한다. RS형 플립플롭은 제1 및 제2 비교신호에 의해 각각 세트되고 리세트된다. 이 RS형 플립플롭의 출력신호가 수평주사 펄스신호로 사용된다.
도 1은 종래의 수평주사 펄스신호 제어회로를 나타내는 블록도;
도 2a는 도 1의 수평위치 제어전압신호의 일례를 나타내는 타이밍 다이어그램;
도 2b는 수평위치 제어전압신호가 도 2a에 도시된 바와 같을 때의 수정된 표시이미지를 나타내는 다이어그램;
도 3a는 도 1의 수평위치 제어전압신호의 다른 예를 나타내는 타이밍도;
도 3b는 수평위치 제어전압신호가 도 3a에 도시된 바와 같을 때의 수정된 표시이미지를 나타내는 다이어그램;
도 4a, 4b, 4c, 4d, 및 4e는 도 1의 수평주사 펄스신호 제어회로의 동작을 나타내는 타이밍 다이어그램;
도 5는 종래의 주사신호 구동회로를 나타내는 블록회로도;
도 6은 본 발명에 따른 수평주사 펄스신호 제어회로의 제 1실시예를 나타내는 블록회로도;
도 7은 도 6의 기준클럭신호 발생회로의 상세한 블록회로도;
도 8은 도 6의 수평위치 기준펄스신호 발생회로의 상세한 블록회로도;
도 9a 내지 9j는 도 8의 수평위치 기준펄스신호 발생회로의 동작을 나타내는 타이밍 다이어그램;
도 10은 도 6의 톱니파 발생회로의 상세회로도;
도 11a, 11b, 11c, 및 11d는 도 10의 톱니파 발생회로의 동작을 나타내는 타이밍 다이어그램;
도 12a 내지 12h는 도 6의 수평주사 펄스신호 제어회로의 동작을 나타내는 타이밍 다이어그램;
도 13은 본 발명에 따른 수평주사 펄스신호 제어회로의 제 2 실시예를 나타내는 블록회로도; 및
도 14a 내지 14j는 도 13의 수평주사 펄스신호 제어회로의 동작을 나타내는 타이밍 다이어그램.
*도면의 주요부분에 대한 부호의 설명*
1 : 기준클럭 발생회로 2, 3 : 수평위치 기준펄스 발생회로
4, 5 : 톱니파 발생회로 6, 7 : 비교기
8 : RS 플립플롭
바람직한 실시예를 설명하기 전에 종래의 수평주사 펄스신호 제어회로를 도 1, 2a, 2b, 3a, 3b, 4a 내지 4e, 및 5를 참조하여 설명한다.
종래의 수평주사 펄스신호 제어회로를 나타내는 도 1에서, 참조번호 101은 수평동기신호 HSYNC를 받아 수평위치 제어전압신호 S0에 따라 지연된 펄스신호 S1을 발생시키는 지연회로를 가리킨다
수평위치 제어전압신호 S0는 수평위상을 결정하기 위해 편향수정파형 (deflection correction waveform)을 사용한다. 예를 들어, 수평위치 제어전압신호 S0가 도 2a에 도시된 바와 같은 수직동기된 톱니파신호인 경우에는, 수평위상이 수직동기신호 VSYNC 와 동기로 시프트되어, 도 2b에 도시된 바와 같은 평행사변형 수정이 디스플레이된 이미지에 대해 수행된다. 반면, 수평위치 제어전압신호 S0가 도 3a에 도시된 바와 같은 수직동기된 포물선파신호인 경우에는, 수평위상이 수직동기신호 VSYNC 와 동기로 시프트되어, 도 3b에 도시된 바와 같은 측면으로 핀밸런스된(pin-balanced) 수정이 디스플레이된 이미지에 대해 수행된다.
수평동기신호 HSYNC가 도 4a에 도시된 것이라면, 지연펄스신호 S1은 도 4b에 도시된 것이다. 이 지연펄스신호 S1이 도 4c에 도시된 톱니파신호 S2를 발생하는 톱니파신호 발생회로(102)에 공급된다. 비교기(103)가 톱니파신호 S2를 도4c에 도시된 펄스폭선택전압 VR과 비교하여, 도 4d에 도시된 펄스신호 S3를 발생한다. 따라서, 소망의 펄스폭을 갖는 펄스신호 S3이 펄스폭선택전압 VR을 제어함으로써 발생될 수 있다.
또한, 지연된 펄스신호 S1과 펄스신호 S3가 AND 회로(104)에 공급되어 도 4e에 도시된 수평주사 펄스신호 S4를 발생한다.
종래의 수평주사신호 구동회로를 도시하는 도 5에서는, 도 1의 수평주사 펄스신호 제어회로의 펄스신호 S4가 증폭기(201)에 입력되고, 그 다음에 증폭된 신호 S5가 수평편향구동 펄스신호로서 트랜지스터(202)의 베이스에 입력된다. 트랜지스터(202)는 수평편향 구동펄스에 의해 스위치로서 작동되고 다이오드(203)와 캐패시터(204)의 결합효과에 의해 편향와인딩(205)에 톱니파전류가 흐르게 한다. 이 톱니파전류는 수평주사동작을 수행하는 이미지수신튜브 또는 캐소드 레이 튜브(CRT)의 편향전류로서 사용된다. 따라서, 수평주사동작은 수평편향구동 펄스신호 S5를 제어함으로써 제어될 수 있다.
다중주사형 디스플레이장치에서는 CRT가 이미지를 CRT의 중심영역에 디스플레이하도록 하기 위해 수평편향구동 펄스신호 S5가 위상과 펄스폭에 대해 조정되어야 하는데 그 이유는 디스플레이용의 다른 주사주파수를 갖는 이미지신호를 받을 때 수평동기신호와 디스플레이되는 이미지간의 위상관계가 여러 가지로 변하기 때문이다.
수평주사 펄스신호 S4는 도 5의 수평주사신호 구동회로에 입력되어, 전자빔이 수평으로 주사되도록 편향전류를 흐르게 하는 역할 뿐만 아니라 플라이백 변압기(206)의 2차 고전압 와인딩이 고전압펄스를 발생하게 하고 애노드(anode)에 공급하여 고전압 VA와 VF로 CRT 전극을 초점 맞추는 역할도 한다.
따라서, 수평주사 펄스신호 S4가 변화하는 펄스폭을 나타내면, 고전압의 전기적인 포텐셜도 또한 변한다. 이런 식으로, 고전압이 변화하면, 스크린상에 디스플레이된 이미지의 수평크기도 변한다.
도 1의 수평주사 펄스신호 제어회로에서는, 그러나, 톱니파신호 S2의 경사가 캐패시터와 저항기를 포함하는 톱니파 발생회로의 다양한 소자성능의 변동에 의해 직접 영향을 받아 수평주사 펄스신호 S4의 펄스폭이 변하고, 따라서 스크린상에 디스플레이된 이미지의 크기에 악영향을 준다. 그러므로, 수평주사 펄스신호 S4의 펄스폭을 안정화시키는 어떤 수단을 제공하는 것이 필요하다.
본 발명에 따른 수평주사 펄스신호 제어회로의 제1 실시예인 도 6에서는, 수평동기신호 HSYNC가 기준클럭 발생회로(1)에 입력되고, 이 기준클럭 발생회로가 수평동기신호 HSYNC와 동기하며 수평동기신호 HSYNC의 주파수를 멀티플라이하여 얻어진 주파수를 갖는 기준클럭신호 S0를 발생한다.
기준클럭신호 S0와 수평동기신호 HSYNC는 동일한 구성을 갖는 수평위치 기준펄스 발생회로(2 와 3)에 입력된다. 또한, 이 수평위치 기준펄스 발생회로(2 와 3)는 수평위치신호 S1과 수평펄스폭신호 S2를 각각 받는다. 그 결과, 이 수평위치 기준펄스 발생회로(2 와 3)는 각각 펄스신호 S3와 S4를 발생하며 펄스신호 S3와 S4의위상은 서로 차동되어 있다. 그 다음에, 기준펄스신호 S3와 S4는 각각 톱니파 발생회로(4 와 5)에 입력된다. 톱니파 발생회로(4 와 5)는 동일한 구성을 가지며, 수평동기신호의 사이클 주기에 일치하는 사이클 주기 및 각각 다른 위상을 갖는 톱니파신호 S5와 S6를 발생한다.
그 다음에, 2 개의 톱니파신호 S5와 S6가 각각 비교기(6 과 7)에 입력된다. 비교기(6 과 7) 각각은 그것이 받은 톱니파신호의 전압레벨이 다른 입력부에서 그것이 받은 수평위치 선택기준전압 VR보다 높은 경우에만 하이레벨신호를 출력한다. 그 다음에, 비교기(6 과 7)의 2 개의 출력신호 S7과 S8이 각각 RS 플립플롭(8)의 세트 입력부와 리세트 입력부에 입력된다. RS 플립플롭(8)의 출력신호는 수평주사 펄스신호 S9로서 사용된다.
도 6의 기준클럭 발생회로(1)의 상세한 블록회로 다이어그램인 도 7에서, 기준클럭 발생회로(1)는, 수평동기신호 HSYNC의 위상과 기준클럭신호 S0의 주파수를 1/N 주파수 분주회로(12)에 의해 분주됨으로써 얻어진 신호의 위상을 비교하는 위상비교기(11) 및 이 위상비교기(11)의 출력신호에 의해 제어되는 전압제어 발진기 (VCO) 로 이루어진 위상로크루프(PLL; phase-locked loop)회로이다.
도 6의 수평위치 기준펄스 발생회로(2(3))의 상세한 블록회로 다이어그램인 도 8에서는, 도 9a에 도시된 수평동기신호 HSYNC가 D형 플립플롭(21)의 데이터 입력부에 입력된다. D형 플립플롭(21)의 Q 출력은 D형 플립플롭(22)의 데이터 입력부에 입력된다. D형 플립플롭(21 과 22)은 도 9b에 도시된 기준클럭신호 S0에 의해 클럭된다. 2 입력 NAND회로(23)는, 도 9c에 도시된 D형 플립플롭(21)의 Q 출력 및 도 9d에 도시된 D형 플립플롭(22)의 음의 Q 출력을 받아, 수평동기신호 HSYNC의 상승에지에서 소정의 클럭폭을 갖는 도 9e에 도시된 펄스신호를 출력하고, 그 다음에 이 펄스신호가 카운터(24)의 반전된 리세트 입력부로 입력된다.
기준클럭신호 S0도 또한 카운터(24)의 카운팅 클럭입력부에 입력된다. 카운터(24)의 카운트 출력은, 도 9f에 도시된 바와 같이, 수평동기신호 HSYNC의 상승에지를 사용하여 리세트된 기준클럭신호 S0의 펄스수를 나타내는 N 비트 카운트 출력을 발생한다. 카운터(24)의 펄스수 N은 도 7의 주파수 분주회로(12)의 수와 동일해도 좋은 데 그 이유는 수평동기신호 HSYNC의 주기에 대응하는 비트수를 요구하기 때문이다. 카운터(24)의 카운트 출력은 디코더(25)의 입력단자 중의 하나에 입력된다. 디코더(25)의 입력단자 중의 다른 하나는 기준펄스위치를 결정하는데 사용되는 수평위치신호 S1(수평펄스폭신호 S2)을 받는다. 카운터(24)의 카운트 출력은 디코더(25)에 입력된다. 카운터(25)의 카운트 출력이 신호 S1(S2)의 것과 일치하면, 디코더(25)는 펄스신호를 발생하고 이 펄스신호를 기준클럭신호 S0에 의해 클럭된 D형 플리플롭(26)으로 보낸다.
따라서, 신호 S1(S2)의 값을 제어함으로써 펄스가 수평주사기간동안 임의의 소망 위치에 발생될 수 있다. 예를 들어, 신호 S1(S2)의 값이 0 일 때, 디코더 (25) 의 출력 및 D형 플립플롭(26)의 Q 출력이 도 9f 와 9g에 도시되어 있다. 유사하게, 신호 S1(S2)의 값이 N-1 일 때, 디코더(25)의 출력 및 D형 플립플롭(26)의 Q 출력이 도 9i 와 9j에 도시되어 있다.
도 6의 톱니파신호 발생회로(4(5))의 상세한 회로도인 도 10에서, 도 11a에 도시된 수평위치 기준펄스 발생회로(2(3))의 출력신호 S3(S4)는 RS형 플립플롭(41)의 세트 입력부에 입력된다. 도 11b에 도시된 RS형 플립플롭(41)의 반전된 Q 출력은 N 채널 MOS 트랜지스터(42)의 게이트에 입력되며, 이 N 채널 MOS 트랜지스터(42)는 RS형 플립플롭(41)의 반전된 Q 출력이 로우레벨일 때 턴오프된다. 트랜지스터(42)의 오프기간동안, 캐패시터(43)가 일정전류원(44)과 전류미러회로(45)에 의해 제어되는 전류로 전기적으로 충전되어 도 11c에 도시된 톱니파신호 S5(S6)가 발생된다.
이 톱니파신호 S5(S6)가 비교기(46)의 일 입력단자에 입력되고, 도 11c에 도시된 기준전압 VR'이 비교기(46)의 다른 단자에 입력된다. 톱니파신호 S5(S6)의 레벨이 기준전압 VR'을 초과하면, 비교기(46)의 출력은 도 11d에 도시된 바와 같이 하이레벨로 된다.
비교기(46)의 출력은 RS형 플립플롭(41)의 리세트 입력부에 입력된다. 그러므로, 비교기(46)의 출력이 도 11d에 도시된 하이레벨로 되면, RS형 플립플롭 (41) 의 반전된 Q 출력이 도 11b에 도시된 하이레벨로 상승되고, 따라서 트랜지스터(42)가 턴온되어 캐패시터(43)를 전기적으로 방전시키고, 따라서 톱니파신호 S5(S6)는 0 V로 되돌아간다.
도 12a 내지 12h를 참조하여 수평주사 펄스신호 제어회로의 동작을 설명한다.
도 12a에 도시된 수평동기신호 HSYNC가 기준클럭 발생회로(1)에 입력되면, 이 기준클럭 발생회로(1)는 수평동기신호 HSYNC와 동기로 기준클럭신호 S0를 발생한다(도 9a 와 9b 참조). 다중주사형 디스플레이장치의 수평동기신호 HSYNC의 진동수는 가변인 반면, 기준클럭신호 S0의 주기는 주파수 분주비 N으로 분주된 수평동기신호 HSYNC의 주기에 일치하는 데, 그 이유는 주파수 분주비가 일정한 값으로 유지되기 때문이다. 그 다음에, 기준클럭신호 S0가 수평위치 기준펄스 발생회로(2 와 3)에 입력된다.
수평동기신호 HSYNC가 수평위치 기준펄스 발생회로(2)에 입력되고, 따라서 그것의 카운터(24)는 기준점으로 수평동기신호 HSYNC의 상승에지를 사용하여 0 에서부터 주파수 분주비 보다 1 작은 값(N-1)까지 카운트한다. 회로들의 디코더(25)는 카운터(24)의 출력이 신호 S1의 수평위치선택값인지 여부를 판단하고, 2 개의 입력값이 서로 일치하면, 디코더(25)는 펄스신호를 출력한다. 신호 S1의 수평위치선택값은 0 내지 주파수 분주비 보다 1 작은 값(N-1) 사이의 임의의 소망값을 취할 수 있다. 도 12h에 도시된 수평주사 펄스신호 S9의 상승위치는 회로(2)의 디코더(25)의 펄스신호의 위치를 제어함으로써 제어될 수 있는데 그 이유는 이 펄스신호가, 도 12d, 12f, 및 12h에 도시된 수평주사 펄스신호의 상승에지를 결정하는 톱니파신호 S5의 상승에지에 대한 기준점을 결정하기 때문이다. 수평위치선택값 VR에 대한 신호는 통상 마이크로컴퓨터에 의해 제어될 수 있다.
수평위치 기준펄스 발생회로(3)의 동작은 수평위치 기준펄스 발생회로(2)의 동작과 동일하다. 수평주사 펄스신호 S9의 펄스폭은 도 12c에 도시된 펄스신호 S4를 위치상으로 제어함으로써 제어될 수 있는데, 그 이유는 수평위치 기준펄스 발생회로(3)의 출력신호 S4가, 도 12c, 12e, 및 12h에 도시된 바와 같이, 수평주사 펄스신호 S9의 상승에지를 결정하는 톱니파신호 S6의 상승에지에 대한 기준점을 결정하기 때문이다. 수평위치 기준펄스 발생회로(3)에 입력된 신호 S2의 수평펄스폭선택값은 통상적으로 마이크로컴퓨터에 의해 제어될 수 있지만, 만일 수평주사 펄스신호 S9의 펄스폭이 수평동기신호 HSYNC의 주기의 50 %에 일치하면, 주파수 분주비 N의 절반을 신호 S1의 수평위치선택값에 부가하여 얻어진 값은 수평위치 기준펄스 발생회로(2)에 인가된다.
도 12b에 도시된 수평위치 기준펄스 발생회로(2)의 출력신호 S3가 톱니파신호 발생회로(4)에 입력되고, 이 톱니파신호 발생회로(4)는 수평위치 기준펄스 발생회로(2)의 출력을 기준으로 사용하여 도 12d에 도시된 톱니파신호 S5를 발생한다. 유사하게, 도 12c에 도시된 수평위치 기준펄스 발생회로(3)의 출력신호 S4가 톱니파신호 발생회로(5)에 입력되고, 이 톱니파신호 발생회로(5)는 수평위치 기준펄스 발생회로(3)의 출력을 기준으로 사용하여 도 12e에 도시된 톱니파신호 S6을 발생한다.
톱니파신호 발생회로(4 와 5)의 출력신호 S5와 S6는 각각 비교기(6 과 7)에 입력된다. 비교기(6 과 7) 각각은 이 입력과 수평위치 선택전압 VR을 비교하여 도 12f 또는 12g에 도시된 펄스신호 S7또는 S8을 어느 쪽이든 적절하게 발생한다. 편향수정파형이 수평위치 선택전압 VR으로써 인가된다. 예를 들어, 도 12a에 도시된 수직동기신호 VSYNC의 주기에 일치하는 주기를 갖는 톱니파가 인가되면, 비교되는 전압값이 수직동기신호 VSYNC의 주기에 따라 변하고, 따라서 출력펄스의 위치가 수직동기신호 VSYNC의 주기에 따라 변하여 스크린상에서 도 3b에 도시된 평행사변형 수정을 수행한다. 한편, 도 4a에 도시된 수직동기신호 VSYNC의 주기에 일치하는 주기를 갖는 포물선파신호가 인가되면, 도 4b에 도시된 측면으로 핀밸런스된 수정이 실행된다.
비교기(6)의 출력은 RS형 플립플롭(8)의 세트 입력부에 입력된다. 반면, 비교기(7)의 출력은 RS형 플립플롭(8)의 리세트 입력부에 입력된다. 따라서, 도 12f, 12g, 및 12h에 도시된 바와 같이, 비교기(6 과 7)의 출력신호의 상승에지와 각각 동기된 상승에지와 하강에지를 갖는 수평주사 펄스신호 S9가 RS형 플립플롭(8)의 출력부로부터 출력된다. 수평주사 펄스신호 S9의 펄스폭은, 도 12b에 도시된 수평위치 기준펄스 발생회로(2)의 출력신호 S3의 상승에지의 타이밍과 도 12c에 도시된 수평위치 기준펄스 발생회로(3)의 출력신호 S4의 상승에지의 타이밍간의 차로 결정되는데, 그 이유는 도 12e 와 12f에 도시된 바와 같이, 2 개의 톱니파신호 S5와 S6를 수평위치 선택전압 VR과 비교하여 얻어진 출력펄스신호 S9의 상승에지에 의해 결정되기 때문이다. 따라서, 수평주사 펄스신호 S9의 펄스폭은 기준클럭신호 S0의 주기에 대응하는 에러허용내의 정밀도로 조정될 수 있다.
본 발명의 제 2 실시예를 나타내는 도 13에서, 에지검출회로(131)는 비교기(6)와 도 6의 RS형 플립플롭(8) 사이에 개재되고, 에지검출회로(132)는 비교기(7)와 도 6의 RS형 플립플롭(8) 사이에 개재되어 있다. 도 14a 내지 14j는 도13의 회로의 동작을 나타낸다.
다양한 수평동기주파수가 다중주사형 디스플레이장치에 입력된다. 그러므로, 도 14f 와 14g에 도시된 바와 같이, 비교기(6 과 7)의 출력신호 S7과 S8은 수평동기주파수가 하이(high)로 될 때 중첩된다. 따라서, 비교기(6)의 출력신호 S7의 상승에지와 비교기(7)의 출력신호 S8의 상승에지는 에지검출회로(131 과 132)에 의해 각각 검출되고, 이 에지검출회로는 차례로 도 14h와 14i에 도시된 검출신호 S10과 S11를 발생한다. 검출신호 S10과 S11은 맥동되기 때문에, 검출신호 S10과 S11은 거의 중첩되지 않는다.
이 검출신호 S10과 S11가 RS형 플립플롭(8)의 세트 입력부와 리세트 입력부에 각각 공급되어 회로를 수평 고주파수에 대응할 수 있게 한다.
이상의 설명에서 알 수 있듯이, 본 발명에 따르면, 본 발명의 수평주사 펄스신호 제어회로는 디지털회로에 의해 신호펄스폭을 제어하도록 디자인되어 있기 때문에, 캐패시터와 저항기를 포함하는 톱니파신호 발생회로의 다양한 소자의 성능변동에 의해 직접 영향을 받지 않고, 그러므로 안정화된 펄스폭을 갖는 수평주사 펄스신호가 얻어질 수 있다.

Claims (6)

  1. 수평동기신호(HSYNC)와 동기로 기준클럭신호(S0)를 발생하는 기준클럭 발생회로(1);
    상기 기준클럭 발생회로에 접속되어, 위상이 상기 수평동기신호에 대해 상이하고 상기 기준클럭신호의 펄스에 대응하는 제1 및 제2 수평위치 기준펄스신호(S3, S4)를 각각 발생하는 제1 및 제2 수평위치 기준펄스 발생회로(2, 3);
    상기 제1 및 제2 수평위치 기준펄스 발생회로에 각각 접속되어, 상기 제1 및 제2 수평위치 기준신호에 각각 응답하여 제1 및 제2 톱니파신호(S5, S6)를 발생하는 제1 및 제2 톱니파 발생회로(4, 5);
    상기 제1 및 제2 톱니파 발생회로에 각각 접속되어, 상기 제1 및 제2 톱니파신호를 수평위치 선택전압(VR)과 비교하여 제1 및 제2 비교신호(S7, S8)를 각각 발생하는 제1 및 제2 비교기(6, 7); 및
    상기 제1 및 제2 비교기에 접속되어, 상기 제1 및 제2 비교신호에 의해 각각 세트되고 리세트되는 RS형 플립플롭(8)을 구비하며,
    상기 RS형 플립플롭의 출력신호(S9)는 수평주사 펄스신호로 사용되는 것을 특징으로 하는 수평주사 펄스신호 제어회로.
  2. 제 1 항에 있어서,
    상기 제1 비교기와 상기 RS형 플립플롭 사이에 접속되어, 상기 제1 비교신호의 상승에지를 검출하여 제1 에지검출신호(S10)를 발생하는 제1 에지검출회로(131); 및
    상기 제2 비교기와 상기 RS형 플립플롭 사이에 접속되어, 상기 제2 비교신호의 상승에지를 검출하여 제2 에지검출신호(S11)를 발생하는 제2 에지검출회로(132)를 더 구비하며,
    상기 RS형 플립플롭은 상기 제1 및 제2 에지검출신호에 의해 세트되고 리세트되는 것을 특징으로 하는 수평주사 펄스신호 제어회로.
  3. 제 1 항에 있어서, 상기 기준클럭 발생회로는,
    상기 수평동기신호의 위상과 분주된 신호의 위상을 비교하여 위상비교신호를 발생하는 위상비교기(11);
    상기 위상비교기에 접속되어, 주파수가 상기 위상비교신호에 의해 제어되는 상기 기준클럭신호를 발생하는 전압제어발진기(13); 및
    상기 전압제어발진기와 상기 위상비교기 사이에 접속되어, 상기 기준클럭신호의 주파수를 분주하여 상기 분주된 신호를 발생하는 주파수분주기(12)를 구비하는 것을 특징으로 하는 수평주사 펄스신호 제어회로.
  4. 제 1 항에 있어서, 상기 제1 및 제2 수평위치 기준펄스 발생회로 각각은,
    상기 기준클럭 발생회로에 접속되어, 상기 기준클럭신호에 의해 클럭된 상기 수평동기신호를 받는 제1의 D형 플립플롭(21);
    상기 제1의 D형 플립플롭과 상기 기준클럭 발생회로에 접속되어, 상기 기준클럭신호에 의해 클럭된 상기 제1의 D형 플립플롭의 출력신호를 받는 제2의 D형 플립플롭(22);
    상기 제1 및 제2의 D형 플립플롭에 접속되어, 상기 제1의 D형 플립플롭의 출력신호와 상기 제2의 D형 플립플롭의 반전된 출력신호에 대해 NAND 동작을 수행하는 NAND 회로(23);
    상기 NAND 회로와 상기 기준클럭 발생회로에 접속되어, 상기 기준클럭신호의 펄스들을 카운트하며, 상기 NAND 회로의 출력신호에 의해 리세트되는 카운터(24);
    상기 카운터에 접속되어, 상기 카운터의 값과 수평위치기준선택값(S1, S2)을 비교하여 상기 카운터의 값이 상기 수평위치기준선택값과 일치할 때 펄스신호를 발생하는 디코더(25); 및
    상기 디코더와 상기 기준클럭 발생회로에 접속되어, 상기 기준클럭신호에 의해 클럭된 상기 디코더의 상기 펄스신호를 받는 제3의 D형 플립플롭(26)을 구비하며,
    상기 제3의 D형 플립플롭의 출력신호는 상기 제1 및 제2 수평위치 기준신호 중의 하나로 사용되는 것을 특징으로 하는 수평주사 펄스신호 제어회로.
  5. 제 1 항에 있어서, 상기 제1 및 제2 톱니파 발생회로 각각은,
    상기 제1 및 제2 수평위치 기준신호 중의 하나를 받기 위한 세트 단자를 갖는 RS형 플립플롭(41);
    상기 제1 및 제2 톱니파신호 중의 하나를 발생하는 출력단자;
    상기 출력단자와 접지단자 사이에 접속되어 상기 RS형 플립플롭의 출력신호에 의해 제어되는 트랜지스터(42);
    상기 출력단자와 상기 접지단자 사이에 접속된 캐패시터(43);
    상기 출력단자에 접속되어, 상기 출력단자에 전류를 공급하는 전류공급회로 (44, 45); 및
    상기 출력단자에 접속되어, 상기 출력단자에서의 전압과 기준전압(VR')을 비교하는 비교기(46)를 구비하며, 상기 비교기의 출력부는 상기 RS형 플립플롭의 리세트 단자에 접속되어 있는 것을 특징으로 하는 수평주사 펄스신호 제어회로.
  6. 수평동기신호(HSYNC)와 동기로 기준클럭신호(S0)를 발생하는 기준클럭 발생회로(1);
    상기 기준클럭 발생회로에 접속되어, 위상이 상기 수평동기신호에 대해 상이하고 상기 기준클럭신호의 제1 및 제2 펄스에 대응하는 제1 및 제2 수평위치 기준펄스신호(S3, S4)를 각각 발생하는 제1 및 제2 수평위치 기준펄스 발생회로(2, 3);
    상기 제1 및 제2 수평위치 기준펄스 발생회로에 각각 접속되어, 상기 제1 및 제2 수평위치 기준신호에 각각 응답하여 제1 및 제2 톱니파신호(S5, S6)를 발생하는 제1 및 제2 톱니파 발생회로(4, 5);
    상기 제1 및 제2 톱니파 발생회로에 각각 접속되어, 상기 제1 및 제2 톱니파신호를 수평위치 선택전압(VR)과 비교하여 제1 및 제2 비교신호(S7, S8)를 각각 발생하는 제1 및 제2 비교기(6, 7);
    상기 제1 및 제2 비교기에 각각 접속되어, 상기 제1 및 제2 비교신호의 상승에지를 검출하여 제1 및 제2 에지신호(S10, S11)를 각각 발생하는 제1 및 제2 에지검출회로(131, 132); 및
    상기 제1 및 제2 에지검출회로에 접속되어, 상기 제1 및 제2 에지검출신호에 의해 각각 세트되고 리세트되는 RS형 플립플롭(8)을 구비하며,
    상기 RS형 플립플롭의 출력신호(S9)는 수평주사 펄스신호로 사용되는 것을 특징으로 하는 수평주사 펄스신호 제어회로.
KR1019980040248A 1997-09-29 1998-09-28 디지털회로를 이용한 수평주사펄스신호제어회로 KR100274062B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9263422A JP2978856B2 (ja) 1997-09-29 1997-09-29 水平走査パルス信号制御回路
JP97-263422 1997-09-29

Publications (2)

Publication Number Publication Date
KR19990030204A KR19990030204A (ko) 1999-04-26
KR100274062B1 true KR100274062B1 (ko) 2000-12-15

Family

ID=17389280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040248A KR100274062B1 (ko) 1997-09-29 1998-09-28 디지털회로를 이용한 수평주사펄스신호제어회로

Country Status (4)

Country Link
US (1) US6087788A (ko)
JP (1) JP2978856B2 (ko)
KR (1) KR100274062B1 (ko)
CN (1) CN1123206C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244767A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 水平ドライブパルスの位相制御装置
JP3573661B2 (ja) * 1999-06-24 2004-10-06 Ｎｅｃエレクトロニクス株式会社 クロック信号制御方法及び回路とこれを用いたデータ伝送装置
US6356129B1 (en) * 1999-10-12 2002-03-12 Teradyne, Inc. Low jitter phase-locked loop with duty-cycle control
US6889319B1 (en) * 1999-12-09 2005-05-03 Intel Corporation Method and apparatus for entering and exiting multiple threads within a multithreaded processor
KR100338331B1 (ko) * 2000-09-01 2002-05-30 구자홍 영상 표시 기기의 수평 위치 조정 장치 및 방법
US20040155839A1 (en) * 2003-01-27 2004-08-12 Lg Electronics Inc. Scan driving apparatus and method of field emission display device
TWI463865B (zh) * 2007-11-23 2014-12-01 Mstar Semiconductor Inc 多切割之水平同步訊號之產生裝置及方法
EP2388915B1 (en) * 2010-05-21 2013-08-14 Nxp B.V. Sawtooth oscillator
JP6126539B2 (ja) * 2014-01-29 2017-05-10 日本電信電話株式会社 発振器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166391A (en) * 1979-06-14 1980-12-25 Sony Corp Television picture receiver
US6005634A (en) * 1996-07-24 1999-12-21 Motorola, Inc. Method and apparatus for controlling the display of a video image

Also Published As

Publication number Publication date
US6087788A (en) 2000-07-11
JPH11102168A (ja) 1999-04-13
JP2978856B2 (ja) 1999-11-15
CN1123206C (zh) 2003-10-01
KR19990030204A (ko) 1999-04-26
CN1213930A (zh) 1999-04-14

Similar Documents

Publication Publication Date Title
US4292654A (en) Deflection system and switched-mode power supply using a common ramp generator
KR100274062B1 (ko) 디지털회로를 이용한 수평주사펄스신호제어회로
US20060208812A1 (en) Oscillator circuit and oscillation control method
JP3729600B2 (ja) 遅延制御回路
US6795043B2 (en) Clock generation circuit having PLL circuit
FI71049B (fi) Horisontalsynkroniseringsarrangemang foer en televisionanvisningsapparat
US6172711B1 (en) Sychronize processing circuit for multiscan display devices
US6456679B1 (en) Phase-coupled clock signal generator and character generator comprising such a phase-coupled clock signal generator
JPH10136229A (ja) ビデオ画像の表示を制御するための方法および装置
US6424103B2 (en) Deflection-distortion correcting circuit
JPH06303122A (ja) 入力回路
US20240313783A1 (en) Switching frequency synchronization circuit, method therefor and switching power supply
JP3276718B2 (ja) マイクロコンピュータ
US4797771A (en) Television fault detection and protection apparatus
JP2880263B2 (ja) 位相同期信号発生器
JP2794693B2 (ja) 水平偏向回路
JP3047254B2 (ja) レーザーダイオード・コントローラ装置
JPH0779357A (ja) 水平偏向システム
JPH07160222A (ja) 液晶表示装置
KR100234406B1 (ko) 모니터 시스템의 수직 블랭크 신호 발생장치 및 방법
US6788351B2 (en) Circuit and method for adjusting width of fly-back pulse in video signal processing unit realized in one chip
JPH05161029A (ja) 水平位相調整回路
JPH11184422A (ja) 同期信号処理回路および方法、表示装置、記憶媒体
JPH06164965A (ja) 糸巻歪補正回路
KR100277041B1 (ko) 모드 검색장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060824

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee