JPS60247378A - 映像信号a/d変換回路 - Google Patents
映像信号a/d変換回路Info
- Publication number
- JPS60247378A JPS60247378A JP59103034A JP10303484A JPS60247378A JP S60247378 A JPS60247378 A JP S60247378A JP 59103034 A JP59103034 A JP 59103034A JP 10303484 A JP10303484 A JP 10303484A JP S60247378 A JPS60247378 A JP S60247378A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- counter
- reference voltage
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明はパネル型表示部を用いたテレビジョン受像機に
おける映像信号A / D変換回路に関する。
おける映像信号A / D変換回路に関する。
[従来技術とその問題点1
近年、表示部に液晶表示パネルを使用したポータプル型
の小型テレビジョン受像機が実用化されている。この種
、従来の液晶表示パネルを用いたテレビジョン受像機は
、映像増幅回路で増幅した映像信号をA/D変換回路に
よりデジタル信号に変換し、このデジタル信号により液
晶表示パネルを表示駆動するようにしている。しかして
、上記液晶表示パネルは、その特性上、白レベルから黒
レベルまでの階調範囲が狭く、コントラストの良い画像
が得難いという問題がある。このような問題を解決する
ため、従来ではテレビ映像信号の平均値を検出し、それ
に応じてA/D変挽回路の基準電圧を設定して良好なコ
ントラストが得られるようにしている。すなわち、映像
信号は、常に白レベルから黒レベルまで変化しているわ
けではなく、映像信号の全範囲をA、/D変換する必要
がないので、上記したように映像信号に応じてA/D変
換回路の変換レベルを可変してコントラストの向上を計
っている。
の小型テレビジョン受像機が実用化されている。この種
、従来の液晶表示パネルを用いたテレビジョン受像機は
、映像増幅回路で増幅した映像信号をA/D変換回路に
よりデジタル信号に変換し、このデジタル信号により液
晶表示パネルを表示駆動するようにしている。しかして
、上記液晶表示パネルは、その特性上、白レベルから黒
レベルまでの階調範囲が狭く、コントラストの良い画像
が得難いという問題がある。このような問題を解決する
ため、従来ではテレビ映像信号の平均値を検出し、それ
に応じてA/D変挽回路の基準電圧を設定して良好なコ
ントラストが得られるようにしている。すなわち、映像
信号は、常に白レベルから黒レベルまで変化しているわ
けではなく、映像信号の全範囲をA、/D変換する必要
がないので、上記したように映像信号に応じてA/D変
換回路の変換レベルを可変してコントラストの向上を計
っている。
しかしながら、従来では、上記のようにに映像信号の平
均値により、A/D変換回路の基準電圧を決定している
ので、白レベルと黒レベル付近の階、調がはっきりしな
いという欠点があった。
均値により、A/D変換回路の基準電圧を決定している
ので、白レベルと黒レベル付近の階、調がはっきりしな
いという欠点があった。
[発明の目的]
本発明は上記の点に鑑みてなされたもので、最適なコン
トラストが得られると共に、白レベルと黒レベル付近の
階調をより鮮明にすることができる映像信号A/D変換
回路を提供することを目n′シとする。
トラストが得られると共に、白レベルと黒レベル付近の
階調をより鮮明にすることができる映像信号A/D変換
回路を提供することを目n′シとする。
[発明の要点]
本発明はパネル型表示部を用いたテレビジョン受像機に
おいて、デジタル化された映像信号の白レベル及び黒レ
ベルそれぞれのサンプリングクロック数によって、A
、/ D変換回路の基準上限電位及び下限電位を設定す
るようにしたものである。
おいて、デジタル化された映像信号の白レベル及び黒レ
ベルそれぞれのサンプリングクロック数によって、A
、/ D変換回路の基準上限電位及び下限電位を設定す
るようにしたものである。
[発明の実施例]
以下図面を参照して本発明の一実施例を説明する。まず
、第1図により主要部の概略構成につ0て説明する。第
1図において、1は映像増幅回路で、映像検波回路(図
示せず)から送られてくる映像信号aを増幅して同期分
離回路2及びA/D変換回路3へ出力すると共に、音声
信号すを音声回路(図示せず)へ出力する。上記A/D
変挽回路3には、制御回路5からチップイネーブル信号
GEが入力されると共に、レベルシフタ4を介して上限
基準電圧VH1下限基準電圧VLが与えられる。そして
、上記A/D変換回路3は、映像増幅回路1から送られ
てくる映像信@aを上記上限基準電圧VH及び下限基準
電圧VLに従って4ビツトのデジタル信号Cに変換し、
制御回路5へ出力する。また、上記同期分離回路2は、
入力される映像信号aの中から水平同期信号及び垂直同
期信号を分離し、制御回路5へ出力する。この制御回路
5は、上記A/D変換回路3及び同期分離回路2からの
入力信号に従って表示制御動作を行なうもので、コモン
側データ及びシフトクロックをシフトレジスタ6を介し
て第1駆動回路7に与えると共に、セグメント側データ
及びシフトクロックをシフトレジスタ8及び第2駆動回
路9に与える。そして、上記第1駆動回路7及び第2駆
動回路9によって液晶表示パネル10を表示駆動する。
、第1図により主要部の概略構成につ0て説明する。第
1図において、1は映像増幅回路で、映像検波回路(図
示せず)から送られてくる映像信号aを増幅して同期分
離回路2及びA/D変換回路3へ出力すると共に、音声
信号すを音声回路(図示せず)へ出力する。上記A/D
変挽回路3には、制御回路5からチップイネーブル信号
GEが入力されると共に、レベルシフタ4を介して上限
基準電圧VH1下限基準電圧VLが与えられる。そして
、上記A/D変換回路3は、映像増幅回路1から送られ
てくる映像信@aを上記上限基準電圧VH及び下限基準
電圧VLに従って4ビツトのデジタル信号Cに変換し、
制御回路5へ出力する。また、上記同期分離回路2は、
入力される映像信号aの中から水平同期信号及び垂直同
期信号を分離し、制御回路5へ出力する。この制御回路
5は、上記A/D変換回路3及び同期分離回路2からの
入力信号に従って表示制御動作を行なうもので、コモン
側データ及びシフトクロックをシフトレジスタ6を介し
て第1駆動回路7に与えると共に、セグメント側データ
及びシフトクロックをシフトレジスタ8及び第2駆動回
路9に与える。そして、上記第1駆動回路7及び第2駆
動回路9によって液晶表示パネル10を表示駆動する。
この液晶表示パネル10は、例えば120X160ドツ
トのマトリクス構成となっている。また、上記制御回路
5は、詳細を後述するように映像信号の白レベル及び黒
レベルのサンプリングクロックを計数し、そのサンプリ
ングクロック数によって決まる制御電圧Va、Vbをレ
ベルシフタ4へ出力する。このレベルシフタ4は、制御
回路5からの制御電圧Va、Vbに従って上限基準電圧
V。
トのマトリクス構成となっている。また、上記制御回路
5は、詳細を後述するように映像信号の白レベル及び黒
レベルのサンプリングクロックを計数し、そのサンプリ
ングクロック数によって決まる制御電圧Va、Vbをレ
ベルシフタ4へ出力する。このレベルシフタ4は、制御
回路5からの制御電圧Va、Vbに従って上限基準電圧
V。
及び下限基準電圧VLを設定して上記A 、/ D変換
回路3へ出力する。
回路3へ出力する。
次に上記制御回路5における要部の詳細を第2図により
説明する。A/D変換回路3から送られてくる4ビツト
の映像信号h〜には、白レベル検出回路11及び黒レベ
ル検出回路12へ入力される。
説明する。A/D変換回路3から送られてくる4ビツト
の映像信号h〜には、白レベル検出回路11及び黒レベ
ル検出回路12へ入力される。
上記白レベル検出回路11及び黒レベル検出回路12に
は、例えば3.12MHzのサンプリングクロックφB
が入力される。このサンプリングクロックφBは、水平
同期信号及び垂直同期信号を除く有効映像信号出力タイ
ミングで発生する。そして、上記白レベル検出回路11
は、上限基準電圧VHより高い映像信号が入力された場
合に、サンプリングクロックφBを白レベルサンプリン
グクロックnとしフレーム切換回路13へ出力する。ま
た、上記黒レベル検出回路12は、下限基準電圧Vtよ
り低い映像信号が入力された場合に、サンプリングクロ
ックφBを黒レベルサンプリングクロックpとしフレー
ム切換回路13へ出力する。このフレーム切換回路13
は、フレーム切換信号mによって白レベル検出回路11
あるいは黒レベル検出回路12の出力を選択し、D/A
カウンタ制御回路14へ出力する。上記フレーム切換信
号mは、水平同期信号が与えられる毎に信号レベルが“
1′°あるいは“O°゛に反転するもので、上記フレー
ム切換回路13と共に、D/Aカウンタ制御回路14へ
に入力される。このD/Aカウンタ制御回路14は、レ
ベルカウンタを備え、上記D/Aカウンタ制御回路14
を介して入力される白レベルサンプリングクロツりnあ
るいは黒レベルサンプリングクロックpをフレームフレ
ーム切換信号mに応じて交互にカウントする。上記レベ
ルカウンタは、例えば「2000J以上のカウントが可
能なように設定されており、各フレーム毎にそのカウン
ト値に応じて白レベルD/Aカウンタ15及び黒レベル
D 、/ Aカウンタ16にカウンタクロックU、S及
びカウントアツプダウン切換信号■、tを出力する。す
なわち、白レベルをカウントする場合については、各フ
レームにおけるカウント値がr2000,1以上であれ
ばアップ指令、N 0OOJ未満であればタウン指令を
白レベルD/Aカウンタ15に出力する。
は、例えば3.12MHzのサンプリングクロックφB
が入力される。このサンプリングクロックφBは、水平
同期信号及び垂直同期信号を除く有効映像信号出力タイ
ミングで発生する。そして、上記白レベル検出回路11
は、上限基準電圧VHより高い映像信号が入力された場
合に、サンプリングクロックφBを白レベルサンプリン
グクロックnとしフレーム切換回路13へ出力する。ま
た、上記黒レベル検出回路12は、下限基準電圧Vtよ
り低い映像信号が入力された場合に、サンプリングクロ
ックφBを黒レベルサンプリングクロックpとしフレー
ム切換回路13へ出力する。このフレーム切換回路13
は、フレーム切換信号mによって白レベル検出回路11
あるいは黒レベル検出回路12の出力を選択し、D/A
カウンタ制御回路14へ出力する。上記フレーム切換信
号mは、水平同期信号が与えられる毎に信号レベルが“
1′°あるいは“O°゛に反転するもので、上記フレー
ム切換回路13と共に、D/Aカウンタ制御回路14へ
に入力される。このD/Aカウンタ制御回路14は、レ
ベルカウンタを備え、上記D/Aカウンタ制御回路14
を介して入力される白レベルサンプリングクロツりnあ
るいは黒レベルサンプリングクロックpをフレームフレ
ーム切換信号mに応じて交互にカウントする。上記レベ
ルカウンタは、例えば「2000J以上のカウントが可
能なように設定されており、各フレーム毎にそのカウン
ト値に応じて白レベルD/Aカウンタ15及び黒レベル
D 、/ Aカウンタ16にカウンタクロックU、S及
びカウントアツプダウン切換信号■、tを出力する。す
なわち、白レベルをカウントする場合については、各フ
レームにおけるカウント値がr2000,1以上であれ
ばアップ指令、N 0OOJ未満であればタウン指令を
白レベルD/Aカウンタ15に出力する。
また、黒レベルをカウントする場合については、各フレ
ームにおけるカウント値がr2000J以上であればダ
ウン指令、rl 000J未満であればアップ指令を黒
レベルDZAカウンタ16に出力する。そして、上記白
レベルD / Aカウンタ15゜黒レベルD/Aカウン
タ16のカウント値は、白レベルD/A変換回路11.
″黒レベルD y’ A変換回路18によりそれぞれD
/A変換され、レベルシフタ4へ送られる。このレベル
シフタ4は、上限基準電圧レベルシフタ4a及び下限基
準電圧レベルシフタ4bからなり、上記白レベルD/A
変換回路17、黒レベルD/A変換回路18の出力をレ
ベルシフトし、上限基準電圧Vo 、、下限基準電圧v
LとしてA/D変換回路3へ出力する。
ームにおけるカウント値がr2000J以上であればダ
ウン指令、rl 000J未満であればアップ指令を黒
レベルDZAカウンタ16に出力する。そして、上記白
レベルD / Aカウンタ15゜黒レベルD/Aカウン
タ16のカウント値は、白レベルD/A変換回路11.
″黒レベルD y’ A変換回路18によりそれぞれD
/A変換され、レベルシフタ4へ送られる。このレベル
シフタ4は、上限基準電圧レベルシフタ4a及び下限基
準電圧レベルシフタ4bからなり、上記白レベルD/A
変換回路17、黒レベルD/A変換回路18の出力をレ
ベルシフトし、上限基準電圧Vo 、、下限基準電圧v
LとしてA/D変換回路3へ出力する。
また、上記D/Aカウンタ制御回路14は、第3図に示
すように構成される。すなわち、第3図において21は
例えば12ビツトのレベルカウンタであり、フレーム切
換え回路13から供給されるクロックnまたはpをカウ
ントする。22はデコーダで、レベルカウンタ21のカ
ウント値をデコードしてr1000J以上のとき出力ラ
イン22aから、r2000J以上のとき出力ライン2
2bから信号を出力する。23は例えば7ビツトのシフ
トレジスタで、内部基本クロックφにより、回路内のタ
イミング制御を行なう。すなわち、上記シフトレジスタ
23は、フレーム切換信号mをシフトし、1段遅れ(×
1)と2段遅れ(×2)の出力とEXオア回路(イクス
クルーシブオア回路)24より1発回路を構成し、その
出力をアンド回路28.30に入力してフレーム切換時
のパルス(SまたはU)作成している。また、シフトレ
ジスタ23の4段遅れ(×4)及び5段遅れ(×5)の
出力とEXオア回路25によりフリップ70ツブ26.
27のセット及びレベルカウンタ21のリセットを行な
い初期設定を行なう。更に、上記シフトレジスタ23の
7段遅れ(×7)の出力をアンド回路28に入力すると
共にインバータ29を介してアンド回路30に入力し、
フレーム切換時のパルス信号SとUのどちらを出力する
かの信号としている。さらに、上記フリップ70ツブ2
6.27の出力をEXノア回路31を介してアンド回路
28.30に入力し、フレーム切換時のパルスS、uを
出力するかしないかの制御を行なっている。また、フリ
ップフロップ26.27の出力をノア回路32に入力し
、その出力を直接あるいはインバータ33を介して取出
し、デコーダ22の出力に応じてアップカウントするか
ダウンカラン1−するかの信号t、vを作成している。
すように構成される。すなわち、第3図において21は
例えば12ビツトのレベルカウンタであり、フレーム切
換え回路13から供給されるクロックnまたはpをカウ
ントする。22はデコーダで、レベルカウンタ21のカ
ウント値をデコードしてr1000J以上のとき出力ラ
イン22aから、r2000J以上のとき出力ライン2
2bから信号を出力する。23は例えば7ビツトのシフ
トレジスタで、内部基本クロックφにより、回路内のタ
イミング制御を行なう。すなわち、上記シフトレジスタ
23は、フレーム切換信号mをシフトし、1段遅れ(×
1)と2段遅れ(×2)の出力とEXオア回路(イクス
クルーシブオア回路)24より1発回路を構成し、その
出力をアンド回路28.30に入力してフレーム切換時
のパルス(SまたはU)作成している。また、シフトレ
ジスタ23の4段遅れ(×4)及び5段遅れ(×5)の
出力とEXオア回路25によりフリップ70ツブ26.
27のセット及びレベルカウンタ21のリセットを行な
い初期設定を行なう。更に、上記シフトレジスタ23の
7段遅れ(×7)の出力をアンド回路28に入力すると
共にインバータ29を介してアンド回路30に入力し、
フレーム切換時のパルス信号SとUのどちらを出力する
かの信号としている。さらに、上記フリップ70ツブ2
6.27の出力をEXノア回路31を介してアンド回路
28.30に入力し、フレーム切換時のパルスS、uを
出力するかしないかの制御を行なっている。また、フリ
ップフロップ26.27の出力をノア回路32に入力し
、その出力を直接あるいはインバータ33を介して取出
し、デコーダ22の出力に応じてアップカウントするか
ダウンカラン1−するかの信号t、vを作成している。
つまり、白のフレーム(m= ”Hi gh” )て′
はレベルカウンタ21のカウント値がrloooJを超
えなかった時はt=o、v=1となって白レベルD/A
カウンタ15に対しダウン指令が与えられ、一方、フリ
ップフロップ26.21ともセットのままであるからE
Xノア回路31の出力が1″となってアンド回路28か
ら信号Uが出力される。従って、白レベルD/Aダウン
カウンタ15はダウンカウントする。
はレベルカウンタ21のカウント値がrloooJを超
えなかった時はt=o、v=1となって白レベルD/A
カウンタ15に対しダウン指令が与えられ、一方、フリ
ップフロップ26.21ともセットのままであるからE
Xノア回路31の出力が1″となってアンド回路28か
ら信号Uが出力される。従って、白レベルD/Aダウン
カウンタ15はダウンカウントする。
また、白のフレームで、レベルカウンタ21のカウント
値がrlooOJ〜[2000Jの時はt=Q、v=1
.EXノア回路31の出力=0となるので、信号S、U
は何れも出力されず変化はない。
値がrlooOJ〜[2000Jの時はt=Q、v=1
.EXノア回路31の出力=0となるので、信号S、U
は何れも出力されず変化はない。
更に、白のフレームでレベルカウンタ210カウント値
がr2000J以上の峙は、t=1.v=0となり、白
レベルD/Aカウンタ15に対しアップ指令となる。そ
して、EXノア回路31の出力が“1″となり、アンド
回路28から信号Uが出力されて白レベルD/Δカウン
タ15がアップ動作する。
がr2000J以上の峙は、t=1.v=0となり、白
レベルD/Aカウンタ15に対しアップ指令となる。そ
して、EXノア回路31の出力が“1″となり、アンド
回路28から信号Uが出力されて白レベルD/Δカウン
タ15がアップ動作する。
一方、黒レベルにおいても信号t/V、8/Uが変わる
だけで白レベルの場合と同様に動作する。
だけで白レベルの場合と同様に動作する。
次に上記実施例の全体の動作を第4図のタイミングチャ
ートを参照して説明する。第1図において、映像増幅回
路1は、映像検波回路から送られてくる第4図に示す映
像信号aを増幅して同期分離回路2及びA/D変換回路
3へ出力すると共に、音声信号を音声回路へ出力する。
ートを参照して説明する。第1図において、映像増幅回
路1は、映像検波回路から送られてくる第4図に示す映
像信号aを増幅して同期分離回路2及びA/D変換回路
3へ出力すると共に、音声信号を音声回路へ出力する。
同期分離回路2は、映像信号の中から水平同期信号及び
垂直同期信号を分離し、制御回路5へ出力する。また、
A、/Q変挽回路3は、レベルシフタ4から供給されて
いる上限基準電圧VH及び下限基準電圧Vtに従って映
像信号を4ビツトのデジタルデータCに変換し、制御回
路5へ出力する。この制御回路5は、垂直同期信号に同
期して垂直走査のタイミング信号をシフトレジスタ6へ
出力すると共に、デジタル映像信号をシフトレジスタ8
へ出力する。
垂直同期信号を分離し、制御回路5へ出力する。また、
A、/Q変挽回路3は、レベルシフタ4から供給されて
いる上限基準電圧VH及び下限基準電圧Vtに従って映
像信号を4ビツトのデジタルデータCに変換し、制御回
路5へ出力する。この制御回路5は、垂直同期信号に同
期して垂直走査のタイミング信号をシフトレジスタ6へ
出力すると共に、デジタル映像信号をシフトレジスタ8
へ出力する。
上記シフトレジスタ6は、制御回路5により与えられた
データを所定のタイミング信号によって順次シフトし、
そのシフト動作に従って第1駆動回路7が液晶表示パネ
ル10の垂直方向を走査する。
データを所定のタイミング信号によって順次シフトし、
そのシフト動作に従って第1駆動回路7が液晶表示パネ
ル10の垂直方向を走査する。
また、上記シフトレジスタ8に保持されたデータは、制
御回路5からのタイミング信号に同期して第2駆動回路
9へ送られ、この第2駆動回路9により液晶表示パネル
10の水平方向が走査される。
御回路5からのタイミング信号に同期して第2駆動回路
9へ送られ、この第2駆動回路9により液晶表示パネル
10の水平方向が走査される。
また一方、制御回路5は、A /” D変換回路3がら
映像信号が送られてくると、白レベル検出回路11によ
り上限基準電圧V’o以上の映像信号を検出して第4図
に示すように白レベルサンプリングクロックnを出力す
ると共に、黒レベル検出回路12により下限基準電圧V
L以下の映像信号を検出して黒レベルサンプリングクロ
ックpを出力する。
映像信号が送られてくると、白レベル検出回路11によ
り上限基準電圧V’o以上の映像信号を検出して第4図
に示すように白レベルサンプリングクロックnを出力す
ると共に、黒レベル検出回路12により下限基準電圧V
L以下の映像信号を検出して黒レベルサンプリングクロ
ックpを出力する。
上記白レベルサンプリングクロックn及び黒レベルサン
プリングクロックpは、フレーム切換回路13によりフ
レーム毎に交互に選択されてD/Aカウンタ制御回路1
4へ送られる。このD/Aカウンタ制御回路14は、第
4図に示すようにフレーム切換信号mがハイレベルの時
は白レベルサンプリングクロックnをカラン[・し、ロ
ウレベルのときは黒レベルサンプリングクロックpをカ
ウントし、フレーム切換信号mが切替わる際にカウント
値に応じて制御信号を出力する。今、フレーム切換信号
mがロウレベルからハイレベルに切換わったとすると、
フレーム切換回路13が白レベル検出回路11側に切換
ねると共に、D/Aカウンタ制御回路14のレベルカウ
ンタがクリアされ、このレベルカウンタにおいて白レベ
ルサンプリングクロックnがカウントされる。そして、
そのフレーム終了時において、そのカウント値がN 0
OOJ未満であったとすれば、第4図に示すようにD
7 Aカウンタ制御回路14から出力される信号■が′
1′°のまま保持され、白レベルD 、/ Aカウンタ
15にタウン指令を与える。このときDZAカウンタ制
御回路14からカウンタクロックUが出力され、白レベ
ルD 、/ Aカウンタ15がカウントダウンされる。
プリングクロックpは、フレーム切換回路13によりフ
レーム毎に交互に選択されてD/Aカウンタ制御回路1
4へ送られる。このD/Aカウンタ制御回路14は、第
4図に示すようにフレーム切換信号mがハイレベルの時
は白レベルサンプリングクロックnをカラン[・し、ロ
ウレベルのときは黒レベルサンプリングクロックpをカ
ウントし、フレーム切換信号mが切替わる際にカウント
値に応じて制御信号を出力する。今、フレーム切換信号
mがロウレベルからハイレベルに切換わったとすると、
フレーム切換回路13が白レベル検出回路11側に切換
ねると共に、D/Aカウンタ制御回路14のレベルカウ
ンタがクリアされ、このレベルカウンタにおいて白レベ
ルサンプリングクロックnがカウントされる。そして、
そのフレーム終了時において、そのカウント値がN 0
OOJ未満であったとすれば、第4図に示すようにD
7 Aカウンタ制御回路14から出力される信号■が′
1′°のまま保持され、白レベルD 、/ Aカウンタ
15にタウン指令を与える。このときDZAカウンタ制
御回路14からカウンタクロックUが出力され、白レベ
ルD 、/ Aカウンタ15がカウントダウンされる。
また、映像信号中に含まれる白レベルの成分が多く、上
記カウント値がr2000J以上の場合は、アップダウ
ン切換信号■は“O′°となり、カウンタクロックUが
D/Aカウンタ制御回路14から白レベルD/Aカウン
タ15へ送られる。これにより白レベルD / Aカウ
ンタ15がカウントアツプされる。
記カウント値がr2000J以上の場合は、アップダウ
ン切換信号■は“O′°となり、カウンタクロックUが
D/Aカウンタ制御回路14から白レベルD/Aカウン
タ15へ送られる。これにより白レベルD / Aカウ
ンタ15がカウントアツプされる。
この白レベルD 、/ Aカウンタ15のカウント出力
は、白レベルD/A変換回路17においてアナログ信号
に変換され、その後、レベルシフタ4の基準電圧レベル
シフタ4aにより一レベルシフトされ、上限基準電圧V
oとしてA 、/ D変換回路3へ送られる。
は、白レベルD/A変換回路17においてアナログ信号
に変換され、その後、レベルシフタ4の基準電圧レベル
シフタ4aにより一レベルシフトされ、上限基準電圧V
oとしてA 、/ D変換回路3へ送られる。
そして、フレーム切換信号mがロウレベルに切換わると
、フレーム切換回路13が黒レベル検出回路12側に切
換わると共にD/Aカウンタ制御回路14内のレベルカ
ウンタがクリアされ、黒レベルサンプリングクロックp
のカウント動作が開始される。
、フレーム切換回路13が黒レベル検出回路12側に切
換わると共にD/Aカウンタ制御回路14内のレベルカ
ウンタがクリアされ、黒レベルサンプリングクロックp
のカウント動作が開始される。
この場合、映像信号中の黒レベル成分が多く、そのフレ
ームエンドにおいてカウント値がr2000」以上にな
った場合は、第4図に示すようにD/Aカウンタ制御回
路14から出力されるアップダウン切換信号tが“′1
″のまま保持され、ダウンン令を黒レベルD/Aカウン
タ16に与える。また、このときD/Aカウンタ制御回
路14からカウンタクロックSが出力され、黒レベルD
/Aカウンタ16がカウントダウンする。また、映像信
号中の黒レベル成分が少なく、そのフレームエンドにお
いてカウント値がr1000J未渦になった場合は、ア
ップダウン切換信号tがO″となり、カウンタフロック
SがD/Aカウンタ制御回路14から黒レベルD/Aカ
ウンタ1Gへ送られる。これにより黒レベルD/Aカウ
ンタ16がカウントアツプされる。この黒レベルD/A
カウンタ16のカウント出力は、黒レベルD/A変換回
路18においてアナログ信号に変換され、その後、レベ
ルシフタ4の下限基準電圧レベルシフタ4bによりレベ
ルシフトされ、下限基準電圧VLとしてA/D変挽回路
3へ送られる。そして、このA/D変換回路3において
、上記上限基準電圧V u 、下限基準電圧VLに従っ
てA 、/ D変換処理が行なわれる。この場合、上記
のように白レベルサンプリングクロックn、黒レベルサ
ンプリングクロックpの数が所定の設定値範囲に入って
いれば、上限基準電圧VH1下限基準電圧VLは変動せ
ず、クロックn、クロックpが設定値範囲外の数であれ
ば、上限基準電圧V o s下限基準電圧■Lが上下に
変動する。従って、上記設定値の下限値をA1、上限値
をA2とすると、A1、A2の値を大きくすればコント
ラストのきつい画面となり、At 、A2の値を小さく
すればコントラストのゆるい画面となる。
ームエンドにおいてカウント値がr2000」以上にな
った場合は、第4図に示すようにD/Aカウンタ制御回
路14から出力されるアップダウン切換信号tが“′1
″のまま保持され、ダウンン令を黒レベルD/Aカウン
タ16に与える。また、このときD/Aカウンタ制御回
路14からカウンタクロックSが出力され、黒レベルD
/Aカウンタ16がカウントダウンする。また、映像信
号中の黒レベル成分が少なく、そのフレームエンドにお
いてカウント値がr1000J未渦になった場合は、ア
ップダウン切換信号tがO″となり、カウンタフロック
SがD/Aカウンタ制御回路14から黒レベルD/Aカ
ウンタ1Gへ送られる。これにより黒レベルD/Aカウ
ンタ16がカウントアツプされる。この黒レベルD/A
カウンタ16のカウント出力は、黒レベルD/A変換回
路18においてアナログ信号に変換され、その後、レベ
ルシフタ4の下限基準電圧レベルシフタ4bによりレベ
ルシフトされ、下限基準電圧VLとしてA/D変挽回路
3へ送られる。そして、このA/D変換回路3において
、上記上限基準電圧V u 、下限基準電圧VLに従っ
てA 、/ D変換処理が行なわれる。この場合、上記
のように白レベルサンプリングクロックn、黒レベルサ
ンプリングクロックpの数が所定の設定値範囲に入って
いれば、上限基準電圧VH1下限基準電圧VLは変動せ
ず、クロックn、クロックpが設定値範囲外の数であれ
ば、上限基準電圧V o s下限基準電圧■Lが上下に
変動する。従って、上記設定値の下限値をA1、上限値
をA2とすると、A1、A2の値を大きくすればコント
ラストのきつい画面となり、At 、A2の値を小さく
すればコントラストのゆるい画面となる。
[発明の第2実施例]
次に第5図により本発明の第2実施例について説明する
。上記第1実施例は、第2図に示すようにフレーム切換
回路13を設けて白レベル検出回路11、黒レベル検出
回路12を切換えることにより、D/Aカウンタ制御回
路14内のレベルカウンタを白レベル及び黒レベルのサ
ンプリングクロックのカウントに共通に使用するように
したものであるが、この第2実施例は、第5図に示すよ
うにD/Aカウンタ制御回路14内に白レベルカウンタ
14a及び黒レベルカウンタ14bを独立して設けたも
のである。このような構成とすることにより、各フレー
ムにおいて白レベルサンプリングクロックn及び黒レベ
ルサンプリングクロックpをカウントして上限基準電圧
Vo、下限基準電圧VLの設定制御を同時に行なうこと
ができる。
。上記第1実施例は、第2図に示すようにフレーム切換
回路13を設けて白レベル検出回路11、黒レベル検出
回路12を切換えることにより、D/Aカウンタ制御回
路14内のレベルカウンタを白レベル及び黒レベルのサ
ンプリングクロックのカウントに共通に使用するように
したものであるが、この第2実施例は、第5図に示すよ
うにD/Aカウンタ制御回路14内に白レベルカウンタ
14a及び黒レベルカウンタ14bを独立して設けたも
のである。このような構成とすることにより、各フレー
ムにおいて白レベルサンプリングクロックn及び黒レベ
ルサンプリングクロックpをカウントして上限基準電圧
Vo、下限基準電圧VLの設定制御を同時に行なうこと
ができる。
なお、前記実施例では、D 、/ Aカウンタ制御回路
14における白レベルサンプリングクロック及び黒レベ
ルサンプリングクロックの計数値が「2000」以上あ
るいはrl 0OOJ未満の時に上限基準電圧V H1
下限基準電圧VLの値を変えるようにしたが、本発明は
上記実施例に限定されるものでなく、その他の値に設定
しても良いことは勿論である。
14における白レベルサンプリングクロック及び黒レベ
ルサンプリングクロックの計数値が「2000」以上あ
るいはrl 0OOJ未満の時に上限基準電圧V H1
下限基準電圧VLの値を変えるようにしたが、本発明は
上記実施例に限定されるものでなく、その他の値に設定
しても良いことは勿論である。
[発明の効果]
以上詳記したように本発明によれば、パネル型表示部を
用いたテレビジョン受像機において、デジタル化された
映像信号の白レベル及び黒レベルそれぞれのサンプリン
グクロック数によって、A/D変換回路の上限基準電圧
Vo及び下限基準電圧VL段設定るようにしているので
、上限基準電圧VH,下限基準電圧VLをそれぞれ独立
して設定できる。このため画面のコントラストを最適な
状態に保つことができ、白レベルと黒レベル付近のWA
llをより鮮明にすることかできる。
用いたテレビジョン受像機において、デジタル化された
映像信号の白レベル及び黒レベルそれぞれのサンプリン
グクロック数によって、A/D変換回路の上限基準電圧
Vo及び下限基準電圧VL段設定るようにしているので
、上限基準電圧VH,下限基準電圧VLをそれぞれ独立
して設定できる。このため画面のコントラストを最適な
状態に保つことができ、白レベルと黒レベル付近のWA
llをより鮮明にすることかできる。
第1図は本発明の第1実施例における全体の回路構成を
示すブロック図、第2図は第1図における制御回路の要
部を示すブロック図、第3図は第2図におけるD 、−
′Aカウンタ制御回路の詳細を示す回路構成図、第4図
は第1実施例の動作を説明するためのタイミングチt+
−1−、第5図は本発明の第2実旅例におけるり、/
′Aカウンタ制御回路の要部を示すブロック図である。 1・・・映像増幅回路、2・・・同期分離回路、3・・
・A/D変換回路、4・・・レベルシフタ、5・・・制
御回路、6.8・・・シフ1−レジスタ、7・・・第1
駆動回路、9・・・第2駆動回路、10・・・液晶表示
パネル、11・・・白レベル検出回路、12・・・黒レ
ベル検出回路、13・・・フレーム切換回路、14・・
・D/Aカウンタ制m回路、15・・・白レベルD/A
カウンタ、16・・・黒レベルD/Aカウンタ、17・
・・白レベルD/A変換回路、18・・・黒レベルD/
A変換回路、21・・・レベルカウンタ、22・・・デ
コーダ、23・・・シフトレジスタ、26.27・・・
フリツプフロツプ。 出願人代理人 弁理士 鈴江武彦
示すブロック図、第2図は第1図における制御回路の要
部を示すブロック図、第3図は第2図におけるD 、−
′Aカウンタ制御回路の詳細を示す回路構成図、第4図
は第1実施例の動作を説明するためのタイミングチt+
−1−、第5図は本発明の第2実旅例におけるり、/
′Aカウンタ制御回路の要部を示すブロック図である。 1・・・映像増幅回路、2・・・同期分離回路、3・・
・A/D変換回路、4・・・レベルシフタ、5・・・制
御回路、6.8・・・シフ1−レジスタ、7・・・第1
駆動回路、9・・・第2駆動回路、10・・・液晶表示
パネル、11・・・白レベル検出回路、12・・・黒レ
ベル検出回路、13・・・フレーム切換回路、14・・
・D/Aカウンタ制m回路、15・・・白レベルD/A
カウンタ、16・・・黒レベルD/Aカウンタ、17・
・・白レベルD/A変換回路、18・・・黒レベルD/
A変換回路、21・・・レベルカウンタ、22・・・デ
コーダ、23・・・シフトレジスタ、26.27・・・
フリツプフロツプ。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- テレビ映像信号を上限基準電圧及び下限基準電圧に従っ
てA/D変換するA/D変換回路において、A/D変換
された映像信号の白レベル及び黒レベルをサンプリング
して白レベル量及び黒レベル量に応じてサンプリングク
ロックを出力する手段と、この手段により出力される白
レベルサンプリングクロック及び黒レベルサンプリング
クロックを各フレーム毎に計数する手段と、この手段に
より計数された白レベルサンプリングクロック数及び黒
レベルサンプリングクロック数に応じて上記上限基準電
圧及び下限基準電圧を設定する手段とを具備したことを
特徴とする映像信号A/′D変挽回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59103034A JPS60247378A (ja) | 1984-05-22 | 1984-05-22 | 映像信号a/d変換回路 |
US06/733,583 US4642694A (en) | 1984-05-22 | 1985-05-13 | Television video signal A/D converter |
GB08512545A GB2161336B (en) | 1984-05-22 | 1985-05-17 | Television video signal a/d converter |
KR1019850003460A KR890004222B1 (ko) | 1984-05-22 | 1985-05-20 | 화상표시장치에 있어서의 a-d 변환장치 |
DE19853518432 DE3518432A1 (de) | 1984-05-22 | 1985-05-22 | Fernsehvideosignal-a/d-wandlereinrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59103034A JPS60247378A (ja) | 1984-05-22 | 1984-05-22 | 映像信号a/d変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60247378A true JPS60247378A (ja) | 1985-12-07 |
JPH051671B2 JPH051671B2 (ja) | 1993-01-08 |
Family
ID=14343373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59103034A Granted JPS60247378A (ja) | 1984-05-22 | 1984-05-22 | 映像信号a/d変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60247378A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62268280A (ja) * | 1986-05-15 | 1987-11-20 | Canon Inc | 映像信号処理装置 |
US6876347B2 (en) | 2000-09-27 | 2005-04-05 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal display device |
-
1984
- 1984-05-22 JP JP59103034A patent/JPS60247378A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62268280A (ja) * | 1986-05-15 | 1987-11-20 | Canon Inc | 映像信号処理装置 |
US6876347B2 (en) | 2000-09-27 | 2005-04-05 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JPH051671B2 (ja) | 1993-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4642694A (en) | Television video signal A/D converter | |
JPS59105791A (ja) | デイジタルテレビジヨン受像機 | |
JPS60247378A (ja) | 映像信号a/d変換回路 | |
JP3167369B2 (ja) | 液晶表示装置 | |
JPS6358512B2 (ja) | ||
JP2569301B2 (ja) | A/d変換装置 | |
JP2563413B2 (ja) | 倍速変換装置 | |
GB2140241A (en) | Television synchronization especially for on-screen alphanumeric display | |
JP2508941B2 (ja) | 映像信号a−d変換装置 | |
JP2596369B2 (ja) | A/d変換装置 | |
JPH08275025A (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
JPH07129125A (ja) | 画素配列表示装置 | |
KR0164846B1 (ko) | 디지탈 vcr에서의 자화면 영상신호 생성회로 | |
KR100598411B1 (ko) | 액정 디스플레이 장치의 수평동기신호 보상장치 | |
JPH01174077A (ja) | 映像信号処理装置 | |
JP3108834B2 (ja) | のこぎり波発生回路 | |
JP2563414B2 (ja) | 倍速変換装置 | |
KR970001889Y1 (ko) | 와이드 화면 처리장치 | |
KR900001644B1 (ko) | 다중영상디지탈 tv수상기용 다중영상 회로의 버퍼메모리용량 축소 방법 | |
JPH0379162A (ja) | 垂直発振回路 | |
JP2006295608A (ja) | 映像信号処理装置及びその映像信号処理装置を備えたディスプレイ装置 | |
JPH01160260A (ja) | 画像表示回路 | |
JPH0951496A (ja) | 液晶表示装置 | |
JPH077703A (ja) | 映像信号入力回路 | |
JPS63254876A (ja) | A/d変換装置 |