JPH01174077A

JPH01174077A - 映像信号処理装置

Info

Publication number: JPH01174077A
Application number: JP32981787A
Authority: JP
Inventors: Yoshikazu Kageyama; 影山　芳和
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-12-28
Filing date: 1987-12-28
Publication date: 1989-07-10
Anticipated expiration: 2011-03-27
Also published as: JPH0831980B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はビデオテープレコーダ、テレビジョン受像機等
に使用でき、ディジタル映像信号のビットを落すことに
より、アート効果が得られる映像信号処理装置に関する
ものである。

（従来の技術）近年、ディジタル技術、メモリ技術の進歩により、ビデ
オテープレコーダ、テレビジョン受像機内で処理される
映像信号をディジタル信号に変換しメモリすることによ
り、テレビジョン放送画像を静止画にしたり、１つの画
面に多くの絵を表示したりする機能をもったものが商品
化されている。

このようなディジ・タルを使用した機能の中で、ディジ
タル化された輝度信号の下位のビットを０または１に固
定し情報を落すことにより油絵のような画を作る機能（
以下アート機能と略す）がある。

次に第３図および第４図に基き、アート機能をもつ映像
信号処理装置について説明する。

第３図は従来のアート機能をもつ映像信号処理装置のブ
ロック図である。同図において、３１は複合映像信号の
入力端子、３２は入力された映像信号をディジタルビデ
オ信号にアナログ−ディジタル変換するＡ／Ｄ変換器、
３３はアート機能を達成するビット落し回路、３４はデ
ィジタルビデオ信号をアナログの映像信号にデ゛イジタ
ルーアナログ変換するＤ／Ａ変換器、３５は映像信号の
出力端子、３６は入力端子３１に入力される映像信号よ
り同期信号を検出する同期信号分離回路、３７はクロッ
クを作るクロック発生回路、３８は同期信号分離回路３
６より送られる同期信号とクロック発生回路３７より送
られるクロックとから複合映像信号の内ブランキング期
間を除く映像期間を検出する映像期間検出回路、３９は
アート機能の入／切およびアート機能の度合を設定する
スイッチ、４０はスイッチ３９の入力に従ってアート機
能の入／切および度合を設定し、映像期間検出回路３８
で検出される映像期間だけビット落し回路３３に指令を
送る制御回路、４１〜４４はＡＮＤゲート、４５〜５０
はＡ／Ｄ変換器３２で変換されたディジタルビデオ信号
の信号線であり、４５が最上位ビットの信号線で番号順
に下位ビットとなり５０が最下位ビットの信号線である
。なお、本実施例では６ビットのディジタル信号で説明
しているが、３ビット以上であれば、何ビットであって
もよい。５１〜５４は制御回路４０よりビット落し回路
３３を制御する制御線である。

以上のように構成された従来のアート機能をもつ映像信
号処理装置について、第３図および第４図によりその動
作を説明する。

第４図は、従来のアート機能による映像信号を示す図で
ある。同図において、（ｇ）は入力される複合映像信号
、（ｈ）は映像期間検出回路３８で検出される信号であ
り、ＬＯ％Ｉレベルが映像期間。

Ｈｉｇｈレベルがブランキング期間である。（ｉ）は下
位４ビットがビット落しされた出力映像信号である。第
３図の映像期間検出回路３８は、同期信号分離回路３６
で検出される同期信号を基準にして、クロック発生回路
３７からのクロックをカウントし。

第４図（ｈ）の波形を作っている。制御回路４０がスイ
ッチ３９によって下位４ビットをビット落しさせるモー
ドに設定された場合について説明する。このとき、制御
回路４０は信号線４５〜５０の内、下位４ビットの信号
線４７〜５０が映像期間内でＬｏ＋＋＋レベルに固定さ
れるよう指令を送る。これは制御線５１〜５４が全て第
４図の波形（ｈ）となるよう信号を出力することにより
、ビット落し回路３３内のＡＮＤゲート４１〜４４は映
像期間においてＬｏｗレベル出力となる。入力映像信号
はＡ／Ｄ変換器３２によって、第４図（ｇ）に示すよう
に同期信号の最も低いレベルはｏｏｏｏｏｏの値に、映
像信号の最も高いレベルは１１１１１１の値に、６ビツ
Ｉ−のディジタル信号に変換されている。このような変
換されたディジタルビデオ信号の下位４ビットをＯに落
したのち、Ｄ／Ａ変換器３４によってアナログ信号を戻
すと、その波形は第４図（ｉ）のようになる。以上のよ
うにアート機能は、ブランキング期間を除いた映像期間
において、信号の下位ビットをＬｏｗレベルに固定する
ことにより、べったりとした油絵のような画を作ってい
た。

（発明が解決しようとする問題点）しかしながら上記のような構成では、第４図のｊに示す
ように入力映像信号にアンダーシュートがあったり、黒
レベルが同期信号レベルまで下がってしまった場合は、
出力映像信号が第４図のｋに示すように同期信号の最も
低いレベルまで下がってしまい、テレビジョン受像機の
画面が曲がってしまう欠点があった。

本発明の目的は、従来の欠点を解消し、ビット落しをす
るタイミングをビット落し回路に入力されるディジタル
信号のレベルによって作ることにより、いかなる映像信
号が入力されてもビット落しすることによって画面が曲
がることがないアート機能を有する映像信号処理装置を
提供することである。

（問題点を解決するための手段）本発明の映像信号処理装置は、複合映像信号をｎビット
のディジタル信号に変換するＡ／Ｄｉ換器と、このディ
ジタル信号をアナログ信号に戻すＤ／Ａ変換器と、この
Ｄ／Ａ変換器に入力されるディジタル信号のうち、指定
されたビットのデータ値を０または１に固定するビット
落し回路と、ビット落し入／切およびどのビットを落す
かを。

ビット落し回路に指令する制御回路とを備えることによ
りビット落しによるアート効果を得る映像信号処理装置
であって、ビット落し回路は入力されるｎビットのディ
ジタル信号の上位２ビットのデータ値によってビット落
しするかしないかを判断するものである。またビット落
し回路は入力されるｎビットのディジタル信号の値のペ
デスタルレベル近傍の値との大小を判別し、その判別に
よってビット落しをするかしないかを判断するものであ
る。

（作　用）本発明の上記の構成により、ビット落しをするかしない
かを入力されるディジタルビデオ信号によって判断し、
ペデスタルレベル近傍より低い信号の場合はビット落し
をせず、そのまま出力することとなり、これにより映像
期間部で同期信号と同等のレベルの信号は出力されるこ
とがなくなり。

従来あった画面が曲がってしまうということが無くなる
。

（実施例）本発明の一実施例を第１図および第２図に基づいて説明
する。

第１図は本発明の映像信号処理装置のブロック図である
。同図において、１は複合映像信号の入力端子、２は入
力された映像（３号をディジタルビデオ信号にアナログ
−ディジタル変換するＡ／Ｄ変換器、３はアート機能を
達成するビット落し回路、４はディジタルビデオ信号を
アナログの映像信号にディジタル−アナログ変換するＤ
／Ａ変換器、５は映像信号の出力端子、６はアート機能
の入／切およびアート機能の度合を設定するスイッチ、
７はスイッチ６の入力にしたがってアート機能の入／切
および度合を設定し、ビット落し回路３にどのビットを
落すかの指令を送る制御回路。

８〜１１はＡＮＤゲート、１２はＮＯＲゲート、１３〜
１６はＯＲゲート、１７〜２２はＡ／Ｄ変換器２で変換
されたディジタルビデオ信号の信号線であり、１７が最
上位ビットの信号線で番号順に下位ビットとなり、２２
が最下位ビットの信号線である。２３〜２６は制御回路
７よりビット落し回路３を制御する制御線である。

以上のように構成された映像信号処理装置について、第
１図および第２図によりその動作を説明する。

第２図は本発明のアート機能による映像信号を示す図で
あって、（ａ）は入力される複合映像信号、（ｂ）は手
位４ビットがビット落しされた出力映像信号である。制
御回路７はスイッチ６の入力によって下位４ビットをビ
ット落しするモードになったとき、制御線２３〜２６を
全てＬｏｗレベルに出力する。しかし、制御線２３〜２
６の信号はそのままＡＮＤゲート８〜１１に到達せず、
ＮＯＲゲート１２およびＯＲゲート１３〜１６によって
制御されている。このＮＯＲゲート１２およびＯＲゲー
ト１３〜１６の働きは、Ａ／Ｄ変換器２より出力される
ディジタル信号線１７〜２２の内の上位２ビットの信号
線１７および１８のどちらか少なくとも１本がＨｉｇｈ
レベルの場合だけ制御線２３〜２６の出力値をＡＮＤゲ
ート８〜１１に送っている。言い換えれば、信号線１７
および１８がどちらもＬｏｗレベルのときにはＮＯＲゲ
ート１２ノ出力はＨｉｇｈ　Ｌ／　ヘ）Ｉ、ｔ、ＯＲゲ
ート１３〜１６ノ出力もＨｉｇｈレベルとなり、データ
はビット落しをせずにＤ／Ａ変換器４に入力される。す
なわち、データ値がｏｏｏｏｏｏ〜００１１１１の場合
はビット落しをされずそのまま出力されることになり、
複合映像信号の最も低いレベルを０％、最も高いレベル
を１００％とすると、信号レベルが０〜２５％のときは
ビット落しされず、２５〜１００％のレベルのときだけ
ビット落しされ、ビット落しした結果も２５％より低い
レベルになることはない１通常複合映像信号は、第２図
のＣに示す同期信号レベルとｄに示す映像信号レベル・
どの比はｃ　：　ｄ　＝０．４：　１となっており、同
期信号レベルと映像信号レベルとの境目であるペデスタ
ルレベル以上のように本実施例によれば、信号のレベルによって
ビット落しを制御することにより、映像期間検出回路お
よびそれに付随する同期分離回路クロック発生回路とい
った複雑な回路も不要となり、ブランキング期間はビッ
ト落しせず映像期間だけビット落しできる。また、映像
期間に第２図のｅに示すように低いレベルの信号があっ
ても、そこはビット落しせず、第２図のｆに示すように
ｅと同じレベルで出力でき、ビット落しを行うことによ
り画面が曲がるという問題点を解決することができる。

なお、本実施例において、６ビットのディジタル信号に
ついて説明したが、３ビット以上なら何ビットでもよい
。また下位４ビットを落す場合について説明したが、デ
ィジタル信号がｎビットなら（ｎ　−２）ビット以下な
ら何ビット落してもよい。

また、本実施例は、ディジタル信号の上位２ビットの値
によってビット落しするかしないかを判断する構成とし
たが、ペデスタルレベルの近傍の値と大小比較させ、そ
れによってビット落しするかしないかを判断させる構成
にしてもよい。

（発明の効果）本発明によれば、信号のレベルによってビット落しを制
御させることにより、簡単な構成で画面の安定したアー
ト効果をうろことができる。

【図面の簡単な説明】

第１図は本発明の一実施例による映像信号処理装置のブ
ロック図、第２図は同アート機能による映像信号を示す
図、第３図は従来の映像信号処理装置のブロック図、第
４図は従来のアート機能による映像信号を示す図である
。１　・・・入力端子、２・・・Ａ／Ｄ変換器、３　・・
・　ビット落し回路、４　・・・Ｄ／Ａ変換器、５　・
・・出力端子、６　・・・スイッチ、７　・・・制御回
路、８〜１１・・・Ａ　Ｎ　Ｄゲート、１２　・・・　
ＮＯＲゲート、１３〜１６　・・・　ＯＲゲート、１７
〜２２・・・ディジタル信号線。２３〜２６・・・制御線。第４図

Claims

【特許請求の範囲】

（１）複合映像信号をｎビット（ｎは３以上の整数）の
ディジタル信号に変換するＡ／Ｄ変換器と、前記ディジ
タル信号をアナログ信号に戻すＤ／Ａ変換器と、前記Ｄ
／Ａ変換器に入力されるディジタル信号のうち、指定さ
れたビットのデータ値を０または１に固定するビット落
し回路と、ビット落しの入／切およびどのビットを落す
かを、前記ビット落し回路に指令する制御回路を備える
ことにより、ビット落しによるアート効果を得る映像信
号処理装置であって、前記ビット落し回路は入力される
ｎビットのディジタル信号の上位２ビットのデータ値に
よってビット落しするかしないかを判断することを特徴
とする映像信号処理装置。
（２）ビット落し回路は入力されるｎビットのディジタ
ル信号の値とペデスタルレベル近傍の値との大小を判別
し、その判別によってビット落しをするかしないかを判
断することを特徴とする特許請求の範囲第（１）項記載
の映像信号処理装置。