JPH0831980B2

JPH0831980B2 - 映像信号処理装置

Info

Publication number: JPH0831980B2
Application number: JP32981787A
Authority: JP
Inventors: 芳和影山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-12-28
Filing date: 1987-12-28
Publication date: 1996-03-27
Anticipated expiration: 2011-03-27
Also published as: JPH01174077A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はビデオテープレコーダ，テレビジョン受像機
等に使用でき、ディジタル映像信号のビットを落すこと
により、アート効果が得られる映像信号処理装置に関す
るものである。

（従来の技術）近年、ディジタル技術、メモリ技術の進歩により、ビ
デオテープレコーダ，テレビジョン受像機内で処理され
る映像信号をディジタル信号に変換しメモリすることに
より、テレビジョン放送画像を静止画にしたり、１つの
画面に多くの絵を表示したりする機能をもったものが商
品化されている。このようなディジタルを使用した機能
の中で、ディジタル化された輝度信号の下位のビットを
０または１に固定し情報を落すことにより油絵のような
画を作る機能（以下アート機能と略す）がある。

次に第３図および第４図に基き、アート機能をもつ映
像信号処理装置について説明する。

第３図は従来のアート機能をもつ映像信号処理装置の
ブロック図である。同図において、31は複合映像信号の
入力端子、32は入力された映像信号をディジタルビデオ
信号にアナログ−ディジタル変換するA/D変換器、33は
アート機能を達成するビット落し回路、34はディジタル
ビデオ信号をアナログの映像信号にディジタル−アナロ
グ変換するD/A変換器、35は映像信号の出力端子、36は
入力端子31に入力される映像信号より同期信号を検出す
る同期信号分離回路、37はクロックを作るクロック発生
回路、38は同期信号分離回路36より送られる同期信号と
クロック発生回路37より送られるクロックとから複合映
像信号の内ブランキング期間を除く映像期間を検出する
映像期間検出回路、39はアート機能の入／切およびアー
ト機能の度合を設定するスイッチ、40はスイッチ39の入
力に従ってアート機能の入／切および度合を設定し、映
像期間検出回路38で検出される映像期間だけビット落し
回路33に指令を送る制御回路、41〜44はANDゲート、45
〜50はA/D変換器32で変換されたディジタルビデオ信号
の信号線であり、45が最上位ビットの信号線で番号順に
下位ビットとなり50が最下位ビットの信号線である。な
お、本実施例では６ビットのディジタル信号で説明して
いるが、３ビット以上であれば、何ビットであってもよ
い。51〜54は制御回路40よりビット落し回路33を制御す
る制御線である。

以上のように構成された従来のアート機能をもつ映像
信号処理装置について、第３図および第４図によりその
動作を説明する。

第４図は、従来のアート機能による映像信号を示す図
である。同図において、（ｇ）は入力される複合映像信
号、（ｈ）は映像期間検出回路38で検出される信号であ
り、Lowレベルが映像期間、Highレベルがブランキング
期間である。（ｉ）は下位４ビットがビット落しされた
出力映像信号である。第３図の映像期間検出回路38は、
同期信号分離回路36で検出される同期信号を基準にし
て、クロック発生回路37からのクロックをカウントし、
第４図（ｈ）の波形を作っている。制御回路40がスイッ
チ39によって下位４ビットをビット落しさせるモードに
設定された場合について説明する。このとき、制御回路
40は信号線45〜50の内、下位４ビットの信号線47〜50が
映像期間内でLowレベルに固定されるよう指令を送る。
これは制御線51〜54が全て第４図の波形（ｈ）となるよ
う信号を出力することにより、ビット落し回路33内のAN
Dゲート41〜44は映像期間においてLowレベル出力とな
る。入力映像信号はA/D変換器32によって、第４図
（ｇ）に示すように同期信号の最も低いレベルは000000
の値に、映像信号の最も高いレベルは111111の値に、６
ビットのディジタル信号に変換されている。このような
変換されたディジタルビデオ信号の下位４ビットを０に
落したのち、D/A変換器34によってアナログ信号を戻す
と、その波形は第４図（ｉ）のようになる。以上のよう
にアート機能は、ブランキング期間を除いた映像期間に
おいて、信号の下位ビットをLowレベルに固定すること
により、べったりとした油絵のような画を作っていた。

（発明が解決しようとする問題点）しかしながら上記のような構成では、第４図のｊに示
すように入力映像信号にアンダーシュートがあったり、
黒レベルが同期信号レベルまで下がってしまった場合
は、出力映像信号が第４図のｋに示すように同期信号の
最も低いレベルまで下がってしまい、テレビジョン受像
機の画面が曲がってしまう欠点があった。

本発明の目的は、従来の欠点を解消し、ビット落しを
するタイミングをビット落し回路に入力されるディジタ
ル信号のレベルによって作ることにより、いかなる映像
信号が入力されてもビット落しすることによって画面が
曲がることがないアート機能を有する映像信号処理装置
を提供することである。

（問題点を解決するための手段）本発明の映像信号処理装置は、複合映像信号をｎビッ
トのディジタル信号に変換するA/D変換器と、このディ
ジタル信号をアナログ信号に戻すD/A変換器と、このD/A
変換器に入力されるディジタル信号のうち、指定された
ビットのデータ値を０または１に固定するビット落し回
路と、ビット落し入／切およびどのビットを落すかを、
ビット落し回路に指令する制御回路とを備えることによ
りビット落しによるアート効果を得る映像信号処理装置
であって、ビット落し回路は入力されるｎビットのディ
ジタル信号の上位２ビットのデータ値によってビット落
しするかしないかを判断するものである。

（作用）本発明の上記の構成により、ビット落しをするかしな
いかを入力されるディジタルビデオ信号の上位２ビット
のデータ値によって判断し、ディジタルビデオ信号の上
位２ビットのデータ値によって規定する信号レベルより
低い信号の場合はビット落しをせず、そのまま出力する
こととなり、これにより映像期間部で同期信号と同等の
レベルの信号は出力されることがなくなり、従来あった
画面が曲がってしまうということが無くなる。

（実施例）本発明の一実施例を第１図および第２図に基づいて説
明する。

第１図は本発明の映像信号処理装置のブロック図であ
る。同図において、１は複合映像信号の入力端子、２は
入力された映像信号をディジタルビデオ信号にアナログ
−ディジタル変換するA/D変換器、３はアート機能を達
成するビット落し回路、４はディジタルビデオ信号をア
ナログの映像信号にディジタル−アナログ変換するD/A
変換器、５は映像信号の出力端子、６はアート機能の入
／切およびアート機能の度合を設定するスイッチ、７は
スイッチ６の入力にしたがってアート機能の入／切およ
び度合を設定し、ビット落し回路３にどのビットを落す
かの指令を送る制御回路、８〜11はANDゲート、12はNOR
ゲート、13〜16はORゲート、17〜22はA/D変換器２で変
換されたディジタルビデオ信号の信号線であり、17が最
上位ビットの信号線で番号順に下位ビットとなり、22が
最下位ビットの信号線である。23〜26は制御回路７より
ビット落し回路３を制御する制御線である。

以上のように構成された映像信号処理装置について、
第１図および第２図によりその動作を説明する。

第２図は本発明のアート機能による映像信号を示す図
であって、（ａ）は入力される複合映像信号、（ｂ）は
下位４ビットがビット落しされた出力映像信号である。
制御回路７はスイッチ６の入力によって下位４ビットを
ビット落しするモードになったとき、制御線23〜26を全
てLowレベルに出力する。しかし、制御線23〜26の信号
はそのままANDゲート８〜11に到達せず、NORゲート12お
よびORゲート13〜16によって制御されている。このNOR
ゲート12およびORゲート13〜16の働きは、A/D変換器２
より出力されるディジタル信号線17〜22の内の上位２ビ
ットの信号線17および18のどちらか少なくとも１本がHi
ghレベルの場合だけ制御線23〜26の出力値をANDゲート
８〜11に送っている。言い換えれば、信号線17および18
がどちらもLowレベルのときにはNORゲート12の出力はHi
ghレベル、ORゲート13〜16の出力もHighレベルとなり、
データはビット落しをせずにD/A変換器４に入力され
る。すなわち、データ値が000000〜001111の場合はビッ
ト落しをされずそのまま出力されることになり、複合映
像信号の最も低いレベルを０％、最も高いレベルを100
％とすると、信号レベルが０〜25％のときはビット落し
されず、25〜100％のレベルのときだけビット落しさ
れ、ビット落しした結果も25％より低いレベルになるこ
とはない。通常複合映像信号は、第２図のｃに示す同期
信号レベルとｄに示す映像信号レベルとの比はc:d＝0.
4:1となっており、同期信号レベルと映像信号レベルと
の境目であるペデスタルレベルは28.6％に位置する。

以上のように本実施例によれば、信号のレベルによっ
てビット落しを制御することにより、映像期間検出回路
およびそれに付随する同期分離回路クロック発生回路と
いった複雑な回路も不要となり、ブランキング期間はビ
ット落しせず映像期間だけビット落しできる。また、映
像期間に第２図のｅに示すように低いレベルの信号があ
っても、そこはビット落しせず、第２図のｆに示すよう
にｅと同じレベルで出力でき、ビット落しを行うことに
より画面が曲がるという問題点を解決することができ
る。

なお、本実施例において、６ビットのディジタル信号
について説明したが、３ビット以上なら何ビットでもよ
い。また下位４ビットを落す場合について説明したが、
ディジタル信号がｎビットなら（ｎ−２）ビット以下な
ら何ビット落してもよい。

（発明の効果）本発明によれば、ディジタルビデオ信号の上位２ビッ
トのデータ値によって規定する信号レベルによってビッ
ト落しを制御させることにより、簡単な構成で画面の安
定したアート効果をうることができる。

【図面の簡単な説明】

第１図は本発明の一実施例による映像信号処理装置のブ
ロック図、第２図は同アート機能による映像信号を示す
図、第３図は従来の映像信号処理装置のブロック図、第
４図は従来のアート機能による映像信号を示す図であ
る。１……入力端子、２……A/D変換器、３……ビット落し
回路、４……D/A変換器、５……出力端子、６……スイ
ッチ、７……制御回路、８〜11……ANDゲート、12……N
ORゲート、13〜16……ORゲート、17〜22……ディジタル
信号線、23〜26……制御線。

Claims

【特許請求の範囲】

【請求項１】複合映像信号をｎビット（ｎは３以上の整
数）のディジタル信号に変換するA/D変換器と、前記デ
ィジタル信号をアナログ信号に戻すD/A変換器と、前記D
/A変換器に入力されるディジタル信号のうち、指定され
たビットのデータ値を０または１に固定するビット落し
回路と、ビット落しの入／切およびどのビットを落すか
を、前記ビット落し回路に指令する制御回路を備えるこ
とにより、ビット落しによるアート効果を得る映像信号
処理装置であって、前記ビット落し回路は入力されるｎ
ビットのディジタル信号の上位２ビットのデータ値によ
ってビット落しするかしないかを判断することを特徴と
する映像信号処理装置。