JP2593918B2

JP2593918B2 - ディジタルコンバーゼンス補正装置

Info

Publication number: JP2593918B2
Application number: JP16668288A
Authority: JP
Inventors: 考介尾関; 誠塩見; 通孝大沢; 邦典松見; 忠宏河岸
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-07-06
Filing date: 1988-07-06
Publication date: 1997-03-26
Anticipated expiration: 2012-03-26
Also published as: JPH0217783A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、陰極線管を用いたテレビジョン受像機、ま
たはディスプレイにおけるコバーゼンス補正装置に係
り、特に、コンバーゼンス補正を高精度で、かつ低消費
電力で行うことが可能なディジタルコンバーゼンス補正
装置に関するものである。

〔従来の技術〕

ディジタルコンバーゼンス補正装置とは、周知の如
く、画面上の各点で必要とされるコンバーゼンス補正量
を予めコンバーゼンス調整により求めてコンバーゼンス
補正データ（以下、単に補正データと言う）としてメモ
リにディジタル形式で記憶しておき、この補正データを
陰極線管におけるラスタスキャンと同期させて読み出
し、そして、その補正データをディジタル−アナログ変
換器（以下、D/Aコンバータと言う）によりアナログ信
号に変換してコンバーゼンス補正信号（以下、単に補正
信号と言う）を得て、これを波形成形した後、電圧−電
流変換を行うコンバーゼンスヨークアンプ（以下、CYア
ンプと言う）を介して、コンバーゼンスヨーク（以下、
CYと言う）に入力することにより、陰極線管の画面上に
おけるコンバーゼンス補正を行うものである。

この様なディジタルコンバーゼンス補正装置におい
て、コンバーゼンス調整により画面上の各点で必要とさ
れるコンバーゼンス補正量（即ち、補正データ）を求め
る時（即ち、コンバーゼンス調整時）は、実際は、調整
者が陰極線管における画面上のコンバーゼンス調整状態
を見ながら指示を出し、それにより、メモリに記憶され
た補正データを書き換えていく訳であるが、その際、D/
Aコンバータの後段に配される補正信号の波形成形を行
う種々の回路が、コンデンサ等を介して交流結合されて
いると、補正データが書き換えられる毎に、CYアンプに
入力される補正信号の直流レベルが変動し、その結果、
陰極線管の画面上においてラスタずれを発生してしまう
と言う問題がある。

そこで、それを解決する方法として、従来のディジタ
ルコンバーゼンス補正装置においては、例えば、特開昭
55−163981号公報等に記載されているように、D/Aコン
バータの後段に配される補正信号の波形成形を行う種々
の回路を直流レベル直結形で結合して、直流レベルを保
持し、補正データが書き換えられても、CYアンプに入力
される補正信号の直流レベルが変動しないようにしてい
た。

また、その他、ディジタルコンバーゼンス補正装置で
はないが、ディジタルコンバーゼンス補正回路とアナロ
グコンバーゼンス補正回路とを併設した従来のコンバー
ゼンス補正装置として、例えば、特開昭61−256883号公
報に記載されているように、アナログコンバーゼンス補
正回路で発生した補正信号を基準レベルでクリップする
手段を有して、アナログコンバーゼンス補正回路で発生
した補正信号のレベル変動により発生するスタティック
コンバーゼンスのずれを防止するようにしたものなどが
あった。

なお、このコンバーゼンス補正装置におけるディジタ
ルコンバーゼンス補正回路については、上記文献には詳
しく記されていないが、このディジタルコンバーゼンス
補正回路においても、前述したと同様、D/Aコンバータ
の後段に配される補正信号の波形成形を行う種々の回路
については、直流レベル直結形で結合して、直流レベル
を保持するようにしているものと考えられる。

〔発明が解決しようとする課題〕

上記したように、従来のディジタルコンバーゼンス補
正装置（ディジタルコンバーゼンス補正回路も含む）に
おいては、D/Aコンバータの後段に配される補正信号の
波形成形を行う種々の回路（以下、総称して波形成形回
路と称することもある。）を直流レベル直結形で結合し
て、直流レベルを保持するようにしており、そのため、
波形成形回路においては、各々、ダイナミックレンジを
有効に活用することができず、回路設計の自由度が大き
く制限されてしまうと言う問題があった。

また、ディジタルコンバーゼンス装置におけるディジ
タル回路部をIC化した場合等において、D/Aコンバータ
から出力される補正信号のレベルにばらつきが有る場合
には、そのばらつきを抑えて補正信号のレベルがダイナ
ミックレンジ内に収めるようにしなければならないが、
そのためには、D/Aコンバータの出力ゲインを調整する
手段が必要になり、回路構成が複雑になると言う問題が
あった。

また、一般に、従来のディジタルコンバーゼンス補正
装置（ディジタルコンバーゼンス補正回路も含む）にお
いては、次の各点について配慮がなされていなかった。

即ち、電源投入時には、上記波形成形回路の電源立上
りに際して過大な直流電圧が発生し、その過大な直流電
圧がそのままその後段のCYアンプに入力されるため、最
悪の場合、CYアンプが破壊されてしまうことがあった。

また、ディジタルコンバーゼンス装置におけるディジ
タル回路部が異常動作を起こし、前述したメモリから本
来の正しい補正データが読み出されない場合には、陰極
線管の画面に異常ラスタを映し出したり、CYアンプに負
担がかかったりすることがあった。

また更に、コンバーゼンス調整時にはメモリに記憶さ
れいている補正データを一度クリアして、新たに補正デ
ータを書き込むことがあるが、その様なメモリ内の補正
データがクリアされた状態の時（即ち、メモリが空きメ
モリの時）に、誤って、その空きメモリからデータを読
み出してしまうと、前述した電源投入時と同様に、過大
な直流電圧がCYアンプに入力されるため、最悪の場合、
CYアンプが破壊されてしまうことがあった。

本発明の目的は、上記した従来技術の問題点を解決
し、電源投入時や、ディジタル回路部の異常動作発生時
や、或いは、空きメモリからのデータの読み出し時にお
いて、過大な直流電圧がCYアンプに入力されることがな
く、しかも、D/Aコンバータの後段に配される補正信号
の波形成形を行う種々の回路を交流結合しても補正信号
の直流レベルを再生することが可能であるディジタルコ
ンバーゼンス補正装置を提供することにある。

〔課題を解決するための手段〕

上記した目的を達成するために、本発明では、陰極線
管におけるラスタスキャンに同期した垂直帰線パルスと
アドレス発生器より得られる水平偏向周期のパルスとを
入力して、データ切換パルスとクランプパルスとを発生
するパルス発生回路を設けると共に、メモリD/Aコンバ
ータとの間に、発生した前記データ切換パルスにより、
前記ラスタスキャンにおける垂直帰線期間のみ、前記メ
モリより読み出される補正データに代えて、該補正デー
タとは別のデータを前記D/Aコンバータに入力させるデ
ータ切換回路を、波形成形回路の後段に、発生された前
記クランプパルスにより、前記ラスタスキャンにおける
垂直帰線期間のみ、前記波形成形手段からの出力信号
（補正信号）をパルスクランプするクランプ回路を、そ
れぞれ、設けるようにした。

また、前記データ切換回路内あるいは該データ切換回
路に代えて、前記メモリより読み出される前記補正デー
タをその最上位ビットのみ反転させて、前記D/Aコンバ
ータに入力させるインバータ回路を設けるようにした。

〔作用〕

通常動作時において、前記メモリより読み出された補
正データは、前記データ切換回路により、前記ラスタス
キャンにおける垂直帰線期間のみ、該補正データとは別
の一定データ（例えば、補正信号の中心値を与えるデー
タ）に置き換えられて、前記D/Aコンバータに入力され
る。

次に、該D/Aコンバータに入力された補正データは、
ディジタル信号からアナログ信号に変換されて補正信号
として出力され、ローパスフィルタ等の波形成形回路を
経た後、前記クランプ回路により、前記データ切換回路
において前記一定データに置き換わった垂直帰線期間の
み、パルスクランプされる。この結果、波形成形回路を
交流結合しても、波形成形回路の後段において、補正信
号の直流レベルを再生することが可能となるので、波形
成形回路各々において、ダイナミックレンジを有効に活
用することができ、回路設計の自由度を向上させること
ができる。また、本ディジタルコンバーゼンス装置にお
けるディジタル回路部をIC化した場合等において、D/A
コンバータから出力される補正信号のレベルにばらつき
が有ったとしても、従来の様に、そのばらつきを抑えて
補正信号のレベルがダイナミックレンジ内に収まるよう
にする必要はないので、D/Aコンバータの出力ゲインを
調整する手段が必要でなくなり、回路構成が簡単にな
る。

また、電源投入時には、MUTE信号等により、前記波形
成形回路の電源立上りよりも前に、前記クランプ回路が
前記波形成形回路からの補正信号を一定のレベルにする
ようにしておけば、電源投入時に、過大な直流電圧がCY
アンプに入力されるのを防止することができる。

また、ディジタル回路部が異常動作を起こし、前記メ
モリから本来の正しい補正データが読み出されなかった
り、あるいは、前記メモリ内の補正データがクリアされ
た状態の時（即ち、メモリが空きメモリの時）に、誤っ
て、その空きメモリからデータを読み出してしまったり
して、前記メモリからのデータが、例えば、全ビット０
か全ビット１になってしまった場合には、前記インバー
タ回路によって、前記メモリから補正データをその最上
位ビットのみ反転させて、前記D/Aコンバータに入力さ
せることにより、該D/Aコンバータの出力レベルを常に
中心値（例えば、零レベル）にすることができ、CYアン
プに過大な直流電圧が入力されて、CYアンプが破壊され
るのを防止することができる。

また、ディジタル回路部が異常動作を起こし、前記メ
モリから本来の正しい補正データが読み出されず、前記
メモリからのデータがランダムなデータとなってしまっ
た場合には、前記データ切換回路によって、前記メモリ
からのデータに代えて、別の一定データを前記D/Aコン
バータに入力させることにより、前記CYアンプに異常な
直流電圧が入力されるの防止することができる。

したがって、本発明によれば、信頼性の高いディジタ
ルコンバーゼンス補正装置を実現することができる。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の一実施例としてのディジタルコンバ
ーゼンス補正装置を示すブロック図である。

第１図において、1,2はそれぞれ入力端子、３はフェ
イズ・ロックド・ループ（PLL）回路から成る同期発生
回路、４はアドレス発生器、５はメモリ、６はデータ切
換回路、７はパルス発生回路、８はD/Aコンバータ（DA
C）、９はサンプルホールド回路（S/H）、10はローパス
フィルタ（LPF）、11はクランプ回路、12はCYアンプ（A
mp.）、13はMUTE信号発生回路、14はCY、15は投与管な
どの陰極線管（PRT）、である。

入力端子１及び２には、それぞれ、陰極線管15のラス
タスキャンに同期した水平帰線パルス（H.BLK）a,垂直
帰線パルス（V.BLK）ｂが入力される。同期発生回路３
では、水平帰線パルスａに同期したシステムクロックを
発生し、そのシステムクロックと垂直帰線パルスｂと
で、アドレス発生器４は、メモリ５の読み出しアドレス
を指定するアドレス信号を発生する。

また、パルス発生回路７は、垂直帰線パルスｂと、ア
ドレス発生器４にて発生される水平周期パルスｃとで、
データ切換パルスｄとクランプパルスｅとを発生し、デ
ータ切換パルスｄをデータ切換回路６に、クランプパル
スｅをクランプ回路11にそれぞれ入力する。

また、メモリ５には、予め、コンバーゼンス補正を行
うための補正データが記憶されており、アドレス発生器
４からアドレス信号が入力されると、その記憶している
補正データを順次読み出す。

次に、メモリ５より読み出された補正データは、入力
されたデータ切換パルスｄによって駆動されるデータ切
換回路６を経て、D/Aコンバータ８に入力され、そこ
で、ディジタル信号からアナログ信号に変換され、補正
信号として出力される。

そして、出力された補正信号は、ディグリッチや多重
データの抽出等を目的としたサンプルホールド回路９を
介して、ローパスフィルタ10に入力され、そこで補間さ
れる。

補間された補正信号は、入力されたクランプパルスｅ
によって主として駆動されるクランプ回路11により、垂
直帰線期間の電位をクランプされる。

クランプされた補正信号は、電圧−電流変換を行うCY
アンプ12を経て、陰極線管15に設置されたCY14を駆動
し、陰極線管15におけるラスタのコンバーゼンス補正を
行う。

次に、本発明の主要部分である、パルス発生回路７、
データ切換回路６、クランプ回路11について、さらに詳
しく説明する。

第２図に第１図におけるパルス発生回路７の一具体例
を、また、第３図に第２図における要部信号のタイミン
グを、それぞれ示す。

第２図において、201は垂直帰線パルスｂの入力端
子、202は第１図のアドレス発生器４で形成された、垂
直帰線パルスａに同期した水平周期パルスｃの入力端
子、203はインバータ回路、205,207はそれぞれＤフリッ
プフロップ回路、209はAND回路、210はOR回路、211はデ
ータ切換パルスｄの出力端子、212はクランプパルスｅ
の出力端子、である。

入力端子201には、第３図（Ａ）に示す様な、或る一
定の垂直帰線期間のパルス幅を持った垂直偏向周期の垂
直帰線パルスｂが入力され、インバータ回路203で反転
された後、第３図（Ｂ）に示す様な出力204としてＤフ
リップフロップ回路205へ入力される。

該Ｄフリップフロップ回路205は、入力端子202より入
力される第３図（Ｃ）に示す様な水平周期パルスｃ（第
３図（Ｃ）では簡単のため、立ち上りのタイミングのみ
を図示した。）によって駆動され、第３図（Ｄ）に示す
様な出力206を得る。次に、次段のＤフリップフロップ
回路207は、前段のＤフリップフロップ回路205の出力20
6を入力し、同様に、水平周期パルスｃによって駆動さ
れ、第３図（Ｅ）に示す様な出力208を得る。

得られた出力206,208は、共に、AND回路209,OR回路21
0に入力され、各々により論理積，論理和が導かれ、そ
の結果、出力端子211,212からは、それぞれ、第３図
（Ｆ）に示す様なデータ切換パルスｄと、第３図（Ｇ）
に示す様なクランプパルスｅが出力される。即ち、クラ
ンプパルスｅはデータ切換パルスｄに比べて2H（Ｈは水
平偏向周期である。）パルス幅が狭くなっている。

そして、出力されたデータ切換パルスｄは、前述した
如く、第１図のデータ切換回路６に入力され、データ切
換回路６を駆動し、また、クランプパルスｅは第１図の
クランプ回路11に入力され、クランプ回路11を駆動す
る。

なお、パルス発生回路７の内部の回路構成は、本具体
例に限らず、第３図（Ｆ），（Ｇ）に示す様なデータ切
換パルスd,クランプパルスｅが得られる構成であれば、
任意でよい。

次に、上記した様なパルス発生回路７で得られたデー
タ切換パルスｄを用いて、メモリ５から読み出された補
正データを別のデータに切り換えるデータ切換回路６に
ついて、第４図及び第５図を用いて説明する。

第４図は第１図におけるデータ切換回路６の一具体例
を示す回路図、第５図は第４図における要部信号のタイ
ミングを示すタイミング図である。

第４図において、401はメモリ５からの補正データの
入力端子、404は本データ切換回路６のデータの出力端
子、411は補正データをリセットするためのデータ切換
パルスｄの入力端子、402はAND回路、403はインバータ
回路、である。

入力端子401から入力された補正データは、各々、２
入力のAND回路402の片側の入力端子に入力され、AND回
路402のもう一方の入力端子にはすべて、入力端子411か
ら入力されるデータ切換パルスｄが入力される。

この結果、第５図（Ａ）に示すように、データ切換パ
ルスｄが、０の間、各々のAND回路402の出力は、メモリ
５からの補正データの値にかかわらず、全て０となる。
ここで、D/Aコンバータ８の入力端子の最上位ビット（M
SB）につながる信号線にはインバータ回路403が設けら
れているので、本データ切換回路６の出力404には、メ
モリ５からの補正データに代って、D/Aコンバータ８の
入力端子の最上位ビット（MSB）につながる信号線に１
のデータが、その他の信号線には０のデータがそれぞれ
出力される。

従って、例えば、次段のD/Aコンバータ８が、８ビッ
トであり、入力されるデータが11111111の時、出力レベ
ルとして正の最大値を出力し、00000000の時、負の最大
値を出力するという構成であれば、データ切換パルスｄ
が０の時、本データ切換回路６からD/Aコンバータ８へ
入力されるデータは、第５図（Ｂ）に示す様に10000000
となるので、D/Aコンバータ８からは、出力レベルの中
心値（すなわち、零）が出力されることになる。その結
果、D/Aコンバータ８の出力波形は、第５図（Ｃ）に示
すように、垂直帰線期間の間だけ、零レベルになるよう
な波形に成形される。

なお、ここで、メモリ５に蓄えられている補正データ
は、予め、D/Aコンバータ８の入力端子の最上位ビット
に与えられるデータがインバータ回路403にて反転され
ることを考慮して、メモリ５に蓄えられているものとす
る。

また、D/Aコンバータ８が、例えば、入力されるデー
タが11111111の時、出力レベルとして最大値を出力し、
00000000の時、零を出力するような構成であれば、第４
図に示すインバータ回路403は削除することができる。

次に、上記した様なデータ切換回路６によって垂直帰
線期間が一定直流レベルに設定された補正信号をクラン
プするクランプ回路11について、第６図，第７図を用い
て説明する。

第６図に第１図におけるクランプ回路11の一具体例を
示す。第６図のクランプ回路11は、パルスクランプ方式
のクランプ回路をコンデンサとアナログスイッチの簡単
な構成で実現した一例である。

第６図において、601は本クランプ回路11の入力端
子、602はクランプパルスｅの入力端子、603はクランプ
電位を保持するクランプコンデンサ、604はアナログス
イッチ、606は本クランプ回路11の出力端子、607はクラ
ンプパルスｅを反転する反転バッファ、である。また、
アナログスイッチ604は、入力端子605と、出力端子604
と、反転バッファ607からのクランプパルスを入力する
コントロール端子608と、を有しており、コントロール
端子608より入力されるクランプパルスをコントロール
パルスとして駆動され、入力されたそのクランプパルス
（即ち、クランプパルスｅを反転バッファ607にて反転
して得られたパルス）が１であれば、スイッチはONとな
り、０であれば、OFFとなる機能を持つ素子である。

入力端子601から入力される補正信号は、クランプコ
ンデンサ603を介して、出力端子609に信号の交流成分だ
けが伝わる。

入力端子602には、第５図（Ｄ）に示したクランプパ
ルスｅが入力されるので、アナログスイッチ604のコン
トロール端子608には反転されたクランプパルスが与え
られる。

すなわち、アナログスイッチ604は垂直帰線期間にO
N、その他の期間にOFFとなるように機能し、アナログス
イッチ604のONの期間に、出力端子609の電位が入力端子
605の設定基準電位となるように、クランプコンデンサ6
03に電荷を充放電する。

その結果、補正信号の垂直帰線期間の電位は設定基準
電位にクランプされる。その他の期間はアナログスイッ
チ604はOFFの状態になるので、コンデンサ603は、クラ
ンプ電位を保持することになる。

第７図は第６図における反転バッファ607の一具体例
を示す回路図である。

第７図において、701は、第６図の入力端子602に相当
するクランプパルスｅの入力端子、709はクランプパル
スｅの出力端子である。

入力端子701はコンデンサ702を介してダイオード703
のカソードと抵抗704に接続され、ダイオード703のアノ
ードはグランドレベル、あるいはマイナス電源である端
子708に接続され、抵抗704の他端はNPNトランジスタ705
のベースに接続されている。また、NPNトランジスタ705
のエミッタは端子708に接続されており、コレクタは抵
抗706を介して電源707に、また、出力端子709に接続さ
れている。

今、入力端子701にＡに示す垂直偏向周期のクランプ
パルスｅが入力されると、NPNトランジスタ705は入力さ
れたクランプパルスｅが5Vの期間はON、、0Vの時はOFF
（カットオフ）し、その結果、出力端子709にＢに示す
反転されたクランプパルスを得ることができる。

以上が本発明の主要部である、パルス発生回路7,デー
タ切換回路6,クランプ回路11についての説明である。

さて、これら各回路に関連して、本実施例の効果につ
いて説明する。

本実施例によれば、第２図に示したパルス発生回路７
を用いて、クランプパルスｅのパルス幅をデータ切換パ
ルスｄに比べ第３図（Ｆ），（Ｇ）に示す如く2H挟めて
いるので、データ切換パルスｄとクランプパルスｅとの
間に回路の遅延等による位相差が生じても、1H（約63.5
μsec）の範囲内であれば、メモリ５からの補正データ
がクランプ回路11によってパルスクランプされることは
ない。

また、本実施例によれば、本ディジタルコンバーゼン
ス装置におけるディジタル回路部が異常動作を起こし、
メモリ５から本来の正しい補正データが読み出されなか
ったり、あるいは、メモリ５内の補正データがクリアさ
れた状態の時（即ち、メモリ５が空きメモリの時）に、
誤って、その空きメモリからデータを読み出してしまっ
たりして、メモリ５からのデータが、全ビット０か全ビ
ット１になってしまったとしても、第４図に示したデー
タ切換回路６を用いることにより、D/Aコンバータ８の
入力端子の最上位ビットはインバータ回路403にて反転
されるので、前述したと同様に、D/Aコンバータ８の出
力レベルは中心値（すなわち、零）にすることができ、
CYアンプ12に過大な直流電圧が入力されるのを防止する
ことができる。

また、本実施例によれば、D/Aコンバータ８の後段に
配される補正信号の波形成形を行う種々の回路、すなわ
ち、サンプルホールド回路９やローパスフィルタ10を交
流結合したとしても、第６図に示したクランプ回路11を
用いることにより、補正信号の直流レベルを再生するこ
とができる。したがって、サンプルホールド回路９やロ
ーパスフィルタ10などにおいて、ダイナミックレンジを
有効に活用することができ、回路設計の自由度を向上さ
せることができる。また、本ディジタルコンバーゼンス
装置におけるディジタル回路部をIC化した場合等におい
て、D/Aコンバータ８から出力される補正信号のレベル
にばらつきが有ったとしても、従来の様に、そのばらつ
きを抑えて補正信号のレベルがダイナミックレンジ内に
収まるようにする必要はないので、D/Aコンバータ８の
出力ゲインを調整する手段が必要でなくなり、回路構成
が簡単になる。

また、本実施例によれば、電源投入時に、MUTE信号発
生回路13よりMUTE信号を発生させ、そのMUTE信号を第６
図に示したクランプ回路11の入力端子602に入力して、
アナログスイッチ604を、サンプルホールド回路９やロ
ーパスフィルタ10の電源立上りよりも前にON状態にする
ようにしておけば、電源投入時に、過大な直流電圧がCY
アンプ12に入力されるのを防止することができ、クラン
プ路11を電源投入時の保護回路として動作させることが
できる。

また、本実施例によれば、第４図に示したデータ変換
回路６を用いることにより、D/Aコンバータ８から出力
される補正信号は垂直帰線期間の間だけ零レベルとなる
ようになっているので、第６図に示したクランプ回路11
において、垂直帰線期間の設定基準電位を零に設定しさ
えすれば、垂直帰線期間、すなわち、画面に表示されな
い期間の、CY15,CYアンプ12における消費電力を零にす
ることができ、消費電力を低減する効果がある。

また、本実施例によれば、第６図に示したクランプ回
路11において、アナログスイッチ604の入力端子605の電
位、すなわち、設定基準電位を、電源電圧±Ｖを抵抗
R₁,R₂,R₃で分圧した任意の値に設定できるようにすれ
ば、補正信号の直流レベルを可変できることになり、そ
の結果、陰極線管15の画面上で、ラスタのスタテックコ
ンバーゼンスの調整を行うことができる。

また、本実施例によれば、パルス発生回路７が故障な
どを起こして、第６図に示したクランプ回路11の入力端
子602にクランプパルスｅが入力されない場合には、第
７図に示した反転バッファ607において、NPNトランジス
タ705がカットオフして、出力端子709は正電位（5V）と
なるので、第６図に示したアナログスイッチ604を常時O
N状態にすることができ、したがって、設定基準電位以
上の過大な直流電圧が、CYアンプ12に入力されるのを防
止することができる。

また、本ディジタルコンバーゼンス装置におけるディ
ジタル回路部をIC化する場合等において、そのICの外部
から、第４図に示したデータ切換回路６におけるデータ
切換パルスｄの入力端子411に、任意のリセットパルス
を入力できるように、そのICの外側にピンを設けるよう
にしておけば、そのICの外部から、任意のリセットパル
スにより、メモリ５からの補正データをリセットするこ
とができるようになる。

次に、第８図は第１図におけるデータ切換回路６の他
の具体例を示す回路図である。

第８図において、801はメモリ５からの補正データ、8
02は任意に設定した一定データ、803は、データ切換パ
ルスｄにより、端子Ａに入力される補正データ801と端
子Ｂに入力される一定データ802のうち、一方を選択し
て、出力804に出力させるデータセレクタ、である。

本データ切換回路６では、前述した、第４図に示した
データ切換回路６の場合と同様に、データ切換パルスｄ
により、垂直帰線期間の間だけ、メモリ５からの補正デ
ータ801に代えて、任意に設定した一定データ802を出力
させることができる。

従って、D/Aコンバータ８より出力される補正信号
は、垂直帰線期間だけ、一定データ802に応じた一定の
レベルとなる。そのため、例えば、D/Aコンバータ８よ
り出力される補正信号として、垂直帰線期間だけ最大あ
るいは最小電圧レベルが得られるように、言い換えれ
ば、補正信号のピーク電圧が常に垂直帰線期間に来るよ
うに、一定データ802を設定するようにすれば、クラン
プ回路11に代えて、ダイオード等を使用した簡単なピー
ククランプ回路を用いるだけで、補正信号のクランプを
行うこともできる。

次に、第９図は本発明の他の実施例としてのディジタ
ルコンバーゼンス補正装置における主要部を示すブロッ
ク図である。

本実施例では、第９図に示す様に、メモリ５とD/Aコ
ンバータ８との間にインバータ回路901から成るデータ
切換回路６を設けたものである。なお、本実施例におい
て、第１図の実施例にて設けたパルス発生回路7,クラン
プ回路11は、設けても設けなくても良い。

本実施例では、D/Aコンバータ８の入力端子の最上位
ビットに入力されるデータだけを、インバータ回路901
によって反転することにより、本ディジタルコンバーゼ
ンス装置におけるディジタル回路部が異常動作を起こ
し、メモリ５から本来の正しい補正データが読み出され
なかったり、あるいは、メモリ５内の補正データがクリ
アされた状態の時（即ち、メモリ５が空きメモリの時）
に、誤って、その空きメモリからデータを読み出してし
まったりして、メモリ５からのデータが、全ビット０か
全ビット１になってしまった場合でも、D/Aコンバータ
８の出力レベルを常に中心値（すなわち、零）にするこ
とができ、CYアンプ12に過大な直流電圧が入力されるの
を防止することができる。

〔発明の効果〕

以上説明したように、本発明によれば、電源投入時
や、ディジタル回路部の異常動作発生時や、或いは、空
きメモリからのデータの読み出し時において、過大な直
流電圧がCYアンプに入力されて、CYアンプが破壊された
りすることがなく、したがって、信頼性の高いディジタ
ルコンバーゼンス補正装置を実現することができる。

また、本発明によれば、D/Aコンバータの後段に配さ
れる補正信号の波形成形を行う種々の回路、即ち、波形
成形回路を交流結合したとしても、その後段において、
補正信号の直流レベルを再生することが可能である。し
たがって、波形成形回路各々において、ダイナミックレ
ンジを有効に活用することができ、回路設計の自由度を
向上させることができる。また、本ディジタルコンバー
ゼンス補正装置におけるディジタル回路部をIC化した場
合等において、D/Aコンバータから出力される補正信号
のレベルにばらつきが有ったとしても、従来の様に、そ
のばらつきを抑えて補正信号のレベルがダイナミックレ
ンジ内に収まるようにする必要はないので、D/Aコンバ
ータの出力ゲインを調整する手段が必要でなくなり、回
路構成が簡単になる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのディジタルコンバー
ゼンス補正装置を示すブロック図、第２図は第１図にお
けるパルス発生回路の一具体例を示す回路図、第３図は
第２図における要部信号のタイミングを示すタイミング
図、第４図は第１図におけるデータ切換回路の一具体例
を示す回路図、第５図は第４図における要部信号のタイ
ミングを示すタイミング図、第６図は第１図におけるク
ランプ回路の一具体例を示す回路図、第７図は第６図に
おける反転バッファの一具体例を示す回路図、第８図は
第１図におけるデータ切換回路の他の具体例を示す回路
図、第９図は本発明の他の実施例としてのディジタルコ
ンバーゼンス補正装置における主要部を示すブロック
図、である。符号の説明 1,2……入力端子、３……同期発生回路、４……アドレ
ス発生器、５……メモリ、６……データ切換回路、７…
…パルス発生回路、８……D/Aコンバータ、９……サン
プルホールド回路、10……ローパスフィルタ、11……ク
ランプ回路、12……CYアンプ、13……MUTE信号発生回
路、14……CY、15……陰極線管、203……インバータ回
路、205,207……Ｄフリップフロップ回路、209……AND
回路、210……OR回路、402……AND回路、403……インバ
ータ回路、603……クランプコンデンサ、604……アナロ
グスイッチ、607……反転バッファ、803……データセレ
クタ、901……インバータ回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者大沢通孝神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者松見邦典神奈川県横浜市戸塚区吉田町292番地日立ビデオエンジニアリング株式会社内 (72)発明者河岸忠宏神奈川県横浜市戸塚区吉田町292番地日立ビデオエンジニアリング株式会社内

Claims

(57)【特許請求の範囲】

【請求項１】ラスタスキャン方式による陰極線管を用い
たテレビジョン受像機またはディスプレイに搭載され、前記陰極線管の画面上において想定した水平線，垂直線
の組み合わせから成る格子模様のクロスポイントとして
得られる複数のコンバーゼンス調整点における各々のコ
ンバーゼンス補正量をコンバーゼンス補正データとして
予め記憶しているディジタルメモリ手段と、該ディジタ
ルメモリ手段におけるアドレスを指定するアドレス信号
を、前記陰極線管におけるラスタスキャンに同期して発
生するアドレス信号発生手段と、前記ディジタルメモリ
手段における前記アドレス信号にて指定されたアドレス
より読み出される前記コンバーゼンス補正データをアナ
ログ信号に変換してコンバーゼンス補正信号として出力
するディジタル−アナログ変換手段と、該ディジタル−
アナログ変換手段からの前記コンバーゼンス補正信号の
信号波形を成形して出力する波形成形手段と、を具備
し、該波形成形手段からの出力信号により前記陰極線管
に設けられたコンバーゼンス補正手段を駆動するディジ
タルコンバーゼンス補正装置において、前記波形成形手段の後段に、該波形成形手段からの出力
信号に所望の直流レベルを与える直流レベル再生手段を
設けたことを特徴とするディジタルコンバーゼンス補正
装置。
【請求項２】請求項１に記載のディジタルコンバーゼン
ス補正装置において、前記直流レベル再生手段により与
えられる前記直流レベルは変え得るようにしたことを特
徴とするディジタルコンバーゼンス補正装置。
【請求項３】ラスタスキャン方式による陰極線管を用い
たテレビジョン受像機またはディスプレイに搭載され、前記陰極線管の画面上において想定した水平線，垂直線
の組み合わせから成る格子模様のクロスポイントとして
得られる複数のコンバーゼンス調整点における各々のコ
ンバーゼンス補正量をコンバーゼンス補正データとして
予め記憶しているディジタルメモリ手段と、該ディジタ
ルメモリ手段におけるアドレスを指定するアドレス信号
を、前記陰極線管におけるラスタスキャンに同期して発
生するアドレス信号発生手段と、前記ディジタルメモリ
手段における前記アドレス信号にて指定されたアドレス
より読み出される前記コンバーゼンス補正データをアナ
ログ信号に変換してコンバーゼンス補正信号として出力
するディジタル−アナログ変換手段と、該ディジタル−
アナログ変換手段からの前記コンバーゼンス補正信号の
信号波形を成形して出力する波形成形手段と、を具備
し、該波形成形手段からの出力信号により前記陰極線管
に設けられたコンバーゼンス補正手段を駆動するディジ
タルコンバーゼンス補正装置において、前記ディジタルメモリ手段と前記ディジタル−アナログ
変換手段との間に、前記ディジタルメモリ手段より読み
出される前記コンバーゼンス補正データと該コンバーゼ
ンス補正データとは別のデータとを、入力される切換信
号により選択的に切り換えて前記ディジタル−アナログ
変換手段に入力させるデータ切換手段を設けたことを特
徴とするディジタルコンバーゼンス補正装置。
【請求項４】請求項３に記載のディジタルコンバーゼン
ス補正装置において、前記陰極線管におけるラスタスキ
ャンに同期した垂直帰線パルスと前記アドレス信号発生
手段より得られる水平偏向周期のパルスとを入力して、
切換パルスを発生するパルス発生手段を設け、発生した
該切換パルスを前記切換信号として前記データ切換手段
に入力し、前記ラスタスキャンにおける垂直帰線期間の
み、前記ディジタルメモリ手段より読み出される前記コ
ンバーゼンス補正データとは別のデータを前記ディジタ
ル−アナログ変換手段に入力させるようにしたことを特
徴とするディジタルコンバーゼンス補正装置。
【請求項５】請求項４に記載のディジタルコンバーゼン
ス補正手段において、前記パルス発生手段に、前記切換
パルスの発生と同時に該切換パルスよりもパルス幅の狭
いクランプパルスを発生させると共に、前記波形成形手
段の後段に、発生された前記クランプパルスにより、前
記ラスタスキャンにおける垂直帰線期間のみ前記波形成
形手段からの出力信号をパルスクランプするクランプ手
段を設けたことを特徴とするディジタルコンバーゼンス
補正装置。
【請求項６】請求項５に記載のディジタルコンバーゼン
ス補正装置において、前記パルス発生手段と前記クラン
プ手段との間に、前記パルス発生手段にて発生された前
記クランプパルスを前記クランプ手段に入力させるバッ
ファ手段を設けて、前記パルス発生手段にて前記クラン
プパルスが発生されなかった時には、前記バッファ手段
により前記クランプ手段に、該クランプ手段が前記波形
成形手段からの出力信号を一定のレベルにするような或
る制御信号を入力させるようにしたこと特徴とするディ
ジタルコンバーゼンス補正装置。
【請求項７】請求項３に記載のディジタルコンバーゼン
ス補正装置において、前記ディジタルメモリ手段と前記
ディジタル−アナログ変換手段との間に、前記データ切
換手段の代わりに、前記ディジタルメモリ手段より読み
出される前記コンバーゼンス補正データを、その最上位
ビットの値のみ反転させて前記ディジタル−アナログ変
換手段に入力する反転手段を設けたことを特徴とするデ
ィジタルコンバーゼンス補正装置。