JPH0217783A - ディジタルコンバーゼンス補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、陰極線管を用いたテレビジョン受像機、また
はディスプレイにおけるコンバーゼンス補正装置に係り
、特に、コンバーゼンス補正を高精度で、かつ低消費電
力で行うことが可能なディジタルコンバーゼンス補正装
置に関するものである。

〔従来の技術〕 ディジタルコンバーゼンス補正装置とは、周知の如く、
画面上の各点で必要とされるコンバーゼンス補正量を予
めコンバーゼンス調整により求めてコンバーゼンス補正
データ（以下、単に補正データと言う）としてメモリに
ディジタル形式で記憶しておき、この補正データを陰極
線管におけるラスタスキャンと同期させて読み出し、そ
して、その補正データをディジタル−アナログ変換器（
以下、Ｄ／Ａコンバータと言う）によりアナログ信号に
変換してコンバーゼンス補正信号（以下、単に補正信号
と言う）を得て、これを波形成形した後、電圧−電流変
換を行うコンバーゼンスヨークアンプ（以下、ＣＹアン
プと言う）を介して、コンバーゼンスヨーク（以下、Ｃ
Ｙと言う）に入力することにより、陰極線管の画面上に
おけるコンバーゼンス補正を行うものである。

この様なディジタルコンバーゼンス補正装置において、
コンバーゼンス調整により画面上の各点で必要とされる
コンバーゼンス補正ｉｔ（即ち、補正データ）を求める
時（即ち、コンバーゼンス調整時）は、実際は、調整者
が陰極線管における画面上のコンバーゼンス調整状態を
見ながら指示を出し、それにより、メモリに記憶された
補正データを書き換えていく訳であるが、その際、Ｄ／
Ａコンバータの後段に配される補正信号の波形成形を行
う種々の回路が、コンデンサ等を介して交流結合されて
いると、補正データが書き換えられる毎に、ＣＹアンプ
に入力される補正信号の直流レベルが変動し、その結果
、陰極線管の画面上においてラスタずれを発生してしま
うと言う問題がある。

そこで、それを解決する方法として、従来のディジタル
コンバーゼンス補正装置においては、例えば、特開昭５
５−１６３９８１号公報等に記載されているように、Ｄ
／Ａコンバータの後段に配される補正信号の波形成形を
行う種々の回路を直流レベル直結形で結合して、直流レ
ベルを保持し、補正データが書き換えられても、ＣＹア
ンプに入力される補正信号の直流レベルが変動しないよ
うにしていた。

また、その他、ディジタルコンバーゼンス補正装置では
ないが、ディジタルコンバーゼンス補正回路とアナログ
コンバーゼンス補正回路とを併設した従来のコンバーゼ
ンス補正装置として、例えば、特開昭６１−２５６８８
３号公報に記載されているように、アナログコンバーゼ
ンス補正回路で発生した補正信号を基準レベルでクリッ
プする手段を有して、アナログコンバーゼンス補正回路
で発生した補正信号のレベル変動により発生するスタテ
ィックコンバーゼンスのずれを防止するようにしたもの
などがあった。

なお、このコンバーゼンス補正装置におけるディジタル
コンバーゼンス補正回路については、上記文献には詳し
く記されていないが、このディジタルコンバーゼンス補
正回路においても、前述したと同様、Ｄ／Ａコンバータ
の後段に配される補正信号の波形成形を行う種々の回路
については、直流レベル直結形で結合して、直流レベル
を保持するようにしているものと考えられる。

〔発明が解決しようとする課題〕

上記したように、従来のディジタルコンバーゼンス補正
装置（ディジタルコンバーゼンス補正回路も含む）にお
いては、Ｄ／Ａコンバータの後段に配される補正信号の
波形成形を行う種々の回路（以下、総称して波形成形回
路と称することもある。）を直流レベル直結形で結合し
て、直流レベルを保持するようにしており、そのため、
波形成形回路においては、各々、ダイナミックレンジを
有効に活用することができず、回路設計の自由度が大き
く制限されてしまうと言う問題があった。

また、ディジタルコンバーゼンス装置におけるディジタ
ル回路部をＩＣ化した場合等において、Ｄ／Ａコンバー
タから出力される補正信号のレベルにばらつきが有る場
合には、そのばらつきを抑えて補正信号のレベルがダイ
ナミックレンジ内に収めるようにしなけれならないが、
そのためには、Ｄ／Ａコンバータの出力ゲインを調整す
る手段が必要になり、回路構成が複雑になると言う問題
があった。

また、一般に、従来のディジタルコンバーゼンス補正装
置（ディジタルコンバーゼンス補正回路も含む）におい
ては、次の各点について配慮がなされていなかった。

即ち、電源投入時には、上記波形成形回路の電源立上り
に際して過大な直流電圧が発生し、その過大な直流電圧
がそのままその後段のＣＹアンプに入力されるため、最
悪の場合、ＣＹアンプが破壊されてしまうことがあった
。

また、ディジタルコンバーゼンス装置におけるディジタ
ル回路部が異常動作を起こし、前述したメモリから本来
の正しい補正データが読み出されない場合には、陰極線
管の画面に異常ラスタを映し出したり、ＣＹアンプに負
担がかかったりすることがあった。

また更に、コンバーゼンス調整時にはメモリに記憶され
いている補正データを一度クリアして、新たに補正デー
タを書き込むことがあるが、その様なメモリ内の補正デ
ータがクリアされた状態の時（即ち、メモリが空きメモ
リの時）に、誤って、その空きメモリからデータを読み
出してしまうと、前述した電源投入時と同様に、過大な
直流電圧がＣＹアンプに入力されるため、最悪の場合、
ＣＹアンプが破壊されてしまうことがあった。

本発明の目的は、上記した従来技術の問題点を解決し、
電源投入時や、ディジタル回路部の異常動作発生時や、
或いは、空きメモリからのデータの読み出し時において
、過大な直流電圧がＣＹアンプに入力されることがなく
、しかも、Ｄ／Ａコンバータの後段に配される補正信号
の波形成形を行う種々の回路を交流結合しても補正信号
の直流レベルを再生することが可能であるディジタルコ
ンバーゼンス補正装置を提供することにある。

〔課題を解決するための手段〕 上記した目的を達成するために、本発明では、陰極線管
におけるラスタスキャンに同期した垂直帰線パルスとア
ドレス発生器より得られる水平偏向周期のパルスとを入
力して、データ切換パルスとクランプパルスとを発生す
るパルス発生回路を設けると共に、メモリとＤ／Ａコン
バータとの間に、発生した前記データ切換パルスにより
、前記ラスタスキャンにおける垂直帰線期間のみ、前記
メモリより読み出される補正データに代えて、該補正デ
ータとは別のデータを前記Ｄ／Ａコンバータに人力させ
るデータ切換回路を、波形成形回路の後段に、発生され
た前記クランプパルスにより、前記ラスタスキャンにお
ける垂直帰線期間のみ、前記波形成形手段からの出力信
号（補正信号）をパルスクランプするクランプ回路を、
それぞれ、設けるようにした。

また、前記データ切換回路内あるいは該データ切換回路
に代えて、前記メモリより読み出される前記補正データ
をその最上位ビットのみ反転させて、前記Ｄ／Ａコンバ
ータに入力させるインバータ回路を設けるようにした。

〔作用〕

通常動作時において、前記メモリより読み出された補正
データは、前記データ切換回路により、前記ラスタスキ
ャンにおける垂直帰線期間のみ、該補正データとは別の
一定データ（例えば、補正信号の中心値を与えるデータ
）に置き換えられて、前記Ｄ／Ａコンバータに入力され
る。

次に、該Ｄ　／　Ａコンバータに入力された補正データ
は、ディジクル信号からアナログ信号に変換されて補正
信号として出力され、ローパスフィルタ等の波形成形回
路を経た後、前記クランプ回路により、前記データ切換
回路において前記一定データに置き換わった垂直帰線期
間のみ、パルスクランプされる。この結果、波形成形回
路を交流結合しても、波形成形回路の後段において、補
正信号の直流レベルを再生することが可能となるので、
波形成形手段各々において、ダイナミックレンジを有効
に活用することができ、回路設計の自由度を向上させる
ことができる。また、本ディジクルコンバーゼンス装置
におけるディジタル回路部をＩＣ化した場合等において
、Ｄ／Ａコンバータから出力される補正信号のレベルに
ばらつきが有ったとしても、従来の様に、そのばらつき
を抑えて補正信号のレベルがダイナミックレンジ内に収
まるようにする必要はないので、Ｄ／Ａコンパータの出
力ゲインを調整する手段が必要でなくなり、回路構成が
簡単になる。

また、電源投入時には、ＭＵＴＥ信号等により、前記波
形成形回路の電源立上りよりも前に、前記クランプ回路
が前記波形成形回路からの補正信号を一定のレベルにす
るようにしておけば、電源投入時に、過大な直流電圧が
ＣＹアンプに入力されるのを防止することができる。

また、ディジタル回路部が異常動作を起こし、前記メモ
リから本来の正しい補正データが読み出されなかったり
、あるいは、前記メモリ内の補正データがクリアされた
状態の時（即ち、メモリが空きメモリの時）に、誤って
、その空きメモリからデータを読み出してしまったりし
て、前記メモリからのデータが、例えば、全ビットＯか
全ビットｌになってしまった場合には、前記インバータ
回路によって、前記メモリから補正データをその最上位
ビットのみ反転させて、前記Ｄ／Ａコンバータに人力さ
せることにより、該Ｄ／Ａコンバータの出力レベルを常
に中心値（例えば、零レベル）にすることができ、ＣＹ
アンプに過大な直流電圧が入力されて、ＣＹアンプが破
壊されるのを防止することができる。

また、ディジタル回路部が異常動作を起こし、前記メモ
リから本来の正しい補正データが読み出されず、前記メ
モリからのデータがランダムなデータとなってしまった
場合には、前記データ切換回路によって、前記メモリか
らのデータに代えて、別の一定データを前記Ｄ／Ａコン
バータに入力させることにより、前記ＣＹアンプに異常
な直流電圧が入力゛されるの防止することができる。

したがって、本発明によれば、信転性の高いディジタル
コンバーゼンス補正装置を実現することができる。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の一実施例としてのディジタルコンバー
ゼンス補正装置を示すブロック図である。

第１図において、ｌ、　　２はそれぞれ入力端子、３は
フェイズ・ロックド・ループ（ＰＬＬ）回路から成る同
期発生回路、４はアドレス発生器、５はメモリ、６はデ
ータ切換回路、７はパルス発生回路、８はＤ／Ａコンバ
ータ（ＤＡＣ）　、９はサンプルホールド回路（Ｓ／Ｈ
）、１０はローパスフィルタ（ＬＰＦ）、１１はクラン
プ回路、１２はｃｙアンプ（Ａｍｐ、）、１３はＭＵＴ
Ｅ信号発生回路、１４はＣＹ、１５は投写管などの陰極
線管（ＰＲＴ）、である。

入力端子ｌ及び２には、それぞれ、陰極線管１５のラス
タスキャンに同期した水平帰線パルス（ＨｏＢＬＫ）ａ
、垂直帰線パルス（Ｖ、　　ＢＬＫ）ｂが人力される。

同期発生回路３では、水平帰線パルスａに同期したシス
テムクロックを発生し、そのシステムクロックと垂直帰
線パルスｂとで、アドレス発生器４は、メモリ５の読み
出しアドレスを指定するアドレス信号を発生する。

また、パルス発生回路７は、垂直帰線パルスｂと、アド
レス発生器４にて発生される水平周期パルスＣとで、デ
ータ切換パルスｄとクランプパルスｅとを発生し、デー
タ切換パルスｄをデータ切換回路６に、クランプパルス
ｅをクランプ回路ｌｌにそれぞれ入力する。

また、メモリ５には、予め、コンバーゼンス補正を行う
ための補正データが記憶されており、アドレス発生器４
からアドレス信号が入力されると、その記憶している補
正データを順次読み出す。

次に、メモリ５より読み出された補正データは、入力さ
れたデータ切換パルスｄによって駆動されるデータ切換
回路６を経て、Ｄ／Ａコンバータ８に人力され、そこで
、ディジタル信号からアナログ信号に変換され、補正信
号として出力される。

そして、出力された補正信号は、デイグリッチや多重デ
ータの抽出等を目的としたサンプルホールド回路９を介
して、ローパスフィルタ１ｏに２人力され、そこで補間
される。

補間された補正信号は、入力されたクランプパルスｅに
よって主として駆動されるクランプ回路１１により、垂
直帰線期間の電位をクランプされる。

クランプされた補正信号は、電圧−電流変換を行うｃｙ
アンプ１２を経て、陰極線管１５に設置されたＣＹ１４
を駆動し、陰極線管１５におけるラスタのコンバーゼン
ス補正を行う。

次に、本発明の主要部分である、パルス発生回路７、デ
ータ切換回路６、クランプ回路１１について、さらに詳
しく説明する。

第２図に第１図におけるパルス発生回路７の一具体例を
、また、第３図に第２図における要部信号のタイミング
を、それぞれ示す。

第２図において、２０１は垂直帰線パルスｂの入力端子
、２０２は第１図のアドレス発生器４で形成された、垂
直帰線パルスａに同期した水平周期パルスＣの入力端子
、２０３はインバータ回路、２０５．２０７はそれぞれ
０７９２１７０７１回路、２０９はＡＮＤ回路、２１０
はＯＲ回路、２１１はデータ切換パルスｄの出力端子、
２１２はクランプパルスｅの出力端子、である。

入力端子２０１には、第３図（Ａ）に示す様な、成る一
定の垂直帰線期間のパルス幅を持った垂直偏向周期の垂
直帰線パルスｂが入力され、インバータ回路２０３で反
転された後、第３図（Ｂ）に示す様な出力２０４として
Ｄフリップフロップ回路２０５へ入力される。

該０７９２１７０７１回路２０５は、入力端子２０２よ
り入力される第３図（Ｃ）に示す様な水平周期パルスＣ
（第３図（Ｃ）では簡単のため、立ち上りのタイミング
のみを図示した。）によって駆動され、第３図（Ｄ）に
示す様な出力２０６を得る。次に、次段のＤフリップフ
ロン１回路２０７は、前段のＤフリップフロップ回路２
０５の出力２０６を入力し、同様に、水平周期パルスＣ
によって駆動され、第３図（Ｅ）に示す様な出力２０８
を得る。

得られた出力２０６，２０８は、共に、ＡＮＤ回路２０
９．ＯＲ回路２１０に入力され、各々により論理積、論
理和か導かれ、その結果、出力端子２１１，２１２から
は、それぞれ、第３図（Ｆ）に示す様なデータ切換パル
スｄと、第３図（Ｇ）に示す様なりランプパルスｅが出
力される。即ち、クランプパルスｅはデータ切換パルス
ｄに比べて２Ｈ（Ｈは水平偏向周期である。）パルス幅
が狭くなっている。

そして、出力されたデータ切換パルスｄは、前述した如
く、第１図のデータ切換回路６に入力され、データ切換
回路６を駆動し、また、クランプパルスｅは第１図のク
ランプ回路１１に入力され、クランプ回路１１を駆動す
る。

なお、パルス発生回路７の内部の回路構成は、本具体例
に限らず、第３図（Ｆ）、　（Ｇ）に示す様なデータ切
換パルスｄ、クランプパルスｅが得られる構成であれば
、任意でよい。

次に、上記した様なパルス発生回路７で得られたデータ
切換パルスｄを用いて、メモリ５がら読み出された補正
データを別のデータに切り換えるデータ切換回路６につ
いて、第４図及び第５図を用いて説明する。

第４図は第１図におけるデータ切換回路６の一具体例を
示す回路図、第５図は第４図における要部信号のタイミ
ングを示すタイミング図である。

第４図において、４０１はメモリ５がらの補正データの
入力端子、４０４は本データ切換回路６のデータの出力
端子、４１１は補正データをリセットするためのデータ
切換パルスｄの入力端子、４０２はＡＮＤ回路、４０３
はインバータ回路、である。

入力端子４０１から入力された補正データは、各々、２
人力のＡＮＤ回路４０２の片側の入力端子に入力され、
ＡＮＤ回路４０２のもう一方の入力端子にはすべて、入
力端子４１１から入力されるデータ切換パルスｄが入力
される。

この結果、第５図（Ａ）に示すように、データ切換パル
スｄが、０の間、各々のＡＮＤ回路４゜２の出力は、メ
モリ５からの補正データの値にかかわらず、全て０とな
る。ここで、Ｄ／Ａコンバータ８の入力端子の最上位ビ
ット（ＭＳＢ）につながる信号線にはインバータ回路４
０３が設けられているので、本データ切換回路６の出力
４０４には、メモリ５からの補正データに代って、Ｄ／
Ａコンバータ８の入力端子の最上位ビット（ＭＳＢ）に
つながる信号線に１のデータが、その他の信号線には０
のデータがそれぞれ出力される。

従って、例えば、次段のＤ／Ａコンバータ８が、８ビツ
トであり、人力されるデータが１１１１１１１１の時、
出力レベルとして正の最大値を出力し、ｏｏｏｏｏｏｏ
ｏの時、負の最大値を出力するという構成であれば、デ
ータ切換パルスｄがＯの時、本データ切換回路６からＤ
／Ａコンバータ８へ入力されるデータは、第５図（Ｂ）
に示す様に１０００００００となるので、Ｄ／Ａコンバ
ータ８からは、出力レベルの中心値（すなわち、零）が
出力されることになる。その結果、Ｄ／Ａコンバータ８
の出力波形は、第５図（Ｃ）に示すように、垂直帰線期
間の間だけ、零レベルになるような波形に成形される。

なお、ここで、メモリ５に蓄えられている補正データは
、予め、Ｄ／Ａコンバータ８の入力端子の最上位ビット
に与えられるデータがインバータ回路４０３にて反転さ
れることを考慮して、メモリ５に蓄えられているものと
する。

また、Ｄ／Ａコンバータ８が、例えば、入力されるデー
タが１１１１１１１１の時、出力レベルとして最大値を
出力し、ｏｏｏｏｏｏｏｏＯ時、零を出力するような構
成であれば、第４図に示すインバータ回路４０３は削除
することができる。

次に、上記した様なデータ切換回路６によって垂直帰線
期間が一定直流レベルに設定された補正信号をクランプ
するクランプ回路１１について、第６図、第７図を用い
て説明する。

第６図に第１図におけるクランプ回路１１の一興体例を
示す。第６図のクランプ回路１１は、パルスクランプ方
式のクランプ回路をコンデンサとアナログスイッチの簡
単な構成で実現した一例である。

第６図において、６０１は本クランプ回路１１の入力端
子、６０２はクランプパルスｅの入力端子、６０３はク
ランプ電位を保持するクランプコンデンサ、６０４はア
ナログスイッチ、６０６は本クランプ回路１１の出力端
子、６０７はクランプパルスｅを反転する反転バッファ
、である。また、アナログスイッチ６０４は、入力端子
６０５と、出力端子６０４と、反転バッファ６０７から
のクランプパルスを入力するコントロール端子６０８と
、を有しており、コントロール端子６０８より入力され
るクランプパルスをコントロールパルスとして駆動され
、入力されたそのクランプパルス（即ち、クランプパル
スｅを反転バッファ６０７にて反転して得られたパルス
）が１であれば、スイッチはＯＮとなり、０であれば、
ＯＦＦとなる機能を持つ素子である。

入力端子６０１から入力される補正信号は、クランプコ
ンデンサ６０３を介して、出力端子６０９に信号の交流
成分だけが伝わる。

入力端子６０２には、第５図（Ｄ）に示したクランプパ
ルスｅが入力されるので、アナログスイッチ６０４のコ
ントロール端子６０８には反転されたクランプパルスが
与えられる。

すなわち、アナログスイッチ６０４は垂直帰線期間にＯ
Ｎ、その他の期間にＯＦＦとなるように機能し、アナロ
グスイッチ６０４のＯＮの期間に、出力端子６０９の電
位が入力端子６０５の設定基準電位となるように、クラ
ンプコンデンサ６０３に電荷を充放電する。

その結果、補正信号の垂直帰線期間の電位は設定基準電
位にクランプされる。その他の期間はアナログスイッチ
６０４はＯＦＦの状態になるので、コンデンサ６０３は
、クランプ電位を保持することになる。

第７図は第６図における反転バンファ６０７の一具体例
を示す回路図である。

第７図において、７０１は、第６図の入力端子６０２に
相当するクランプパルスｅの入力端子、７０９はクラン
プパルスｅの出力端子である。

入力端子７０１はコンデンサ７０２を介してダイオード
７０３のカソードと抵抗７０４に接線され、ダイオード
７０３のアノードはグランドレベル、あるいはマイナス
電源である端子７０８に接続され、抵抗７０４の他端は
ＮＰＮ）ランジスタフ０５のベースに接続されている。

また、ＮＰＮトランジスタ７０５のエミッタは端子７０
８に接続されており、コレクタは抵抗７０６を介して電
ａ７０７に、また、出力端子７０９に接続されている。

今、入力端子７０１にＡに示す垂直偏向周期のクランプ
パルスｅが入力されると、ＮＰＮ　ｌ−ランジスタフ０
５は入力されたクランプパルスｅが５Ｖの期間はＯＮ、
ＯＶＯ時は０ＦＦ（カットオフ）し、その結果、出力端
子７０９にＢに示す反転されたクランプパルスを得るこ
とができる。

以上が本発明の主要部である、パルス発生回路７、デー
タ切換回路６．クランプ回路１１についての説明である
。

さて、これら各回路に関連して、本実施例の効果につい
て説明する。

本実施例によれば、第２図に示したパルス発生回路７を
用いて、クランプパルスｅのパルス幅をデータ切換パル
スｄに比べ第３図（Ｆ）、　（Ｇ）に示す如＜２Ｈ狭め
ているので、データ切換パルスｄとクランプパルスｅと
の間に回路の遅延等による位相差が生じても、ＩＨ（約
６３．５μ５ｅｃ）の範囲内であれば、メモリ５からの
補正データがクランプ回路１１によってパルスクランプ
されることはない。

また、本実施例によれば、本ディジタルコンバーゼンス
装置におけるディジタル回路部が異常動作を起こし、メ
モリ５から本来の正しい補正データが読み出されなかっ
たり、あるいは、メモリ５内の補正データがクリアされ
た状態の時（即ち、メモリ５が空きメモリの時）に、誤
って、その空きメモリからデータを読み出してしまった
りして、メモリ５からのデータが、全ビット０か全ビッ
トｌになってしまったとしても、第４図に示したデータ
切換回路６を用いることにより、Ｄ／Ａコンバータ８の
入力端子の最上位ビットはインバータ回路４０３にて反
転されるので、前述したと同様に、Ｄ／Ａコンバータ８
の出力レベルは中心値（すなわち、零）にすることがで
き、ＣＹアンプ１２に過大な直流電圧が入力されるのを
防止することができる。

また、本実施例によれば、Ｄ／Ａコンバータ８の後段に
配される補正信号の波形成形を行う種々の回路、すなわ
ち、サンプルホールド回路９やローパスフィルタ１０を
交流結合したとしても、第６図に示したクランプ回路１
１を用いることにより、補正信号の直流レベルを再生す
ることができる。したがって、サンプルホールド回路９
やローパスフィルタ１０などにおいて、ダイナミックレ
ンジを有効に活用することができ、回路設計の自由度を
向上させることができる。また、本ディジタルコンバー
ゼンス装置におけるディジタル回路部をＩＣ化した場合
等において、Ｄ／Ａコンバータ８から出力される補正信
号のレベルにばらつきが有ったとしても、従来の様に、
そのばらつきを抑えて補正信号のレベルがダイナミック
レンジ内に収まるようにする必要はないので、Ｄ／Ａコ
ンバータ８の出力ゲインを調整する手段が必要でなくな
り、回路構成が簡単になる。

また、本実施例によれば、電源投入時に、ＭＵＴＥ信号
発生回路１３よりＭＵＴＥ信号を発生させ、そのＭＵＴ
Ｅ信号を第６図に示したクランプ回路１１の入力端子６
０２に人力して、アナログスイッチ６０４を、サンプル
ホールド回路９やローパスフィルタ１０の電源立上りよ
りも前にＯＮ状態にするようにしておけば、電源投入時
に、過大な直流電圧がＣＹアンプ１２に人力されるのを
防止することができ、クランプ回路１１を電源投入時の
保護回路として動作させることができる。

また、本実施例によれば、第４図に示したデータ変換回
路６を用いることにより、Ｄ／Ａコンバータ８から出力
される補正信号は垂直帰線期間の間だけ零レベルとなる
ようになっているので、第６図に示したクランプ回路１
１において、垂直帰線期間の設定基準電位を零に設定し
さえすれば、垂直帰線期間、すなわち、画面に表示され
ない期間の、ＣＹ１５．ＣＹアンプ１２における消費電
力を零にすることができ、消費電力を低減する効果があ
る。

また、本実施例によれば、第６図に示したクランプ回路
１１において、アナログスイッチ６０４の入力端子６０
５の電位、すなわち、設定基準電位を、電源電圧上■を
抵抗Ｒ，，Ｒ２，Ｒ，で分圧した任意の値に設定できる
ようにすれば、補正信号の直流レベルを可変できること
になり、その結果、陰極線管１５の画面上で、ラスタの
スタテックコンバーゼンスの調整を行うことができる。

また、本実施例によれば、パルス発生回路７が故障など
を起こして、第６図に示したクランプ回Ｉｌｌの入力端
子６０２にクランプパルスｅが入力されない場合には、
第７図に示した反転バッファ６０７において、ＮＰＮ　
）ランジスタフ０５がカットオフして、出力端子７０９
は正電位（５■）となるので、第６図に示したアナログ
スイッチ６０４を常時ＯＮ状態にすることができ、した
がって、設定基準電位以上の過大な直流電圧が、ＣＹア
ンプ１２に入力されるのを防止することができる。

また、本ディジタルコンバーゼンス装置におけるディジ
タル回路部をＩＣ化する場合等において、そのＩＣの外
部から、第４図に示したデータ切換回路６におけるデー
タ切換パルスｄの入力端子４１１に、任意のリセットパ
ルスを入力できるように、そのＩＣの外側にピンを設け
るようにしておけば、そのＩＣの外部から、任意のリセ
ットパルスにより、メモリ５からの補正データをリセッ
トすることができるようになる。

次に、第８図は第１図におけるデータ切換回路６の他の
具体例を示す回路図である。

第８図において、８０１はメモリ５からの補正データ、
８０２は任意に設定した一定データ、８０３は、データ
切換パルスｄにより、端子Ａに入力される補正データ８
０１と端子Ｂに入力される一定データ８０２のうち、一
方を選択して、出力８０４に出力させるデータセレクタ
、である。

本データ切換回路６では、前述した、第４図に示したデ
ータ切換回路６の場合と同様に、データ切換パルスｄに
より、垂直帰線期間の間だけ、メモリ５からの補正デー
タ８０１に代えて、任意に設定した一定データ８０２を
出力させることができる。

従って、Ｄ／Ａコンバータ８より出力される補正信号は
、垂直帰線期間だけ、一定データ８０２に応じた一定の
レベルとなる。そのため、例えば、Ｄ／Ａコンバータ８
より出力される補正信号として、垂直帰線期間だけ最大
あるいは最小電圧レベルが得られるように、言い換えれ
ば、補正信号のピーク電圧が常に垂直帰線期間に来るよ
うに、定データ８０２を設定するようにすれば、クラン
プ回路１１に代えて、ダイオード等を使用した簡単なピ
ーククランプ回路を用いるだけで、補正信号のクランプ
を行うこともできる。

次に、第９図は本発明の他の実施例としてのディジタル
コンバーゼンス補正装置における主要部を示すブロック
図である。

本実施例では、第９図に示す様に、メモリ５とＤ／Ａコ
ンバータ８との間にインバータ回路９０１から成るデー
タ切換回路６を設けたものである。

なお、本実施例において、第１図の実施例にて設けたパ
ルス発生回路７．クランプ回路１１は、設けても設けな
くても良い。

本実施例では、Ｄ／Ａコンバータ８の入力端子の最上位
ビットに入力されるデータだけを、インバータ回路９０
１によって反転することにより、本ディジタルコンバー
ゼンス装置におけるディジタル回路部が異常動作を起こ
し、メモリ５から本来の正しい補正データが読み出され
なかったり、あるいは、メモリ５内の補正データがクリ
アされた状態の時（即ち、メモリ５が空きメモリの時）
に、誤って、その空きメモリからデータを読み出してし
まったりして、メモリ５からのデータが、全ビットＯか
全ビットｌになってしまった場合でも、Ｄ／Ａコンバー
タ８の出力レベルを常に中心値（すなわち、零）にする
ことができ、ＣＹアンプ１２に過大な直流電圧が入力さ
れるのを防止することができる。

［発明の効果〕 以上説明したように、本発明によれば、電源投入時や、
ディジタル回路部の異常動作発生時や、或いは、空きメ
モリからのデータの読み出し時において、過大な直流電
圧がＣＹアンプに入力されて、ＣＹアンプが破壊された
りすることがなく、したがって、信輔性の高いディジタ
ルコンバーゼンス補正装置を実現することができる。

また、本発明によれば、Ｄ／Ａコンバータの後段に配さ
れる補正信号の波形成形を行う種々の回路、即ち、波形
成形回路を交流結合したとしても、その後段において、
補正信号の直流レベルを再生することが可能である。し
たがって、波形成形回路名々において、ダイナミックレ
ンジを有効に活用することができ、回路設計の自由度を
向上させることができる。また、本ディジタルコンバー
ゼンス補正装置におけるディジタル回路部をＩＣ化した
場合等において、Ｄ／Ａコンバータかう出力される補正
信号のレベルにばらつきが有ったとしても、従来の様に
、そのばらつきを抑えて補正信号のレベルがダイナミッ
クレンジ内に収まるようにする必要はないので、Ｄ／Ａ
コンバータの出力ゲインを調整する手段が必要でなくな
り、回路構成が簡単になる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのディジタルコンバー
ゼンス補正装置を示すブロック図、第２図は第１図にお
けるパルス発生回路の一具体例を示す回路図、第３図は
第２図における要部信号のタイミングを示すタイミング
図、第４図は第１図におけるデータ切換回路の一具体例
を示す回路図、第５図は第４図における要部信号のタイ
ミングを示すタイミング図、第６図は第１図におけるク
ランプ回路の一興体例を示す回路図、第７図は第６図に
おける反転バッファの一興体例を示す回路図、第８図は
第１図におけるデータ切換回路の他の具体例を示す回路
図、第９図は本発明の他の実施例としてのディジタルコ
ンバーゼンス補正装置における主要部を示すブロック図
、である。 符号の説明 、２・・・入力端子、３・・・同期発生回路、４・・・
アドレス発生器、５・・・メモリ、６・・・データ切換
回路、７・・・パルス発生回路、８・・・Ｄ／Ａコンバ
ータ、９・・・サンプルホールド回路、１０・・・ロー
パスフィルタ、１１・・・クランプ回路、１２・・・Ｃ
Ｙアンプ、１３・・・ＭＵＴＥ信号発生回路、１４・・
・ＣＹ、１５・・・陰極線管、２０３・・・インバータ
回路、２０５．２Ｏ７・・・Ｄフリップフロラプ回路、
２０９・・・ＡＮＤ回路、２１０・・・ＯＲ回路、４０
２・・・ＡＮＤ回路、４０３・・・インバータ回路、６
０３・・・クランプコンデンサ、６０４・・・アナログ
スイッチ、６０７・・・反転バッファ、８０３・・・デ
ータセレクタ、９０１・・・インハーク回路。 代理人　弁理士　並　木　昭　夫 胃　２　ｚ 冨　３ 図 第　６　図 オ　７　図 ７４　図 薯　５　図 第 γ　９ 図

Claims (1)

1. 【特許請求の範囲】 １、ラスタスキャン方式による陰極線管を用いたテレビ
   ジョン受像機またはディスプレイに搭載され、 前記陰極線管の画面上において想定した水平線、垂直線
   の組み合わせから成る格子模様のクロスポイントとして
   得られる複数のコンバーゼンス調整点における各々のコ
   ンバーゼンス補正量をコンバーゼンス補正データとして
   予め記憶しているディジタルメモリ手段と、該ディジタ
   ルメモリ手段におけるアドレスを指定するアドレス信号
   を、前記陰極線管におけるラスタスキャンに同期して発
   生するアドレス信号発生手段と、前記ディジタルメモリ
   手段における前記アドレス信号にて指定されたアドレス
   より読み出される前記コンバーゼンス補正データをアナ
   ログ信号に変換してコンバーゼンス補正信号として出力
   するディジタル−アナログ変換手段と、該ディジタル−
   アナログ変換手段からの前記コンバーゼンス補正信号の
   信号波形を成形して出力する波形成形手段と、を具備し
   、該波形成形手段からの出力信号により前記陰極線管に
   設けられたコンバーゼンス補正手段を駆動するディジタ
   ルコンバーゼンス補正装置において、 前記波形成形手段の後段に、該波形成形手段からの出力
   信号に所望の直流レベルを与える直流レベル再生手段を
   設けたことを特徴とするディジタルコンバーゼンス補正
   装置。 ２、請求項１に記載のディジタルコンバーゼンス補正装
   置において、前記直流レベル再生手段により与えられる
   前記直流レベルは変え得るようにしたことを特徴とする
   ディジタルコンバーゼンス補正装置。 ３、ラスタスキャン方式による陰極線管を用いたテレビ
   ジョン受像機またはディスプレイに搭載され、 前記陰極線管の画面上において想定した水平線、垂直線
   の組み合わせから成る格子模様のクロスポイントとして
   得られる複数のコンバーゼンス調整点における各々のコ
   ンバーゼンス補正量をコンバーゼンス補正データとして
   予め記憶しているディジタルメモリ手段と、該ディジタ
   ルメモリ手段におけるアドレスを指定するアドレス信号
   を、前記陰極線管におけるラスタスキャンに同期して発
   生するアドレス信号発生手段と、前記ディジタルメモリ
   手段における前記アドレス信号にて指定されたアドレス
   より読み出される前記コンバーゼンス補正データをアナ
   ログ信号に変換してコンバーゼンス補正信号として出力
   するディジタル−アナログ変換手段と、該ディジタル−
   アナログ変換手段からの前記コンバーゼンス補正信号の
   信号波形を成形して出力する波形成形手段と、を具備し
   、該波形成形手段からの出力信号により前記陰極線管に
   設けられたコンバーゼンス補正手段を駆動するディジタ
   ルコンバーゼンス補正装置において、 前記ディジタルメモリ手段と前記ディジタル−アナログ
   変換手段との間に、前記ディジタルメモリ手段より読み
   出される前記コンバーゼンス補正データと該コンバーゼ
   ンス補正データとは別のデータとを、入力される切換信
   号により選択的に切り換えて前記ディジタル−アナログ
   変換手段に入力させるデータ切換手段を設けたことを特
   徴とするディジタルコンバーゼンス補正装置。 ４、請求項３に記載のディジタルコンバーゼンス補正装
   置において、前記陰極線管におけるラスタスキャンに同
   期した垂直帰線パルスと前記アドレス信号発生手段より
   得られる水平偏向周期のパルスとを入力して、切換パル
   スを発生するパルス発生手段を設け、発生した該切換パ
   ルスを前記切換信号として前記データ切換手段に入力し
   、前記ラスタスキャンにおける垂直帰線期間のみ、前記
   ディジタルメモリ手段より読み出される前記コンバーゼ
   ンス補正データとは別のデータを前記ディジタル−アナ
   ログ変換手段に入力させるようにしたことを特徴とする
   ディジタルコンバーゼンス補正装置。 ５、請求項４に記載のディジタルコンバーゼンス補正装
   置において、前記パルス発生手段に、前記切換パルスの
   発生と同時に該切換パルスよりもパルス幅の狭いクラン
   プパルスを発生させると共に、前記波形成形手段の後段
   に、発生された前記クランプパルスにより、前記ラスタ
   スキャンにおける垂直帰線期間のみ前記波形成形手段か
   らの出力信号をパルスクランプするクランプ手段を設け
   たことを特徴とするディジタルコンバーゼンス補正装置
   。 ６、請求項５に記載のディジタルコンバーゼンス補正装
   置において、前記パルス発生手段と前記クランプ手段と
   の間に、前記パルス発生手段にて発生された前記クラン
   プパルスを前記クランプ手段に入力させるバッファ手段
   を設けて、前記パルス発生手段にて前記クランプパルス
   が発生されなかった時には、前記バッファ手段により前
   記クランプ手段に、該クランプ手段が前記波形成形手段
   からの出力信号を一定のレベルにするような或る制御信
   号を入力させるようにしたこと特徴とするディジタルコ
   ンバーゼンス補正装置。 ７、請求項３に記載のディジタルコンバーゼンス補正装
   置において、前記ディジタルメモリ手段と前記ディジタ
   ル−アナログ変換手段との間に、前記データ切換手段の
   代わりに、前記ディジタルメモリ手段より読み出される
   前記コンバーゼンス補正データを、その最上位ビットの
   値のみ反転させて前記ディジタル−アナログ変換手段に
   入力する反転手段を設けたことを特徴とするディジタル
   コンバーゼンス補正装置。