JP3759646B2 - Dcレベルシフト回路 - Google Patents
Dcレベルシフト回路 Download PDFInfo
- Publication number
- JP3759646B2 JP3759646B2 JP34160595A JP34160595A JP3759646B2 JP 3759646 B2 JP3759646 B2 JP 3759646B2 JP 34160595 A JP34160595 A JP 34160595A JP 34160595 A JP34160595 A JP 34160595A JP 3759646 B2 JP3759646 B2 JP 3759646B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- resistor
- signal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/72—Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、複数の複合映像信号を接続するインタフェース回路、特に、輝度信号の直流電位をシフトさせるDCレベルシフト回路に関する。
【0002】
【従来の技術】
図5は従来の回路構成の一例を示す図である。VTR等において、Y/C信号分離回路4から出力された輝度信号(Y)、あるいは複合映像信号をクランプ回路8を介し、Y/C信号ミックス回路(図示せず)で加算して、文字信号挿入回路5に入力し、ここで複合映像信号から分離した同期信号に同期してビデオスイッチ(図示せず)を切り替えて、複合映像信号に文字信号をスーパーインポーズする。
【0003】
ここで複合映像信号のクランプとは、垂直、水平同期信号の分離やA/D変換等を行うときに複合映像信号の黒レベルを一定にすることで、直流再生ともいう。図4の(b)に示すように、クランプは、ピーク値をクランプするピーククランプと同期信号をクランプするシンクチップ・クランプがある。
映像信号の輝度信号の部分ではトランジスタTR4はオフになったままで、同期信号の部分でトランジスタTR4がオンになってコンデンサC+ が充電される。そして再びオフになると充電した電荷を放電する。この電圧レベルがシンクチップ・クランプレベルに固定され、結果として直流電位が再生される。
【0004】
【発明が解決しようとする課題】
上述した従来の回路例では、Y/C信号処理回路4と文字信号挿入回路5との間にクランプ回路8を挿入しており、R3及びTR5の入力インピーダンスとC+ でLPFを構成して周波数特性が悪化し、その結果、垂直同期信号にサグが発生し画質が劣化するという問題点があった。
【0005】
ここでサグとは波形の直線性歪みの一種で、図4の(c)に示すように、方形波の平坦部が傾斜して生ずる歪みのことである。主に低周波特性の劣化によって生ずる。
【0006】
【課題を解決するための手段】
図1は、本発明に係わるDCレベルシフト回路の基本構成を示す図である。既に図5で説明した同様の構成には、同一の参照番号あるいは記号を付して示す。本発明の基本構成は、従来の回路とは異なりクランプ回路8の代わりに複合映像信号、より正確にいえば輝度信号の直流電位をシフトさせるDCレベルシフト回路を挿入している。
【0007】
輝度信号をクランプして得た信号と輝度信号のDCレベルをシフトさせて得た結果は、ほぼ同じ結果が得られ、周波数特性の劣化もなく動作も高速である。ただしクランプの場合は、輝度信号のシンクレベルを固定して直流電位を決定するが、本発明のDCレベルシフト回路は、輝度信号全体シフトさせて直流電位を決定している点が異なる。
【0008】
【発明の実施の形態】
図2は、本発明に係わる第1実施形態を示す図である。この実施形態による要旨は次の点にある。本発明の実施形態によれば、電源電圧や温度変化にかかわらず常に一定の電流を送出する定電流回路6、あるいはカレントミラー回路と、次段の文字信号挿入回路5への不要な電気的影響を防止するバッファ回路7とから構成される。
【0009】
図2に示す本発明の第1実施形態をさらに詳しく説明する。第1のトランジスタTR1と第2のトランジスタTR2とから成るカレントミラー回路と第2の抵抗R2で定電流回路6を構成している。ここでカレントミラーとは、2つのトランジスタを電気的、温度特性的にほぼ同じ特性にすると、両方のトランジスタのV B E(ベース−エミッタ間電圧)は同じになり、第1のトランジスタTR1のコレクタに入力する電流と第2のトランジスタTR2のコレクタから出力される電流が同じになる。定電流回路6は、電源電圧や温度の変動に対し電流を一定にする機能がある。Y/C信号処理回路4の出力Y信号(同期信号を含む)はDCレベルシフト回路の第1の抵抗R1を介して第2のトランジスタTR2のコレクタに入力され、第2のトランジスタTR2のコレクタからバッファ回路7に出力される。このとき、第1の抵抗R1と第2のトランジスタTR2に流れる電流Iによりa点の直流電位が図4に示すように、R1×I(V)降下する。第2の抵抗R2の値を大きくすると直流電位のレベルが低くなり、第2の抵抗R2の値を小さくすると直流電位のレベルが高くなる。
【0010】
この回路で輝度信号の直流電位をシフトする理由は、Y/C信号処理回路4の複合映像信号の直流電位はすでに固定されているが、この電位では、集積回路化されている文字信号挿入回路5には多少電位が高く最適に動作できないため、直流電位を降下させる必要があるから、画面の明るさ、すなわち輝度を低下させて適度な画面の明るさにするためである。
【0011】
以上のことから分かるように、直流電位が低くなると文字信号の輝度レベルが低くなり、直流電位が高くなると文字信号の輝度レベルが高くなるという相関関係がある。一般に、容量結合した増幅回路を用いると、直流成分が失われ複合映像信号の黒レベルが変動する。
複合映像信号が水平同期信号の最低レベルでシンクチップ・クランプされていると、文字信号の輝度レベルは、複合映像信号のペデスタル・レベル以上の電圧でなければならない。
【0012】
直流電位が降下した輝度信号は、第3のトランジスタTR3と第3の抵抗R3で構成されるバッファ7を経て文字信号挿入回路5に供給される。
図3は、本発明に係わる第2実施形態を示す図である。この第2実施形態は第1実施形態と回路構成は同じである。第1実施形態では、DCレベルシフト回路の入力先がY/C信号処理回路4、出力先が文字信号挿入回路5になっていたのが、第2実施形態では、複合映像信号処理回路9と同期信号分離回路やA/D変換回路10などの間に追加することが可能である。同期信号分離やA/D変換を行うときにも同様に直流電位を固定する必要がある。もし、直流電位が一定でなく絶えず変動すると正常な信号処理を行うことができなくなる。第2実施形態の詳細な回路動作は第1実施形態と同じなので省略する。
【0013】
【発明の効果】
以上説明したように、本発明によれば、次のような顕著な効果を有する。
(i)電源投入時など、クランプ回路8の追加時の欠点である直流電位が固定されるまでの時間がかからない。
(ii)周波数特性の劣化による垂直同期信号のサグの発生を防ぐことができる。
【図面の簡単な説明】
【図1】本発明に基づくDCレベルシフト回路の要部構成を示すブロック図である。
【図2】 本発明に基づくDCレベルシフト回路の第1実施形態を示す回路図である。
【図3】 本発明に基づくDCレベルシフト回路の第2実施形態を示す回路図である。
【図4】輝度信号の直流電位のシフトと輝度信号のサグの発生を示す説明図である。
【図5】クランプ回路を追加した従来の回路構成を示す回路図である。
【符号の説明】
1…定電流手段
2…緩衝手段
4…輝度・色信号(Y/C)処理回路
5…文字信号挿入回路
6…定電流回路
7…バッファ
8…クランプ回路
9…複合映像信号処理回路
10…同期信号分離・A/D変換回路
Claims (2)
- 輝度・色信号処理回路(4)と文字信号挿入回路(5)との間に設けられるDCレベルシフト回路であって、
映像信号の交流成分を変化させずに直流電位をシフトさせる定電流回路(1)と、前記定電流回路(1)の出力を一旦バッファし、次段への不要な電気的影響を防止するバッファ回路(2)とを備え、
前記定電流回路(1)は、前記輝度・色信号処理回路(4)に直列に接続した第1の抵抗(R1)と、電源(Vcc)と第1のトランジスタ(TR1)のコレクタとの間に接続された第2の抵抗(R2)と、前記コレクタとベースを短絡し、エミッタを接地した前記第1のトランジスタ(TR1)と、前記第1のトランジスタ(TR1)のベースにベースが共通接続され、コレクタと前記第1の抵抗が接続された第2のトランジスタ(TR2)と、を具備するDCレベルシフト回路。 - 前記バッファ回路(2)は、前記第1の抵抗(R1)と前記第2のトランジスタ(TR2)のコレクタ出力にベースを共通接続し、コレクタを接地した第3のトランジスタ(TR3)と、前記第3のトランジスタ(TR3)のエミッタに接続され、エミッタと第3の抵抗(R3)の共通接点を前記文字信号挿入回路(5)の入力に接続した第3の抵抗(R3)と、を具備する請求項1に記載のDCレベルシフト回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34160595A JP3759646B2 (ja) | 1995-12-27 | 1995-12-27 | Dcレベルシフト回路 |
KR1019960065877A KR100214628B1 (ko) | 1995-12-27 | 1996-12-14 | 디씨(dc) 레벨 시프트회로 |
KR1019960069911A KR100292734B1 (ko) | 1995-12-25 | 1996-12-21 | 광연산처리장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34160595A JP3759646B2 (ja) | 1995-12-27 | 1995-12-27 | Dcレベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09187029A JPH09187029A (ja) | 1997-07-15 |
JP3759646B2 true JP3759646B2 (ja) | 2006-03-29 |
Family
ID=18347376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34160595A Expired - Fee Related JP3759646B2 (ja) | 1995-12-25 | 1995-12-27 | Dcレベルシフト回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3759646B2 (ja) |
KR (1) | KR100214628B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102262151B1 (ko) | 2019-03-19 | 2021-06-07 | 배성주 | 밥알의 건조 및 갈변현상을 방지하는 수분 조절장치가 구비된 전기밥솥 |
KR20200111412A (ko) | 2019-03-19 | 2020-09-29 | 배성주 | 밥알의 건조 및 갈변현상을 방지하는 수분 조절장치가 구비된 전기밥솥 |
-
1995
- 1995-12-27 JP JP34160595A patent/JP3759646B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-14 KR KR1019960065877A patent/KR100214628B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100214628B1 (ko) | 1999-08-02 |
JPH09187029A (ja) | 1997-07-15 |
KR970049206A (ko) | 1997-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH037184B2 (ja) | ||
JPS6276886A (ja) | 画像表示装置を有する映像信号処理装置 | |
JP3759646B2 (ja) | Dcレベルシフト回路 | |
GB2227396A (en) | Dual power source deflection amplifier with signal-dependent higher power supply | |
US3955047A (en) | D.C. reinsertion in video amplifier | |
KR840001295B1 (ko) | 키잉신호 발생 장치 | |
KR920001012B1 (ko) | 비데오신호 처리회로 | |
KR100474620B1 (ko) | 오프세트가낮은편향회로 | |
JP2916392B2 (ja) | カラーテレビジョン受像機 | |
JP2805762B2 (ja) | 同期信号分離装置 | |
JP2875431B2 (ja) | 雑音低減回路 | |
KR940002196Y1 (ko) | 휘도신호분리회로 | |
JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
JP4017064B2 (ja) | 映像信号処理方法および装置 | |
JPH05274787A (ja) | 自動利得制御回路 | |
JP3403095B2 (ja) | クランプ回路 | |
KR920000292B1 (ko) | 텔레비젼 복합 영상 신호 파형 처리장치 | |
JP2558757B2 (ja) | クランプ回路 | |
KR820000914B1 (ko) | 비데오 신호처리장치 | |
KR890000949B1 (ko) | 동기신호 분리 직접회로 | |
KR940008039B1 (ko) | 하이-비젼(Hi-Vision)용 영상신호 출력회로 | |
KR890003222B1 (ko) | 합성 동기신호 분리 및 고주파 디지탈 동기신호 분리용 집적회로 | |
JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
JPH0453147B2 (ja) | ||
KR890003767B1 (ko) | 동기신호분리 집적회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050111 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |