KR890003767B1

KR890003767B1 - 동기신호분리 집적회로

Info

Publication number: KR890003767B1
Application number: KR1019860008229A
Authority: KR
Inventors: 신명철; 장영욱
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1986-09-30
Filing date: 1986-09-30
Publication date: 1989-10-04
Also published as: KR880004678A

Abstract

내용 없음.

Description

동기신호분리 집적회로

제1도는 본 발명에 따른 집적 회로의 블럭도.

제2도는 본 발명의 구체회로도.

제3(a)도-제3(e)도는 제2도의 구체회로도의 수평동기신호 및 듀티가 보상된 수평동기신호를 분리 출력하는 회로의 각부의 파형도.

제4(a)도-제4(c)도는 제2도의 구체회로도의 수직동기신호를 분리 출력하는 회로의 각부의 파형도.

제5(a)도-제5(c)도는 제2도의 구체회로도의 수평, 수직 합성회로의 각부의 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 인버터회로 2 : 수평동기 필터회로

3 : 수평동기 분리회로 4 : 수평동기 출력회로

5 : 수평동기 듀티 보상회로 6 : 노아게이트 논리회로

7 : 비디오 버퍼회로 8 : 수직동기 필터회로

9 : 비교회로 10 : 비교전압 발생회로

11 : 수직동기 출력회로

12 : 합성동기 출력회로

본 발명은 비디오신호를 외부로부터 입력시켜 고품질의 수평동기신호와 듀티(duty)가 보상된 수평동기신호와 수직동기신호 및 수평·수직동기신호가 혼합되어 있는 합성동기를 동시에 출력할 수 있는 집적회로에 관한 것이다. 종래의 동기 분리회로는 단입력필터를 통해 수직동기신호와 수평동기신호를 같이 처리하여 합성동기신호를 출력해 내는 방법을 사용하고 있지만 근본적으로 수직, 수평 동기신호의 평균 직류 레벨과 주파수의 차이 때문에 입력신호가 평상시보다 조금만 작아져도 신호를 분리해 내지 못하거나 또는 동기신호 범위보다 넓게 비디오신호의 페데스탈레벨까지 분리한 출력을 내놓고, 또한 정방향 비디오신호를 그대로 분리회로에 입력하여 동기분리를 해주는 간단한 회로에서는 입력단에 주파수 특성이 좋지 않은 PNP 트랜지스터를 일반적으로 사용하기 때문에 특히 수평동신호의 품질이 나빠지고, 수평동기신호의 지연(Delay)등의 문제점이 있어서 고품질의 모니터 콘트롤이나 비디오 프로세싱을 위한 기본동기신호로서의 사용이 불가능하였다.

따라서 본 발명의 목적은 상기한 문제점을 해결하기 위해서 개별적인 수평, 수직필터를 사용하여 수평분리 입력부분을 NPN트랜지스터를 사용한 고품질의 수평, 듀티(Duty)가 보상된 수평 및 수지동기신호와 합성동기 신호를 각각 출력하는 집적회로를 제공함에 있다. 본 발명의 또 다른 목적은 수직동기신호시에 타고 나올수있는 등화신호를 제거할 수 있는 회로와 수직, 수평동기를 합친 합성 동기신호를 출력할 수 있는 고품질의 집적회로를 제공함에 있다.

이하 본 발명을 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 동기분리회로의 블럭도이다. 도면에서, 합성 비디오신호(a)는 인버터회로(1)를 통해 역상으로 위상이 바뀌어 수평동기 필터회로(2)에 입력되며, 수평동기 필터회로(2)에서 불필요한 고주파 성분이 제거된 비디오신호는 수평동기 분리회로(3)와 수평동기 듀티 보상회로(5) 및 비디오 버퍼회로(7)에 입력되며, 수평동기 분리회로 (3)에서 수평동기신호를 분리해 내고 이 분리된 수평동기신호가 수평동기 출력회로(4)를 통해 통상의 TTL에서 사용할 수 있는 전압으로 변환되어 수평동기 출력단자(Oh)로 출력한다.

한편 수평동기 필터회로(2)를 거친 신호는 수평동기 듀티 보상회로(5)에 입력되어 듀티가 보상되어 지연이 되지않은 수평동기신호를 단자(Oh')를 통하여 출력하게 되고, 또한 수평동기 필터회로(2)를 통해 불필요한 고주파 성분이 제거된 비디오신호는 비디오 버퍼회로(7)에 입력되어 이 블럭을 거친 다음 수직동기 필터회로(8)에 입력되어 진다. 수직동기필터(8)를 통해 수평동기신호가 제거된 비디오신호는 비교회로(9)에 입력되어, 수직동기신호 기간중 일부잡음으로 포함되어있는 등화펄스를 제거하기 위해 비교전압 발생회로(10)의 비교전압 출력과 함께 잡음신호보다 높게 설정되어 있는 비교회로(9)에 잡음신호인 등화신호를 제거하고, 수직동기 출력회로(11)를 통해 통상사용할 수 있는 레벨의 수직동기신호를 수직동기신호 출력단자(Ov)로 출력한다.

한편, 비교회로(9)에서 출력하는 상기 등화신호가 제거된 수직동기신호는 상기의 수평동기 듀티 보상회로(5)에서 출력하는 수평동기신호와 함께 노아(NOR)게이트 논리호로(6)를 거쳐 합성동기 출력회로(12)에 입력하에서 합성동기 출력단자(Oc)로 합성 동기신호를 출력하게된다.

제2도는 본 발명에 따른 수평, 수직동기신호 및 합성 동기신호를 분리 출력하는 집적회로의 블럭도인 제1도의 구체회로도이다. 도면중 Q₁-Q₃₁은 트랜지스터, R₁-R₃₂는 저항, C₁-C₄는 콘덴서, Vcc는 전원전압, V_BB는 5볼트의 전원을 표시한 것이다. 이중 콘덴서 C₁-C₄와 저항 R₂₈-R₃₂는 본 발명에 따른 집적회로의 외부에 접속하는 소자이다.

제1도는 블럭도중 인버터회로(1)는 제2도의 트랜지스터 Q₁-Q₈과 저항 R₁-R₈로 구성된 부분이고, 수평동기 필터회로(2)는 저항 R₂₈과 콘덴서 C₁으로 구성된 부분이며, 수평동기 분리회로(3)은 트랜지스터 Q₉-Q₁₂와 저항 R₉-R₁₃및 콘덴서 R₂₉로 구성된 부분에 대응한다. 수평동기 출력회로(4)는 트랜지스터 Q₁₃와 저항 R₂₉로 구성된 부분에 대응하고, 수평동기 듀티 보상회로(5)는 트랜지스터 Q₁₄-Q₁₇과 저항 R₁₄, R₁₅, R₃₀및 콘덴서 C₃의 구성부분에 대응하며, 노아게이트 논리회로(6)는 트랜지스터Q₂₆,Q₂₇과 저항 R₂₂에 대응한다.

비디오 버퍼회로(7)는 트랜지스터 Q₁₉, Q₂₀-Q₂₄와 저항 R₁₆-R₁₉에 대응하고, 수직동기 필터회로(8)은 저항 R₂₀과 콘덴서 C₄로 구성된 부분에 대응하며, 비교회로(9)는 트랜지스터 Q₂₉, Q₃₀과 저항 R₂₃-R₂₅의 구성부분에 대응한다. 그리고 비교전압 발생회로(10)는 저항 R₂₆-R₂₇에 대응하고, 수직동기 출력회로(11)는 트랜지스터 Q₃₁와 저항에 대응하며, 합성 동기출력회로(12)는 트랜지스터 Q₁₈, Q₂₅과 R₃₁에 각각 대응한다.

제3(a)도-제3(e)도는 수평동기 분리에 따른 제2도의 구체회로도의 각부분의 파형도이다. 제4(a)도-제4(c)도는 수직동기 분리에 따른 제2도의 구체회로도의 각부분의 파형도이고, 제5(a)도-제5(c)도는 합성동기 출력에 따른 제2도의 구체회로도의 각 부분의 파형도를 나타낸 것이다.

이하 제2도의 본 발명에 따른 구체회로도를 제3(a)도-제3(e)도, 제4(a)도-제4(c)도 및 제5(a)도-제5(c)도의 각 파형도를 참조하여 상세히 설명한다.

우선 수평동기신호 출력에 대해서 제2도의 구체회로도와 제3(a)도ox제3(e)도의 파형도를 참조하여 설명한다.

제3(a)도에 표시한 정방향 합성 비디오신호(a)가 인버터어회로(1)의 트랜지스터 Q₁의 베이스로 DC커프링(도시하지 않았음)에 의해 입력되면 상기 정방향 합성 비디오신호(a)는 저항 R₁을 통해 트랜지스터 Q₃의 베이스로 입력된다. 여기서 트랜지스터 Q₂에 의한 다이오드는 트랜지스터 Q₃의 전기적 동작 특성을 보상하기 위한 회로이며, 또한 저항 R₁, R₂에 의한 입력신호 감쇄는 역시 입력 직류레벨을 낮추어서 출력 트랜지스터 Q₃의 콜렉터의 동작범위를 크게 하기 위한 것이다.

따라서, 트랜지스터 Q₃콜렉터에는 상기 정방향 합성 비디오신호(a)가 역상으로 되어 제3(b)도에 도시한 바오같이 역방향 합성 비디오신호(b)가 출력하게 된다. 한편, 트랜지스터 Q₄과 Q₅는 다이링턴 접속을 하여 전력을 증폭회로를 구성하며, 저항 R₅는 트랜지스터 Q₄의 에미터 전류 조정용 저항이다.

또한, 트랜지스터 Q₆-Q₈과 저항 R₆-R₈로 구성된 회로는 트랜지스터 Q₅의 에미터 정전류 소오스로 작동하는 정전류 회로이다. 따라서 상기의 역방향 합성 비디오신호(b)는 상기의 트랜지스터 Q₄의 베이스로 입력하여 전력증폭되고 동상으로 상기 다아링턴접속된 트랜지스터 Q₄와 Q₅의 에미터측으로 출력된다.

이상과 같이, 제3(a)도의 정방향 합성 비디오신호는 인버어터회로(1)의 NPN 트랜지스터 Q₁에 입력되므로 통상적으로 PNP 트랜지스터를 사용하는 것보다 펄스폭이 극히 짧은 수평동기신호의 취급에 있어 양호한 동작특성을 갖게된다. 따라서, 상술한 인버어터회로(1)로 부터 전력 증폭되어 출력되는 제3(b)도와 같은 역방향 합상 비디오신호(b)는 저항 R₂₈과 콘덴서 C₁으로 구성되는 수평동기 필터회로(2)에 입력되고 수평동기 신호 이외의 고주파신호를 제거한 여파된 신호가 결합콘덴서 C₂를 통해 수평동기 분리회로(3)에 입력된다. 수평동기 분리회로(3)중 저항 R₉는 집적회로 외부에서 접속해주는 큰값의 저항으로 무신호시 트랜지스터 Q₁₀의 베이스 전압을 약 0.4볼트정도가 되도록 작은 전류를 흘리는 작용을 한다.

또한, 결합 콘덴서 C₂와 저항 R₁₀및 트랜지스터 Q₉로 구성된 회로는 클램핑회로를 구성한다. 따라서, 상기 수평동기 필터회로(2)에서 출력하는 역방향 합성 비디오신호는 상기 클램핑회로에 의해 제3(c)도와 같이 저항 R₁₀과 트랜지스터 Q5₇이루어지는 클램핑전압(d)에 의해 클램프되고, 트랜지스터 Q₁₀의 에미터 베이스간의 도통전압으로 수평동기신호의 크기에 관계없이 안정되게 수평동기신호를 분리해 낼수 있다. 그러므로 트랜지스터 Q₁₀의 베이스로 입력하는 제3(c)도의 클램프된 역방향 합성 영상신호의 수평동기신호(C)는 트랜지스터 Q₁₀의 포화입력 저압이 상기의 클램프 전압(d)이 될때가 수평동기신호일때 이므로 수평동기신호 일때만 트랜지스터 Q₁₀을 "온"시킨다.

따라서, 트랜지스터 Q₁₀이 "온"상태가 되면 Q₁₁은 '오프" 상태가 되고, 트랜지스터 Q₁₂는 "온'상태가 되어 수평동기 출력회로(4)의 트랜지스터 Q₁₃은 "오프"상태가 되며, 수평동기 출력단자(Oh)에는 5볼트 전압(V_BB)이 출력된다. 그리고 트랜지스터 Q₁₀이 "오프"상태가 되면 트랜지스터 Q₁₁은 "온'상태가 되고, 트랜지스터 Q₁₂는 "오프"상태가 되며, 수평동기 출력회로(4)의 트랜지스터 Q₁₃은 "온"상태가 되어서 수평동기 출력단자(Oh)에는 영볼트의 전압이 나타나므로 제3(d)도와 같이 수평동기신호를 합성 비디오신호로부터 추출하여 출력해 낼수 있다. 또한, V_BB전압을 5볼트로 하여 수평동기 출력회로(4)를 둔 것은 최대 크기가 5볼트인 TTL신호 레벨의 수평동기신호를 출력하고자 함이다.

또한, 수평동기 듀티 보상회로(5)는 상기에서 서술한 수평동기신호의 듀티를 조정하여서 제3(d)도와 같이 트랜지스터 Q₁₇의 콜렉터에 출력되게한다. 일반적으로 위에서 출력된 수평동기 분리신호는 제3(c)도와 같이 페데스탈레벨 버어스트 이전까지 지연되는 경우가 있고, 공정파라미터의 변수로 인하여 나쁜경우는 약간의 버어스트신호를 잡아먹는 경우가 있어, 디지탈 비디오 프로세싱을 위한 시스템에서는 에러가 발생할 여지가 있으므로 두티 보상회로를 달아 상기와 같은 문제점을 해결할 수 있다.

다음으로 제2도의 구체회로도와 제4(a)도-제4(c)도의 파형도를 참조하여 수직동기신호를 분리출력하는 회로 구성의 작동관계를 상세히 설명한다. 정방향 합성 비디오신호(a)를 입력시켜 역방향 합성 비디오신호(b)를 인버터회로(1)에서 출력되게하고, 트랜지스터 Q₉와 R₁₀으로 구성된 클램프 신호 출력은 상술한 바와 동일하다. 따라서, 트랜지스터 Q₂₁의 "온", "오프"상태에 따라 트랜지스터 Q₁₉, Q₂₀으로 레벨을 쉬프트(Shift)시켜 에미터 플로워(트렌지스터 Q₂₂)로 신호가 출력되게 된다. 이 신호는 저항 R₂₀과 콘덴서 C₄로 구성된 수직동기 필터회로(8)에서 제4도(a)와 같이 수평동기신호가 제거된 비디오신호(f)가 트랜지스터 Q₂₉의 베이스에 입력되어, 트랜지스터 Q₃₁의 콜렉터로 수직동기신호가 출력된다. 그러나. 여기서 비디오신호(f)의 첨두에는 약하게 나마 등화펄스 잡음이 그대로 남아있어 제4(a)도의 신호(f)의 첨부표시와 같이 된다.

제4(a)도에 도시한 클램프전압(g)에 클램프된 약한 등화펄스 잡음이 섞인 수평동기신호 부분이 트랜지스터 Q₁₀의 베이스로 입력되면 트랜지스터 Q₁₀은 도통되고, 트랜지스터 Q₂₁은 "오프"상태가 되어 트랜지스터 Q₂₉의 베이스에는 트랜지스터 Q₁₉-Q₂₀과 저항 R₁₆-R₁₉에 의해 전압이 인가되며, 상기의 클램프되지 안은 부분에 대해서는 트랜지스터 Q₂₁이 "온"상태일때의 이 트랜지스터의 베이스 전압보다 높은 전압을 유지하게 되므로 제4(b)도의 "h"와 같은 파형이 비교회로(10)를 구성하는 Q₂₉의 베이스에 상술한 등화펄스 잡음이 수직동기신호에 실려 입력되게 된다.

한편, 비교회로(10)의 트랜지스터 Q₃₀의 베이스에는 저항 R₂₆과 저항 R₂₇로 구성된 분압회로에 의해 일정의 비교전압이 제4(b)도에 도시한 바와 같이 일정비교 전압(i)가 인가된다. 이 트랜지스터 Q₃₀의 베이스에 인가되는 비교전압(i)의 레벨을 상술한 등화펄스의 잡음 렙벨보다 높게 제4(b)도와 같이 설정시켜준다.

따라서, 트랜지스터 Q₂₀와 Q₃₀으로 구성되는 비교기에 상술한 제4(b)도 "h"신호가 트랜지스터 Q₂₉의 베이스에 입력되고, 일정비교 전압(i)가 트랜지스터 Q₃₀의 베이스에 입려되면 트랜지스터 Q₂₉의 콜렉터 출력은 제4(c)도에 보인바와 같이 파형과 반전된 파형이 출력하고 이 출력의 수직동기 출력회로(11)의 트랜지스터 Q₃₁의 베이스에 입력되면 이 트랜지스터 Q₃₁의 콜렉터 전압은 제4(c)도에 보인바와 같이 등화펄스 잡음이 배제된 수직동기 출력신호를 상술한 TTL 레벨의 출력으로 수직동기 출력단자 Ov로 출력하게 된다.

마지막으로 제2도의 구체회로도와 제5(a)도-제5(c)도의 파형도를 참조하여 수직, 수평 합성 동기신호를 얻는 작동관계를 상술의 파형도를 참조하여 수직, 수평 합성 동기신호를 얻는 작동관계를 상술한다.

상기의 수평동기 분리회로(3)의 트랜지스터 Q₁₀의 콜렉터단자에는 제3(d)도의 파형의 반전된 파형이 출력하고, 이 출력파형이 트랜지스터 Q₁₇및 Q₁₈을 거쳐서 트랜지스터 Q₂₆와 Q₂₇및 저항 R₂₂로 구성된 노아게이트 논리회로(6)의 트랜지스터 Q₂₆의 베이스에 입력된다. 여기서, 트랜지스터 Q₁₈의 콜렉터에는 제5(a)도와 같은 수평동기신호가 트랜지스터 Q₂₆의 베이스로 입력한다. 한편, 상술한 바와 같이 트랜지스터 Q₃₀의 콜렉터에는 수직동기신호가 출력하여 제5(b)도와 같은 수직동기신호가 트랜지스터 Q₂₇의 베이스로 입력하게 된다.

즉, 트랜지스터 Q₂₆과 Q₂₇중 어느하나 또는 모두가 도통이 되면 트랜지스터 Q₁₅는 오프상태가 되므로 합성동기출력단자(Oc)에는 전압(V_BB)이 나타나고, 트랜지스터 Q₂₆과 Q₂₇이 모두 오프상태이면 트랜지터 Q₂₈은 "온"상태이므로 합성 동기출력단자(Oc)에는 논리 "0"상태의 전압이 나타나게 된다. 따라서 제5(a)도의 파형이 트랜지스터 Q₂₆의 베이스에 입력하고 제5(b)도의 파형이 트랜지스터 Q₂₇의 베이스에 입력하면 상술한 바와 같이 작동하여 합성 동기출력단자 Oc에는 제5(c)도와 같은 수직, 수평 합성 동기신호가 TTL 레벨로 출력하게 된다.

이상과 같이 본 발명에 의하면 단일의 침으로 수평동기신호, 듀티가 보상된 수평동기신호 수직동기신호 및 수평, 수직 합성 동기신호를 모두 얻을 수 있으며, 또한 인버어터를 사용한 NPN 트랜지스터를 사용함으로서 보다 높은 주파수의 수평동기신호를 안정되게 검출해 냄으로서 수평동기신호의 품질이 좋게되며, 공정파라미터의 불안정으로 인한 수평동기신호의 지연을 듀티 보상회로로 커버하여 고품질의 양면성을 지니 수평동기신호를 검출해 낼수 있어, 고품질의 모니터 콘트롤이나 비디오 프로세싱을 위한 기본동기신호로서의 사용이 가능한 이점을 갖게된다.

Claims

합성 비디오신호로부터 수평동기신호와 수직동기 및 합성동기신호를 동시에 출력하는 집적회로에 있어서, 입력합성 비디오신호의 위상을 반전하는 인버어터회로(1)와, 상기한 인버어터회로(1)의 출력신호에서 고주파신호를 제거하기 위한 수평동기 필터회로(2)와, 상기한 수평동기 필터회로(2)의 출력신호에서 수평동기 신호를 분리하기 위한 수평동기 분리회로(3)와, 상기한 수평동기 필터회로(3)에서 출력된 수평동기신호를 직류레벨의 신호로 변환하는 수평동기 출력회로(4)와, 상기한 수평동기 필터회로(2)의 출력 수평동기신호의 듀티를 보상하는 수평동기 듀티 보상회로(5)와, 상기한 수평동기 듀티 보상회로(5)의 출력신호와 수직동기신호를 노아게이트의 논리동작시키는 노아게이트 논리회로(6)와 상기한 수평동기 필터회로(2)의 출력신호를 일시저장하는 비디오 버퍼회로(7)와, 상기한 버퍼회로(7)의 출력신호에서 수평동기신호와 잡음을 제거하기 위한 수직동기 필터회로(8)와, 상기한 수직동기 필터회로(8)의 출력신호와 비교전압 발생회로(10)의 출력신호를 비교하는 비교회로(9)와, 수직동기 분리출력신호에 잡음이 포함되어 있는 등화펄스잡음을 제거하기 위한 비교전압을 발생하는 비교전압 발생회로(10)와, 상기한 비교회로(9)의 출력신호를 직류레벨로 출력하는 수직동기 출력회로(11), 상기한 수직동기신호와 수평동기신호를 합성하여 출력하는 합성동기 출력회로(12)를 포함하여 이루어진 것을 특징으로 하는 동기신호 분리 집적회로.