JPS61125292A - ビデオ信号の時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ビデオディスクプレーヤ、Ｖ　’Ｉｔ’　Ｒ
、。

等から再生されるビデオ信号の時間軸変動を補。

正する装置に関する。

〔発明の背景〕

従来の電荷結合装置ｔ（以下００Ｉ）と記す）を。

用いたビデオ信号の時間軸補正装置は実開昭５６２．。

−６０２１６号公報に記載のように、時間軸線差。

検出のだめの位相比軟器の出力信号で、ＣＯＤ’出力の
ビデオ信号の利得変動を補正し、モニタ。

上でのフリッカを抑圧するようになっていた。゛しかし
、ＯＯＤの利得が、クロック周波数に対゛して線形でな
い場合については配慮されていな。

かった。

〔発明の目的〕

本発明の目的は、００　Ｄの利得がクロック族。

波数に対して線形でない場合にも、低幅変動の１）・少
ないビデオ信号の時間軸補正装置を提供する・ことにあ
る。

〔発明の概要〕

本発明においては、００　Ｄ出力のビデオ信号。

の同期信号レベルを検出して自動利得ｆｆ！！＋　＠を
か１け振幅変動を補正する。しかし該ＣＯＤの出力。

ビデオ信号は直流動作点変動も含んでいるため、。

該利得制御回路出力の同期信号先端レベルは−。

定電位とはならず（以下、この状態を直流変動。

があると記す。）テレビ寺モニタ上で輝度フリ２゜ツカ
が発生する。そこで該利得制御回路用カビ。

デオ信号の同期信号先端もしくは、ペデスタル。

レベルを一足電位に保つＩＩ流変動除去回路で補゛正す
るようにした。

〔発明の央腫例〕

以下、本発明の一実施例を第１図を用いて説・明する。

第１図は本発明の一実施例を示すプロ・ツク図である。

同図において、１はＶＤＰやＶＴＲから再生・された時
間軸変動を有するビデ第１ｄ号の入力端１０子、２はＣ
ＯＤ、３は自動利得制御回路、４は。

直流変動除去回路、５けビデオ信号の出力端子、。

６は同期分離回路、７け等価パルス除去回路、８゜は位
相検波器、９は基準信号入力端子、　　１０は電。

圧制御発振器であり、２．６．７．８．９１０で時間軸
駕、動補正回路１１を構成する。

概略動作を説明する。入力端子１より、ビデオディスク
プレーヤ等から再生された時間軸変動を含むビデオ信号
が、００Ｄ２に入力される。

００Ｄ２の出力ビデオ信号は、同期分離回路６を自動利
得制御（ロ）路３に入力される。同期分離゛回路乙の出
力は等化パルス除去回路７で等価パ。

ルスが除去され、位相検波器８に入力される。。

位相検波回路８では、入力端子９から入力され。

た基準信号と位相比較され、時間軸誤差が出力−゛され
る０位相検波器８の出力は、電圧ｆｉｌ＋御発振゛器１
０に供給され、ＣＯＤの駆動クロック周波数゛を変化さ
せ、遅延時間を制御し、時間軸補正を。

行なう。

時間軸変動補正のだめの制御回路は第１図の１１１場合
水平同期信号を用いたがカラーバースト信・号、もしく
は、カラーバースト信号と、水平開・期信号との並列も
しくは直列でもよい。

自動利得制御回路３に入力されたビデオ信号は、。

同期レベル等が一定になるように制御され、直１゜流変
動除去回路４に入力される。ここで、同期。

信号先端もしくは、ペデスタルレベルが一定電。

位に固定され、出力端子５より出力される。　　。

本発明では、自動利得制御回路６で、利得側。

御をおこなうので、第２図に示すような、Ｃ’　０２１
１、３　。

Ｄのクロック周波数とＣＯＤ利得が単調増加（も。

しくけ単調減少）でなくても、利得変動を十分゛に抑圧
できる。

次に、ＩＨ流変動除去回路４の必要性について。

述べる。

第３図に自動利得制御回路３の中の構成要素。

９一つである可変利得増幅器（図示せず）の入。

出力特性を示す０図中、Ｉ、ｎ、ｍのそねぞれ。

の線は、利得が大、中、小に対応している。　。

またＶｎけ入力バイアス電位でＶｏはそれに対応＋＋（
した出力ｒＭ流電圧である。

第４図（ａ）、　（ｂ）、　（ｃ）は第１図の各部の波
形例でｆそわそわ、００１）　２の出力、利得制御回路
６の・出力、直流変動除去回路４の出力である。

今、０ＯＤ２により時間軸変動は補正されて、−。

いるが利得変動を有した第４図（α）に示すような。

ビデオ信号がＵ　ＯＤ　２から出力されたとする。

この信号は自動利得制御回路３へ入力される。

今、−例として、ビデオ信号が第４図（ａ）に示すよう
な白信号の場合、その面［を幅、圧は一点鎖線、４　。

で示す位置となりこの位置が利得制御回路３の中の可変
利得増幅器の入力バイアス電圧ＶＢの動゛作点に対応す
る。

可変利得増幅器はこの動作点を中心に利得が。

可変されるので、利得制御された自動利得制御５回路３
の出力は、第４図（ｂ）に示すように直流質。

動をもつ波形となる。このような直流レベルの。

変動はモニタ上でフリッカとなって検出される。

ので、直流変動除去囲路４で補正し、第４図（Ｃ）・に
示す直流変動の少ない波形を得る必要がある一次に利得
制御回路３の具体例を示す。

第５図にその一具体例を示す。

１２はＣＯＤからの出力で振幅変動を含んだビデ・オ信
号の入力端子、１３は可変利得増幅器、１４゜はビデオ
信号の出力端子、１５は周期分離回路、１゜１６はペデ
スタルレベル検出用サンプリングパル。

ス発生回路、１７は同期信号先端レベル検出用す。

ンプリングパルス発生回路、１８は差動増幅器、。

１９ハベデスタルレベルサンプリングホ一ルト回。

路、２０は同期信号先端レベルサンプリングホー２゜ル
ド回路で、差動増幅器１８の出力で、町変利傅。

増幅器１８の利得が可変されるものとする。　　。

第６図に各部の波形を示し、動作を説明する。゛第６図
の（ａ）〜（イ）はそれぞれ第６図中のＡ　−Ｆに゛相
当する 第６図（＋２１に示すような振幅変動を有したビデ。

オ信号が入力端子１２から可変利得増幅器１３お。

よび同期分離回路１５に入力される。同期分陥凹。

路１５の出力はペデスタルレベル検出用サンブリ。

ングパルス発生回路１６および同期信号先端しＩＩ・ベ
ル検出用サンプリングパルス発生回路１７に供・給され
、それぞれ第６図（ｂ’ｌ、　（（＋）に示すような時
・量的位置のパルスを発生する。

そネそれのパルスは、ペデスタルレベルサン。

プリングホールド回路１９．同期信号先端レベル１゜サ
ンプリングホールド回路２０に供給される。　。

一方、可変利得増幅器１３に入力された第６図（ａ）。

に示すビデオ信号は、適当に増幅されて、ペデ。

スタルレベルサンプリングホールド回路１９およ。

び、同期信号先端レベルサンプリングホールド、１、回
路２０に供給され、その出力には、それぞれ、。

第６図（Ｃ）、　（ｅ）に示すエンベロープ波形を得る
。。

これらの出力は、差動増幅器１８に互いに逆相。

関係となるように入力され、その出力には層成。

分、すなわち第６図のに示すような四期侶号し゛′ベベ
ル対応した出力を得る。この出力は可変利。

得増幅器１３の制御電圧として入力され、可変利。

得増幅器１６の出力の同期信号レベルが一定にな。

るように制御される。

第７図に、利得制御回路の他の具体例を示すミ〔１第５
図と同じ符号のブロックは同一機能を有す・るものとす
る。２１は＠流変動除去回路、２２は、・直流変動除去
用パルス発生回路である。

第５図と異なるのは、入力端子１２から入力さ。

れたビデオ信号は、直流変動除去回路２１て、同１期信
号先端′−位もしくはペデスタルレベルを−。

定電位に固定した後、可変利得増幅器１ろに入力。

する点である。このように構成する理由は、同。

期信号の振幅の検出精度を高めるためである。。

直流変動除去回路としては、クランプ回路や、第、。

、　ｌ　。

１０図に示すような回路がある。

第１０図において、２３は直流変動を有したビ。

デオ信号の入力端子、２４は、同期信号先端し゛ベル検
出用サンプリングホールドパルスの入力゛端子、２５は
ビデオ信号の出力端子、２６は、同５期信号先端レベル
サンプリングホールド回路、。

２７は差動増幅器である。

動作は、入力端子２５から入力されたビデオ信。

号の同期信号先端レベルをサンプリングホール′ドし、
そのホールド電圧を、ビデオ信号から減１１・算するこ
とにより、直流変動を除去するもので・ある。この同期
信号先端レベル検出用サンブリ・ングホールドパルスと
同期信号振幅を検出する。

同期信号先端レベル検出用サンプリングパルス。

およびペデスタルレベル検出用サンプリングバ、５ルス
の時間的位置関係は第８図に示す関係が好。

甘しい。

同図（ａ）は、利得制御回路に供給される、直流。

変動を有するビデオ信号、（ｂ）は厘流変動除云用。

のパルス、（Ｃ）は同期信号振幅レベル検出のため。。

・　８　・ の、ペデスタルレベル検出用サンプリングホー。

ルドバルス、（Ｃ）は同期信号先端レベル検出用す。

ンブリングホールドパルスである。同図に示す。

ように、これらパルスを時間軸上（ｂ）、　（ｄ）、　
（Ｃ）の゛順番に並べた方が良い理由は、同期信号指幅
し□ベル検出の精度を高めるためである。直ｉ変動。

除去回路２１として、キードクランプ回路を用　。

いた場合も、そのキーパルス位置に関してけ同。

様である。

第９図に他の具体例を示す。第５図と異なる１１・点ハ
、ペデスタルレベルサンプリングホールド・回路１９と
、同期信号先端レベルサンプリング・ホールド回路２０
に供給するビデオ信号を第１図・中の直流変動除去回路
４の後からとったことに。

ある・　　　　　　　　　　　　　　　　　　　１う理
由は、同期信号レベル検出精度を上るとと。

もに、第７図の直流変動除去回路２１を削除でき。

るためである、ただし、第７図の場合に比べ、。

可変利得増幅器１６には、ｌｈ流変動を含んだビデ。

オ信号が入力されるので、若干広いダイナミックレンジ
が必要となる。

〔発明の効果〕

本発明によれば００１１出力のビデオ信号を自動利得１
１１＃でＩＩＪ　＃できるので、ＣＯＤの利。

得がクロック周波数に対して称形でない場合に一□も、
振幅変動の少ないビデオ信号の時間軸補正。

ができる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック。 構成図、第２図はＣＯＤ利得のクロック周波数１０依存
性を示すグラフ、第３図は、可変利得増幅・器の入出力
特性を示すグラフ、第４図は、第１・回答部の信号波形
例を示す波形図、第５図は、。 本発明において用いる自動利得制御回路の具体。 例を示すブロック図、第６図は第５回答部の波、。 形例を示す波形図、第７図は、本発明において。 用いる自動利得制御回路の他の具体例を示すブ。 ロック図、第８図は第７図の各部の波形例を示。 す波形図、第９図は自動利得！！＋ｎ回路の史に他。 の具体例を示すブロック図、第１０図は、直流変２゜動
除去回路の具体例を示すブロック図である。 ２・・・・・・電荷結合装置 ３・・・・・・自動利得１１１＃回路 ４・・・・・・直流変動除去回路 １９・・・・・・ペデスタルレベルサンブリングホー５
ルド回路 ２０・・・・・・同期信号先端レベルサンプリングホ。 −ルド回路 遡 、ｚ　　　　、、６ｕ　　　１　０　≠Ｔ／辱（ＡＴ

Claims (1)

【特許請求の範囲】
1. １）ビデオ信号を入力される電荷結合装置を含み、該装
   置の出力として時間軸補正されたビデオ信号を出力する
   時間軸変動補正回路と、前記時間軸補正された出力ビデ
   オ信号の振幅を一定にする自動利得制御回路と、該自動
   利得制御回路の出力ビデオ信号の同期信号先端もしくは
   、ペデスタルレベルを一定電位に保つ直流変動除去回路
   とから成ることを特徴とするビデオ信号の時間軸補正装
   置。