JPH0310478A - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JPH0310478A JPH0310478A JP1144696A JP14469689A JPH0310478A JP H0310478 A JPH0310478 A JP H0310478A JP 1144696 A JP1144696 A JP 1144696A JP 14469689 A JP14469689 A JP 14469689A JP H0310478 A JPH0310478 A JP H0310478A
- Authority
- JP
- Japan
- Prior art keywords
- output
- attenuator
- period
- time axis
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007423 decrease Effects 0.000 claims description 7
- 230000002238 attenuated effect Effects 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 5
- 230000000737 periodic effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオテープレコーダ等の映像信号処理装置に
関し、特に電荷結合素子（ＣＣＤ：チャージカップルド
デバイス）等のクロックの周波数に応じて遅延時間が制
御される、いわゆるクロック駆動型のアナログ可変遅延
線を用いた時間軸補正装置に関する。
関し、特に電荷結合素子（ＣＣＤ：チャージカップルド
デバイス）等のクロックの周波数に応じて遅延時間が制
御される、いわゆるクロック駆動型のアナログ可変遅延
線を用いた時間軸補正装置に関する。
従来の技術
第２図は従来の時間軸補正装置のブロック図を示したも
のである。第２図において、１は再生ビデオ信号から時
間軸位相信号であるところの水平同期信号を分離するた
めの水平同期分離器、２は印加されるパルスの周期を検
出し、予め定められた基準の周期からの増減に応じて出
力レベルが増減するデジタル出力を発生する周期検出器
、３は前記周期検出器２のデジタル出力を一水平走査期
間１Ｈごとに順次加算する積分器、４は前記積分器３の
デジタル出力をアナログ電圧に変換するためのＤＡコン
バータ、６は電圧制御発振器（以下、ＶＣＯと略記）、
６はクロック駆動型のアナログ可変遅延線である電荷結
合素子（以下、ＣＯＤと略記）、７は再生ビデオ信号入
力端子、８はビデオ信号出力端子である。
のである。第２図において、１は再生ビデオ信号から時
間軸位相信号であるところの水平同期信号を分離するた
めの水平同期分離器、２は印加されるパルスの周期を検
出し、予め定められた基準の周期からの増減に応じて出
力レベルが増減するデジタル出力を発生する周期検出器
、３は前記周期検出器２のデジタル出力を一水平走査期
間１Ｈごとに順次加算する積分器、４は前記積分器３の
デジタル出力をアナログ電圧に変換するためのＤＡコン
バータ、６は電圧制御発振器（以下、ＶＣＯと略記）、
６はクロック駆動型のアナログ可変遅延線である電荷結
合素子（以下、ＣＯＤと略記）、７は再生ビデオ信号入
力端子、８はビデオ信号出力端子である。
以上の構成による従来例の時間軸補正装置について、以
下その動作を説明する。一般に、映像信号再生装置にお
ける記録媒体からの再生信号は時間軸変動を含んでいる
。この時間軸変動を含んだ再生ビデオ信号は入力端子７
に入力され、水平同期分離器１とＣＣＤｅに導かれる。
下その動作を説明する。一般に、映像信号再生装置にお
ける記録媒体からの再生信号は時間軸変動を含んでいる
。この時間軸変動を含んだ再生ビデオ信号は入力端子７
に入力され、水平同期分離器１とＣＣＤｅに導かれる。
そして、水平同期分離器１では再生ビデオ信号に含゛ま
れろ水平同期信号を抽出し、その出力は周期検出器２に
印加される。そして、予め定められた基準同期からの増
減に応じた出力が前記周期検出器２よりデジタル信号と
して出力され、積分器３に印加される。
れろ水平同期信号を抽出し、その出力は周期検出器２に
印加される。そして、予め定められた基準同期からの増
減に応じた出力が前記周期検出器２よりデジタル信号と
して出力され、積分器３に印加される。
積分器３では前記周期検出器２のデジタル出力を一水平
走査期間１Ｈごとに順次加算することにより積分し、そ
の積分されたデジタル信号を出力する。つまり、前記積
分器３の動作は、周期検出器２のデジタル出力の表わす
周期誤差を積分することにより位相誤差に変換するもの
である。この積分器３のデジタル出力は、ＤＡコンバー
タ４に入力され、ＤＡコンバータ４よりアナログ電圧に
変換された位相誤差電圧が出力される。前記ＤＡコンバ
ータ４の出力の位相誤差電圧はＶＣＯ６に入力され、Ｃ
ＣＤａの駆動クロック周波数を変化させる。そして、Ｃ
ＣＤａに入力された再生ビデオ信号の時間軸変動量が零
になるよう前記駆動クロック周波数が制御され、ＣＣＤ
６より時間軸変動が補正された再生ビデオ信号が出力さ
れることになる。
走査期間１Ｈごとに順次加算することにより積分し、そ
の積分されたデジタル信号を出力する。つまり、前記積
分器３の動作は、周期検出器２のデジタル出力の表わす
周期誤差を積分することにより位相誤差に変換するもの
である。この積分器３のデジタル出力は、ＤＡコンバー
タ４に入力され、ＤＡコンバータ４よりアナログ電圧に
変換された位相誤差電圧が出力される。前記ＤＡコンバ
ータ４の出力の位相誤差電圧はＶＣＯ６に入力され、Ｃ
ＣＤａの駆動クロック周波数を変化させる。そして、Ｃ
ＣＤａに入力された再生ビデオ信号の時間軸変動量が零
になるよう前記駆動クロック周波数が制御され、ＣＣＤ
６より時間軸変動が補正された再生ビデオ信号が出力さ
れることになる。
発明が解決しようとする課題
たとえば、ＶＴＲの高速サーチなど記録時のテープ速度
と異なるテープ速度での特殊再生モード時においては１
通常再生状態に比べ、その内生映像信号の時間軸は大き
く変動することになる。よって、特殊再生時においても
、時間軸補正を行う場合、検出された周期誤差は大きい
ものとなるため特に積分を行う積分器３とＤＡコンバー
タ４のデジタル処理部分のビット数が多くなり、これら
の回路規模が大きくなってしまう。このため、上記従来
の構成の時間軸補正装置ではシステムを構成実現するた
めの価格が上がったり、特にＤＡコンバータにおいては
技術的にも実現が困難になってくるという欠点を有して
いた。
と異なるテープ速度での特殊再生モード時においては１
通常再生状態に比べ、その内生映像信号の時間軸は大き
く変動することになる。よって、特殊再生時においても
、時間軸補正を行う場合、検出された周期誤差は大きい
ものとなるため特に積分を行う積分器３とＤＡコンバー
タ４のデジタル処理部分のビット数が多くなり、これら
の回路規模が大きくなってしまう。このため、上記従来
の構成の時間軸補正装置ではシステムを構成実現するた
めの価格が上がったり、特にＤＡコンバータにおいては
技術的にも実現が困難になってくるという欠点を有して
いた。
本発明は上記従来の構成の時間軸補正装置の問題点を解
決するもので、周期誤差を積分した位相誤差を表わす電
圧によってＶＣＯを制御しつつ、回路規模が大きくなる
ことに伴う大巾な価格上昇を防ぎ、かつ、実現容易なビ
ット数のＤＡコンバータによって構成される時間軸補正
装置を提供することを目的とする。
決するもので、周期誤差を積分した位相誤差を表わす電
圧によってＶＣＯを制御しつつ、回路規模が大きくなる
ことに伴う大巾な価格上昇を防ぎ、かつ、実現容易なビ
ット数のＤＡコンバータによって構成される時間軸補正
装置を提供することを目的とする。
課題を解決するだめの手段
本発明の時間軸補正装置は上記の目的を達成するために
、ビデオ信号が供給されるクロック駆動型のアナログ可
変遅延線と、前記アナログ可変遅延線に供給される映像
信号中の水平同期信号を分離する水平同期分離回路と、
前記水平同期分離回路よりの水平同期信号の周期と基準
周期との増減に応じて出力電圧が増減する検出出力を発
生する周期検出器と、記録時のテープ速度と異なるテー
プ速度による再生時を表わす制御信号を用いて前記周期
検出器の出力を減衰させる減衰器と、前記減衰器出力を
順次加算する積分手段と、前記積分手段の出力を前記制
御信号により、減衰器によって減衰された割合外増幅す
る増幅器と、前記増幅器の出力電圧によって発振周波数
が制御される電圧制御発振器とから成り、前記電圧制御
発振器の出力が前記アナログ可変遅延線のクロックとし
て供給されることを特徴とする。
、ビデオ信号が供給されるクロック駆動型のアナログ可
変遅延線と、前記アナログ可変遅延線に供給される映像
信号中の水平同期信号を分離する水平同期分離回路と、
前記水平同期分離回路よりの水平同期信号の周期と基準
周期との増減に応じて出力電圧が増減する検出出力を発
生する周期検出器と、記録時のテープ速度と異なるテー
プ速度による再生時を表わす制御信号を用いて前記周期
検出器の出力を減衰させる減衰器と、前記減衰器出力を
順次加算する積分手段と、前記積分手段の出力を前記制
御信号により、減衰器によって減衰された割合外増幅す
る増幅器と、前記増幅器の出力電圧によって発振周波数
が制御される電圧制御発振器とから成り、前記電圧制御
発振器の出力が前記アナログ可変遅延線のクロックとし
て供給されることを特徴とする。
作 用
前記構成によれば、記録時のテープ速度と異なるテープ
速度による特殊再生時、つまり、時間軸変動が大きく周
期誤差が大きい時は減衰器により周期誤差が減衰され、
その後積分される。そして、減衰された割合外増幅器に
より増幅され、補正に必要な電圧で電圧制御発振器が制
御されることになる。この時、積分手段の回路規模は大
きくならないが減衰器による減衰のため時間軸補正精度
は悪化してし１う。、しかし特殊再生時のみ補正精度が
悪化することから、視覚上その悪影響は非常に小さく問
題とはならない。よって、周期誤差を積分しつつ、特殊
再生時においても実現容易な回路規模の積分手段による
時間軸補正装置を提供できるわけである。
速度による特殊再生時、つまり、時間軸変動が大きく周
期誤差が大きい時は減衰器により周期誤差が減衰され、
その後積分される。そして、減衰された割合外増幅器に
より増幅され、補正に必要な電圧で電圧制御発振器が制
御されることになる。この時、積分手段の回路規模は大
きくならないが減衰器による減衰のため時間軸補正精度
は悪化してし１う。、しかし特殊再生時のみ補正精度が
悪化することから、視覚上その悪影響は非常に小さく問
題とはならない。よって、周期誤差を積分しつつ、特殊
再生時においても実現容易な回路規模の積分手段による
時間軸補正装置を提供できるわけである。
実施例
以下、本発明の一実施例の構成、動作について図面を参
照しながら説明する。
照しながら説明する。
第１図に本実施例のブロック図を示す。尚、第１図に示
す実施例において第２図に示した従来例と同一構成部分
には同一符号を用いている。本実施例と第２図の従来例
との差異は、特殊再生時を表わす制御信号の入力端子１
１と、前記入力端子１１より入力された制御信号によっ
て、周期検出器２の出力を減衰させ、積分器３へ出力す
る減衰器９と、前記入力端子１１より入力された制御信
号によって、ＤＡコンバータ４の出力を減衰器９で減衰
させた割合分増幅させ、ＶＣＯｓへ出力する増幅器１０
を設け、積分器３とＤＡコンバータ４の回路規模が大き
くならないよう構成した点である。
す実施例において第２図に示した従来例と同一構成部分
には同一符号を用いている。本実施例と第２図の従来例
との差異は、特殊再生時を表わす制御信号の入力端子１
１と、前記入力端子１１より入力された制御信号によっ
て、周期検出器２の出力を減衰させ、積分器３へ出力す
る減衰器９と、前記入力端子１１より入力された制御信
号によって、ＤＡコンバータ４の出力を減衰器９で減衰
させた割合分増幅させ、ＶＣＯｓへ出力する増幅器１０
を設け、積分器３とＤＡコンバータ４の回路規模が大き
くならないよう構成した点である。
本実施例は基本的には第２図に示した従来の時間軸補正
装置と同じ構成であるので、同一部分については詳細な
説明を省略し、その動作を説明する。
装置と同じ構成であるので、同一部分については詳細な
説明を省略し、その動作を説明する。
再生ビデオ信号入力端子７より入力された再生ビデオ信
号が水平同期分離器１とＣＣＤｅに導かれる。そして前
記水平同期分離器１の出力である水平同期信号が周期検
出器２に印加され、周期検出器２よりデジタル信号であ
るところの周期誤差が出力され、減衰器９に印加される
。ここで、減衰器９では入力端子１１より入力された制
御信号によって、時間軸変動量の大きい特殊再生時には
前記周期検出器２のデジタル出力の周期誤差をたとえば
、２ピット分ビットシフトを行いハ倍して積分器３に出
力する。その後、積分器３では１Ｈごとに加算すること
によシ積分し、ＤＡコンバータ４によってアナログ電圧
に変換された位相誤差電圧が増幅器１０に入力される。
号が水平同期分離器１とＣＣＤｅに導かれる。そして前
記水平同期分離器１の出力である水平同期信号が周期検
出器２に印加され、周期検出器２よりデジタル信号であ
るところの周期誤差が出力され、減衰器９に印加される
。ここで、減衰器９では入力端子１１より入力された制
御信号によって、時間軸変動量の大きい特殊再生時には
前記周期検出器２のデジタル出力の周期誤差をたとえば
、２ピット分ビットシフトを行いハ倍して積分器３に出
力する。その後、積分器３では１Ｈごとに加算すること
によシ積分し、ＤＡコンバータ４によってアナログ電圧
に変換された位相誤差電圧が増幅器１０に入力される。
増幅器１ｏでは、入力端子１１より入力された制御信号
によって特殊再生時には、この場合、ＤＡコンバータ４
の出力を４倍して出力する。つまり本実施例において、
特殊再生時には、積分器３とＤＡコンバータ４はそれぞ
れ通常再生時に比べ、４倍のダイナミックレンジまで動
作可能となるわけである。そして、この増幅器１０の出
力電圧がＶＣＯｓに印加され、時間軸補正のなされた再
生ビデオ信号がＣＣＤａより出力されることになる。こ
こで本実施例において特殊再生時には、時間軸補正精度
が％に悪化することになるが、高速サーチなど特殊再生
画像では視覚上悪影響は非常に小さく問題とはならない
。
によって特殊再生時には、この場合、ＤＡコンバータ４
の出力を４倍して出力する。つまり本実施例において、
特殊再生時には、積分器３とＤＡコンバータ４はそれぞ
れ通常再生時に比べ、４倍のダイナミックレンジまで動
作可能となるわけである。そして、この増幅器１０の出
力電圧がＶＣＯｓに印加され、時間軸補正のなされた再
生ビデオ信号がＣＣＤａより出力されることになる。こ
こで本実施例において特殊再生時には、時間軸補正精度
が％に悪化することになるが、高速サーチなど特殊再生
画像では視覚上悪影響は非常に小さく問題とはならない
。
以上のように本実施例によれば、特殊再生時に周期誤差
を減衰させる減衰器９と、ＶＣＯ制御電圧を増幅させる
増幅器１０を設けることにより、特殊再生時においても
、周期誤差を積分して位相誤差に変換しつつ、再生画面
上問題なく時間軸補正を行い、実現容易な回路規模の積
分器３とＤＡコンバータ４で構成される時間軸補正装置
を提供することができるわけである。
を減衰させる減衰器９と、ＶＣＯ制御電圧を増幅させる
増幅器１０を設けることにより、特殊再生時においても
、周期誤差を積分して位相誤差に変換しつつ、再生画面
上問題なく時間軸補正を行い、実現容易な回路規模の積
分器３とＤＡコンバータ４で構成される時間軸補正装置
を提供することができるわけである。
尚、減衰器の減衰量と増幅器の増幅量は特殊再生時にお
ける磁気テープの走行速度に応じた各モードにより、数
種類設定して選択制御を行えば、より最適な時間軸補正
精度を得ることができる。
ける磁気テープの走行速度に応じた各モードにより、数
種類設定して選択制御を行えば、より最適な時間軸補正
精度を得ることができる。
発明の効果
以上のように本発明は、記録時のテープ速度と異なるテ
ープ速度による特殊再生時に周期検出器出力を減衰させ
る減衰器と、同じく特殊再生時に積分手段により積分さ
れた位相誤差を減衰器によって減衰した割合分増幅する
増幅器とを設けることにより、前記特殊再生時において
も、実現容易な回路規模の積分手段によって、周期誤差
を積分して位相誤差に変換しつつ、再生画面上悪影響な
く時間軸変動が補正できる優れた時間軸補正装置を実現
できるものである。
ープ速度による特殊再生時に周期検出器出力を減衰させ
る減衰器と、同じく特殊再生時に積分手段により積分さ
れた位相誤差を減衰器によって減衰した割合分増幅する
増幅器とを設けることにより、前記特殊再生時において
も、実現容易な回路規模の積分手段によって、周期誤差
を積分して位相誤差に変換しつつ、再生画面上悪影響な
く時間軸変動が補正できる優れた時間軸補正装置を実現
できるものである。
第１図は本発明の実施例における時間軸補正装置のブロ
ック図、第２図は従来の時間軸補正装置のブロック図で
ある。 １・・・・・・水平同期分離器、２・・・・・・周期検
出器、３・・・・・・ｆＪ１５．４・・・・・・ＤＡコ
ンバータ、６・・・・・・電圧制御発振器（ＶＣＯ）、
６・・・・・・電荷結合素子（ＣＣＤ）、９・・・・・
・減衰器、１ｏ・・・・・・増幅器。
ック図、第２図は従来の時間軸補正装置のブロック図で
ある。 １・・・・・・水平同期分離器、２・・・・・・周期検
出器、３・・・・・・ｆＪ１５．４・・・・・・ＤＡコ
ンバータ、６・・・・・・電圧制御発振器（ＶＣＯ）、
６・・・・・・電荷結合素子（ＣＣＤ）、９・・・・・
・減衰器、１ｏ・・・・・・増幅器。
Claims (1)
- クロックの周波数に応じて遅延時間が制御されるアナロ
グ可変遅延線と、前記アナログ可変遅延線に供給される
映像信号中の水平同期信号を分離する水平同期分離回路
と、前記水平同期分離回路よりの水平同期信号の周期と
基準周期との増減に応じて出力電圧が増減する検出出力
を発生する周期検出器と、記録時のテープ速度と異なる
テープ速度による再生時を表わす制御信号を用いて前記
周期検出器の出力を減衰させる減衰器と、前記減衰器出
力を順次加算する積分手段と、前記積分手段の出力を前
記制御信号により、減衰器によって減衰された割合分増
幅する増幅器と、前記増幅器の出力電圧によって発振周
波数が制御される電圧制御発振器とから成り、前記電圧
制御発振器の出力が前記アナログ可変遅延線のクロック
として供給されることを特徴とする時間軸補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144696A JP2808676B2 (ja) | 1989-06-07 | 1989-06-07 | 時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144696A JP2808676B2 (ja) | 1989-06-07 | 1989-06-07 | 時間軸補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0310478A true JPH0310478A (ja) | 1991-01-18 |
| JP2808676B2 JP2808676B2 (ja) | 1998-10-08 |
Family
ID=15368145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1144696A Expired - Fee Related JP2808676B2 (ja) | 1989-06-07 | 1989-06-07 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808676B2 (ja) |
-
1989
- 1989-06-07 JP JP1144696A patent/JP2808676B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2808676B2 (ja) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956720A (en) | Jitter control circuit having signal delay device using CMOS supply voltage control | |
| US4637036A (en) | Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern | |
| JPH056272B2 (ja) | ||
| JP2808676B2 (ja) | 時間軸補正装置 | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| JPS586506A (ja) | 再生信号の時間軸補正装置 | |
| US5724471A (en) | Automatic phase control method and apparatus employing a region determiner | |
| JP2615794B2 (ja) | 時間軸補正装置 | |
| JPS5911506A (ja) | 時間軸変動補正装置 | |
| JP2679032B2 (ja) | ビデオデイスク再生装置 | |
| KR920013266A (ko) | 더블 어지뮤즈 4헤드 vtr에서 변속재생시 에러 보정 회로 | |
| JP2542919B2 (ja) | クランプ回路 | |
| KR900008244Y1 (ko) | 자기기록 재생장치의 화상기록 재생회로 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| KR890004227B1 (ko) | 색신호 처리장치 | |
| JPH0575895A (ja) | 映像信号の自動利得調整回路 | |
| JP2569962B2 (ja) | テレビジョン信号電力増幅器の特性補償回路 | |
| JPH0292177A (ja) | 時間軸補正装置 | |
| SU1663626A1 (ru) | Устройство дл многоканальной магнитной записи и воспроизведени сигналов | |
| JPH0810941B2 (ja) | 映像信号の処理装置 | |
| JPS6243266B2 (ja) | ||
| JPS62239686A (ja) | 磁気記録再生装置の時間軸補正回路 | |
| JPS58212272A (ja) | 時間軸変動成分補正装置 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPS6113785A (ja) | 時間軸エラ−補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |