JP2808676B2 - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JP2808676B2 JP2808676B2 JP1144696A JP14469689A JP2808676B2 JP 2808676 B2 JP2808676 B2 JP 2808676B2 JP 1144696 A JP1144696 A JP 1144696A JP 14469689 A JP14469689 A JP 14469689A JP 2808676 B2 JP2808676 B2 JP 2808676B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- time axis
- time
- attenuator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダ等の映像信号処理装置
に関し、特に電荷結合素子（CCD:チャージカップルドデ
バイス）等のクロックの周波数に応じて遅延時間が制御
される、いわゆるクロック駆動型のアナログ可変遅延線
を用いた時間軸補正装置に関する。
に関し、特に電荷結合素子（CCD:チャージカップルドデ
バイス）等のクロックの周波数に応じて遅延時間が制御
される、いわゆるクロック駆動型のアナログ可変遅延線
を用いた時間軸補正装置に関する。
従来の技術 第２図は従来の時間軸補正装置のブロック図を示した
ものである。第２図において、１は再生ビデオ信号から
時間軸位相信号であるところの水平同期信号を分離する
ための水平同期分離器、２は印加されるパルスの周期を
検出し、予め定められた基準の周期からの増減に応じて
出力レベルが増減するデジタル出力を発生する周期検出
器、３は前記周期検出器２のデジタル出力を一水平走査
期間1Hごとに順次加算する積分器、４は前記積分器３の
デジタル出力をアナログ電圧に変換するためのDAコンバ
ータ、５は電圧制御発振器（以下、VCOと略記）、６は
クロック駆動型のアナログ可変遅延線である電荷結合素
子（以下、CCDと略記）、７は再生ビデオ信号入力端
子、８はビデオ信号出力端子である。
ものである。第２図において、１は再生ビデオ信号から
時間軸位相信号であるところの水平同期信号を分離する
ための水平同期分離器、２は印加されるパルスの周期を
検出し、予め定められた基準の周期からの増減に応じて
出力レベルが増減するデジタル出力を発生する周期検出
器、３は前記周期検出器２のデジタル出力を一水平走査
期間1Hごとに順次加算する積分器、４は前記積分器３の
デジタル出力をアナログ電圧に変換するためのDAコンバ
ータ、５は電圧制御発振器（以下、VCOと略記）、６は
クロック駆動型のアナログ可変遅延線である電荷結合素
子（以下、CCDと略記）、７は再生ビデオ信号入力端
子、８はビデオ信号出力端子である。
以上の構成による従来例の時間軸補正装置について、
以下その動作を説明する。一般に、映像信号再生装置に
おける記録媒体からの再生信号は時間軸変動を含んでい
る。この時間軸変動を含んだ再生ビデオ信号は入力端子
７に入力され、水平同期分離器１とCCD6に導かれる。そ
して、水平同期分離器１では再生ビデオ信号に含まれる
水平同期信号を抽出し、その出力は周期検出器２に印加
される。そして、予め定められた基準同期からの増減に
応じた出力が前記周期検出器２よりデジタル信号として
出力され、積分器３に印加される。積分器３では前記周
期検出器２のデジタル出力を一水平走査期間1Hごとに順
次加算することにより積分し、その積分されたデジタル
信号を出力する。つまり、前記積分器３の動作は、周期
検出器２のデジタル出力の表わす周期誤差を積分するこ
とにより位相誤差に変換するものである。この積分器３
のデジタル出力は、DAコンバータ４に入力され、DA紺倍
た４よりアナログ電圧に変換された位相誤差電圧が出力
される。前記DAコンバータ４の出力の位相誤差電圧はVC
O5に入力され、CCD6の駆動クロック周波数を変化させ
る。そして、CCD6に入力された再生ビデオ信号の時間軸
変動量が零になるよう前記駆動クロック周波数が制御さ
れ、CCD6より時間軸変動が補正された再生ビデオ信号が
出力されることになる。
以下その動作を説明する。一般に、映像信号再生装置に
おける記録媒体からの再生信号は時間軸変動を含んでい
る。この時間軸変動を含んだ再生ビデオ信号は入力端子
７に入力され、水平同期分離器１とCCD6に導かれる。そ
して、水平同期分離器１では再生ビデオ信号に含まれる
水平同期信号を抽出し、その出力は周期検出器２に印加
される。そして、予め定められた基準同期からの増減に
応じた出力が前記周期検出器２よりデジタル信号として
出力され、積分器３に印加される。積分器３では前記周
期検出器２のデジタル出力を一水平走査期間1Hごとに順
次加算することにより積分し、その積分されたデジタル
信号を出力する。つまり、前記積分器３の動作は、周期
検出器２のデジタル出力の表わす周期誤差を積分するこ
とにより位相誤差に変換するものである。この積分器３
のデジタル出力は、DAコンバータ４に入力され、DA紺倍
た４よりアナログ電圧に変換された位相誤差電圧が出力
される。前記DAコンバータ４の出力の位相誤差電圧はVC
O5に入力され、CCD6の駆動クロック周波数を変化させ
る。そして、CCD6に入力された再生ビデオ信号の時間軸
変動量が零になるよう前記駆動クロック周波数が制御さ
れ、CCD6より時間軸変動が補正された再生ビデオ信号が
出力されることになる。
発明が解決しようとする課題 たとえば、VTRの高速サーチなど記録時のテープ速度
と異なるテープ速度での特殊再生モード時においては、
通常再生状態に比べ、その再生映像信号の時間軸は大き
く変動することになる。よって、特殊再生時において
も、時間軸補正を行う場合、検出された周期誤差は大き
いものとなるため特に積分を行う積分器３とDAコンバー
タ４のデジタル処理部分のビット数が多くなり、これら
の回路規模が大きくなってしまう。このため、上記従来
の構成の時間軸補正装置ではシステムを構成実現するた
めの価格が上がったり、特にDAコンバータにおいては技
術的にも実現が困難になってくるという欠点を有してい
た。
と異なるテープ速度での特殊再生モード時においては、
通常再生状態に比べ、その再生映像信号の時間軸は大き
く変動することになる。よって、特殊再生時において
も、時間軸補正を行う場合、検出された周期誤差は大き
いものとなるため特に積分を行う積分器３とDAコンバー
タ４のデジタル処理部分のビット数が多くなり、これら
の回路規模が大きくなってしまう。このため、上記従来
の構成の時間軸補正装置ではシステムを構成実現するた
めの価格が上がったり、特にDAコンバータにおいては技
術的にも実現が困難になってくるという欠点を有してい
た。
本発明は上記従来の構成の時間軸補正装置の問題点を
解決するもので、周期誤差を積分した位相誤差を表わす
電圧によってVCOを制御しつつ、回路規模が大きくなる
ことに伴う大巾な価格上昇を防ぎ、かつ、実現容易なビ
ット数のDAコンバータによって構成される時間軸補正装
置を提供することを目的とする。
解決するもので、周期誤差を積分した位相誤差を表わす
電圧によってVCOを制御しつつ、回路規模が大きくなる
ことに伴う大巾な価格上昇を防ぎ、かつ、実現容易なビ
ット数のDAコンバータによって構成される時間軸補正装
置を提供することを目的とする。
課題を解決するための手段 本発明の時間軸補正装置は上記の目的を達成するため
に、ビデオ信号が供給されるクロック駆動型のアナログ
可変遅延線と、前記アナログ可変遅延線に供給される映
像信号中の水平同期信号を分離する水平同期分離回路
と、前記水平同期分離回路よりの水平同期信号の周期と
基準周期との増減に応じて出力電圧が増減する検出出力
を発生する周期検出器と、記録時のテープ速度と異なる
テープ速度による再生時を表わす制御信号を用いて前記
周期検出器の出力を減衰させる減衰器と、前記減衰器出
力を順次加算する積分手段と、前記積分手段の出力を前
記制御信号により、減衰器によって減衰された割合分増
幅する増幅器と、前記増幅器の出力電圧によって発振周
波数が制御される電圧制御発振器とから成り、前記電圧
制御発振器の出力が前記アナログ可変遅延線のクロック
として供給されることを特徴とする。
に、ビデオ信号が供給されるクロック駆動型のアナログ
可変遅延線と、前記アナログ可変遅延線に供給される映
像信号中の水平同期信号を分離する水平同期分離回路
と、前記水平同期分離回路よりの水平同期信号の周期と
基準周期との増減に応じて出力電圧が増減する検出出力
を発生する周期検出器と、記録時のテープ速度と異なる
テープ速度による再生時を表わす制御信号を用いて前記
周期検出器の出力を減衰させる減衰器と、前記減衰器出
力を順次加算する積分手段と、前記積分手段の出力を前
記制御信号により、減衰器によって減衰された割合分増
幅する増幅器と、前記増幅器の出力電圧によって発振周
波数が制御される電圧制御発振器とから成り、前記電圧
制御発振器の出力が前記アナログ可変遅延線のクロック
として供給されることを特徴とする。
作用 前記構成によれば、記録時のテープ速度と異なるテー
プ速度による特殊再生時、つまり、時間軸変動が大きく
周期誤差が大きい時は減衰器により周期誤差が減衰さ
れ、その後積分される。そして、減衰された割合分増幅
器により増幅され、補正に必要な電圧で電圧制御発振器
が制御されることになる。この時、積分手段の回路規模
は大きくならないが減衰器による減衰のため時間軸補正
精度は悪化してしまう。しかし特殊再生時のみ補正精度
が悪化することから、視覚上その悪影響は非常に小さく
問題とはならない。よって、周期誤差を積分しつつ、特
殊再生時においても実現容易な回路規模の積分手段によ
る時間軸補正装置を提供できるわけである。
プ速度による特殊再生時、つまり、時間軸変動が大きく
周期誤差が大きい時は減衰器により周期誤差が減衰さ
れ、その後積分される。そして、減衰された割合分増幅
器により増幅され、補正に必要な電圧で電圧制御発振器
が制御されることになる。この時、積分手段の回路規模
は大きくならないが減衰器による減衰のため時間軸補正
精度は悪化してしまう。しかし特殊再生時のみ補正精度
が悪化することから、視覚上その悪影響は非常に小さく
問題とはならない。よって、周期誤差を積分しつつ、特
殊再生時においても実現容易な回路規模の積分手段によ
る時間軸補正装置を提供できるわけである。
実 施 例 以下、本発明の一実施例の構成、動作について図面を
参照しながら説明する。
参照しながら説明する。
第１図に本実施例のブロック図を示す。尚、第１図に
示す実施例において第２図に示した従来例と同一構成部
分には同一符号を用いている。本実施例と第２図の従来
例との差異は、特殊再生時を表わす制御信号の入力端子
11と、前記入力端子11より入力された制御信号によっ
て、周期検出器２の出力を減衰させ、積分器３へ出力す
る減衰器９と、前記入力端子11より入力された制御信号
によって、DAコバータ４の出力を減衰器９で減衰された
割合分増幅させ、VCO5へ出力する増幅器10を設け、積分
器３とDAコンバータ４の回路規模が大きくならないよう
構成した点である。
示す実施例において第２図に示した従来例と同一構成部
分には同一符号を用いている。本実施例と第２図の従来
例との差異は、特殊再生時を表わす制御信号の入力端子
11と、前記入力端子11より入力された制御信号によっ
て、周期検出器２の出力を減衰させ、積分器３へ出力す
る減衰器９と、前記入力端子11より入力された制御信号
によって、DAコバータ４の出力を減衰器９で減衰された
割合分増幅させ、VCO5へ出力する増幅器10を設け、積分
器３とDAコンバータ４の回路規模が大きくならないよう
構成した点である。
本実施例は基本的には第２図に示した従来の時間軸補
正装置と同じ構成であるので、同一部分については詳細
な説明を省略し、その動作を説明する。
正装置と同じ構成であるので、同一部分については詳細
な説明を省略し、その動作を説明する。
再生ビデオ信号入力端子７より入力された再生ビデオ
信号が水平同期分離器１とCCD6に導かれる。そして前記
水平同期分離器１の出力である水平同期信号が周期検出
器２に印加され、周期検出器２よりデジタル信号である
ところの周期誤差が出力され、減衰器９に印加される。
ここで、減衰器９では入力端子11より入力された制御信
号によって、時間軸変動量の大きい特殊再生時には前記
周期検出器２のデジタル出力の周期誤差をたとえば、２
ビット分ビットシフトを行い1/4倍して積分器３に出力
する。その後、積分器３では1Hごとに加算することによ
り積分し、DAコンバータ４によってアナログ電圧に変換
された位相誤差電圧が増幅器10に入力される。増幅器10
では、入力端子11より入力された制御信号によって特殊
再生時には、この場合、DAコンバータ４の出力を４倍し
て出力する。つまり本実施例において、特殊再生時に
は、積分器３とDAコンバータ４はそれぞれ通常再生時に
比べ、４倍のダイナミックレンジまで動作可能となるわ
けである。そして、この増幅器10の出力電圧がVCO5に印
加され、時間補正のなされた再生ビデオ信号がCCD6より
出力されることになる。ここで本実施例において特殊再
生時には、時間軸補正精度が1/4に悪化することになる
が、高速サーチなど特殊再生画像では視覚上悪影響は非
常に小さく問題とはならない。
信号が水平同期分離器１とCCD6に導かれる。そして前記
水平同期分離器１の出力である水平同期信号が周期検出
器２に印加され、周期検出器２よりデジタル信号である
ところの周期誤差が出力され、減衰器９に印加される。
ここで、減衰器９では入力端子11より入力された制御信
号によって、時間軸変動量の大きい特殊再生時には前記
周期検出器２のデジタル出力の周期誤差をたとえば、２
ビット分ビットシフトを行い1/4倍して積分器３に出力
する。その後、積分器３では1Hごとに加算することによ
り積分し、DAコンバータ４によってアナログ電圧に変換
された位相誤差電圧が増幅器10に入力される。増幅器10
では、入力端子11より入力された制御信号によって特殊
再生時には、この場合、DAコンバータ４の出力を４倍し
て出力する。つまり本実施例において、特殊再生時に
は、積分器３とDAコンバータ４はそれぞれ通常再生時に
比べ、４倍のダイナミックレンジまで動作可能となるわ
けである。そして、この増幅器10の出力電圧がVCO5に印
加され、時間補正のなされた再生ビデオ信号がCCD6より
出力されることになる。ここで本実施例において特殊再
生時には、時間軸補正精度が1/4に悪化することになる
が、高速サーチなど特殊再生画像では視覚上悪影響は非
常に小さく問題とはならない。
以上のように本実施例によれば、特殊再生時に同期誤
差を減衰させる減衰器９と、VCO制御電圧を増幅させる
増幅器10を設けることにより、特殊再生時においても、
周期誤差を積分して位相誤差に変換しつつ、再生画面上
問題なく時間軸補正を行い、実現容易な回路規模の積分
器３とDAコンバータ４で構成される時間軸補正装置を提
供することができるわけである。
差を減衰させる減衰器９と、VCO制御電圧を増幅させる
増幅器10を設けることにより、特殊再生時においても、
周期誤差を積分して位相誤差に変換しつつ、再生画面上
問題なく時間軸補正を行い、実現容易な回路規模の積分
器３とDAコンバータ４で構成される時間軸補正装置を提
供することができるわけである。
尚、減衰器の減衰量と増幅器の増幅量は特殊再生時に
おける磁気テープの走行速度に応じた各モードにより、
数種類設定して選択制御を行えば、より最適な時間軸補
正精度を得ることができる。
おける磁気テープの走行速度に応じた各モードにより、
数種類設定して選択制御を行えば、より最適な時間軸補
正精度を得ることができる。
発明の効果 以上のように本発明は、記録時のテープ速度と異なる
テープ速度による特殊再生時に周期検出器出力を減衰さ
せる減衰器と、同じく特殊再生時に積分手段により積分
された位相誤差を減衰器によって減衰した割合分増幅す
る増幅器とを設けることにより、前記特殊再生時におい
ても、実現容易な回路規模の積分手段によって、周期誤
差を積分して位相誤差に変換しつつ、再生画面上悪影響
なく時間軸変動が補正できる優れた時間軸補正装置を実
現できるものである。
テープ速度による特殊再生時に周期検出器出力を減衰さ
せる減衰器と、同じく特殊再生時に積分手段により積分
された位相誤差を減衰器によって減衰した割合分増幅す
る増幅器とを設けることにより、前記特殊再生時におい
ても、実現容易な回路規模の積分手段によって、周期誤
差を積分して位相誤差に変換しつつ、再生画面上悪影響
なく時間軸変動が補正できる優れた時間軸補正装置を実
現できるものである。
第１図は本発明の実施例における時間軸補正装置のブロ
ック図、第２図は従来の時間軸補正装置のブロック図で
ある。 １……水平同期分離器、２……周期検出器、３……積分
器、４……DAコンバータ、５……電圧制御発振器（VC
O）、６……電荷結合素子（CCD）、９……減衰器、10…
…増幅器。
ック図、第２図は従来の時間軸補正装置のブロック図で
ある。 １……水平同期分離器、２……周期検出器、３……積分
器、４……DAコンバータ、５……電圧制御発振器（VC
O）、６……電荷結合素子（CCD）、９……減衰器、10…
…増幅器。
Claims (1)
- 【請求項１】クロックの周波数に応じて遅延時間が制御
されるアナログ可変遅延線と、前記アナログ可変遅延線
に供給される映像信号中の水平同期信号を分離する水平
同期分離回路と、前記水平同期分離回路よりの水平同期
信号の周期と基準周期との増減に応じて出力電圧が増減
する検出出力を発生する周期検出器と、記録時のテープ
速度と異なるテープ速度による再生時を表わす制御信号
を用いて前記周期検出器の出力を減衰させる減衰器と、
前記減衰器出力を順次加算する積分手段と、前記積分手
段の出力を前記制御信号により、減衰器によって減衰さ
れた割合分増幅する増幅器と、前記増幅器の出力電圧に
よって発振周波数が制御される電圧制御発振器とから成
り、前記電圧制御発振器の出力が前記アナログ可変遅延
線のクロックとして供給されることを特徴とする時間軸
補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144696A JP2808676B2 (ja) | 1989-06-07 | 1989-06-07 | 時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144696A JP2808676B2 (ja) | 1989-06-07 | 1989-06-07 | 時間軸補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0310478A JPH0310478A (ja) | 1991-01-18 |
| JP2808676B2 true JP2808676B2 (ja) | 1998-10-08 |
Family
ID=15368145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1144696A Expired - Fee Related JP2808676B2 (ja) | 1989-06-07 | 1989-06-07 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808676B2 (ja) |
-
1989
- 1989-06-07 JP JP1144696A patent/JP2808676B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0310478A (ja) | 1991-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4637036A (en) | Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern | |
| JP2808676B2 (ja) | 時間軸補正装置 | |
| US5617266A (en) | Motor stabilizing control apparatus for use with motors, including for use with a drum motor in a magnetic tape system | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| US5239245A (en) | Method of controlling rotational speeds and phases of a drum motor and a capstan motor in a vcr | |
| EP0445780B1 (en) | Image signal recording and reproducing system | |
| JP2615794B2 (ja) | 時間軸補正装置 | |
| JPS6119131B2 (ja) | ||
| JPS5936326B2 (ja) | ジカンジクゴサホセイソウチ | |
| JPS63113982A (ja) | デジタル信号検出回路 | |
| KR890004227B1 (ko) | 색신호 처리장치 | |
| KR100252109B1 (ko) | 디지털 브이씨알의 기록전류 자동설정 방법 및 장치 | |
| SU1663626A1 (ru) | Устройство дл многоканальной магнитной записи и воспроизведени сигналов | |
| JPS5911506A (ja) | 時間軸変動補正装置 | |
| JPH0575895A (ja) | 映像信号の自動利得調整回路 | |
| JP2569962B2 (ja) | テレビジョン信号電力増幅器の特性補償回路 | |
| SU1398109A1 (ru) | Устройство коррекции амплитудно-частотной характеристики видеомагнитофона | |
| SU1515398A1 (ru) | Устройство коррекции амплитудно-частотной характеристики цифрового видеомагнитофона | |
| JPS6015195B2 (ja) | 搬送色信号の処理回路 | |
| JPH0292177A (ja) | 時間軸補正装置 | |
| JPH0810941B2 (ja) | 映像信号の処理装置 | |
| JPS62229564A (ja) | トラツキングずれ調整装置 | |
| JPS61175952A (ja) | ビデオテ−プレコ−ダ | |
| JPS6243266B2 (ja) | ||
| JPH05307725A (ja) | 再生信号レベル検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |