JPH09187029A - Ｄｃレベルシフト回路 - Google Patents
Ｄｃレベルシフト回路Info
- Publication number
- JPH09187029A JPH09187029A JP7341605A JP34160595A JPH09187029A JP H09187029 A JPH09187029 A JP H09187029A JP 7341605 A JP7341605 A JP 7341605A JP 34160595 A JP34160595 A JP 34160595A JP H09187029 A JPH09187029 A JP H09187029A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- potential
- transistor
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/72—Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ｙ／Ｃ信号処理回路４からの輝度信号の直流
電位をシフトすることを目的とする。 【解決手段】 文字信号挿入回路５の直流電位に応じ
て、Ｙ／Ｃ信号処理回路４からの輝度信号の直流電位を
シフトさせる定電流回路６、あるいはカレントミラー回
路と、定電流回路６の出力を一旦バッファし、次段の文
字信号挿入回路５へ不要な電気的影響を防止するバッフ
ァ回路７と、から構成される。
電位をシフトすることを目的とする。 【解決手段】 文字信号挿入回路５の直流電位に応じ
て、Ｙ／Ｃ信号処理回路４からの輝度信号の直流電位を
シフトさせる定電流回路６、あるいはカレントミラー回
路と、定電流回路６の出力を一旦バッファし、次段の文
字信号挿入回路５へ不要な電気的影響を防止するバッフ
ァ回路７と、から構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の複合映像信
号を接続するインタフェース回路、特に、輝度信号の直
流電位をシフトさせるＤＣレベルシフト回路に関する。
号を接続するインタフェース回路、特に、輝度信号の直
流電位をシフトさせるＤＣレベルシフト回路に関する。
【０００２】
【従来の技術】図５は従来の回路構成の一例を示す図で
ある。ＶＴＲ等において、Ｙ／Ｃ信号分離回路４から出
力された輝度信号（Ｙ）、あるいは複合映像信号をクラ
ンプ回路８を介し、Ｙ／Ｃ信号ミックス回路（図示せ
ず）で加算して、文字信号挿入回路５に入力し、ここで
複合映像信号から分離した同期信号に同期してビデオス
イッチ（図示せず）を切り替えて、複合映像信号に文字
信号をスーパーインポーズする。
ある。ＶＴＲ等において、Ｙ／Ｃ信号分離回路４から出
力された輝度信号（Ｙ）、あるいは複合映像信号をクラ
ンプ回路８を介し、Ｙ／Ｃ信号ミックス回路（図示せ
ず）で加算して、文字信号挿入回路５に入力し、ここで
複合映像信号から分離した同期信号に同期してビデオス
イッチ（図示せず）を切り替えて、複合映像信号に文字
信号をスーパーインポーズする。
【０００３】ここで複合映像信号のクランプとは、垂
直、水平同期信号の分離やＡ／Ｄ変換等を行うときに複
合映像信号の黒レベルを一定にすることで、直流再生と
もいう。図４の（ｂ）に示すように、クランプは、ピー
ク値をクランプするピーククランプと同期信号をクラン
プするシンクチップ・クランプがある。映像信号の輝度
信号の部分ではトランジスタＴＲ４はオフになったまま
で、同期信号の部分でトランジスタＴＲ４がオンになっ
てコンデンサＣ+ が充電される。そして再びオフになる
と充電した電荷を放電する。この電圧レベルがシンクチ
ップ・クランプレベルに固定され、結果として直流電位
が再生される。
直、水平同期信号の分離やＡ／Ｄ変換等を行うときに複
合映像信号の黒レベルを一定にすることで、直流再生と
もいう。図４の（ｂ）に示すように、クランプは、ピー
ク値をクランプするピーククランプと同期信号をクラン
プするシンクチップ・クランプがある。映像信号の輝度
信号の部分ではトランジスタＴＲ４はオフになったまま
で、同期信号の部分でトランジスタＴＲ４がオンになっ
てコンデンサＣ+ が充電される。そして再びオフになる
と充電した電荷を放電する。この電圧レベルがシンクチ
ップ・クランプレベルに固定され、結果として直流電位
が再生される。
【０００４】
【発明が解決しようとする課題】上述した従来の回路例
では、Ｙ／Ｃ信号処理回路４と文字信号挿入回路５との
間にクランプ回路８を挿入しており、Ｒ３及びＴＲ５の
入力インピーダンスとＣ + でＬＰＦを構成して周波数特
性が悪化し、その結果、垂直同期信号にサグが発生し画
質が劣化するという問題点があった。
では、Ｙ／Ｃ信号処理回路４と文字信号挿入回路５との
間にクランプ回路８を挿入しており、Ｒ３及びＴＲ５の
入力インピーダンスとＣ + でＬＰＦを構成して周波数特
性が悪化し、その結果、垂直同期信号にサグが発生し画
質が劣化するという問題点があった。
【０００５】ここでサグとは波形の直線性歪みの一種
で、図４の（ｃ）に示すように、方形波の平坦部が傾斜
して生ずる歪みのことである。主に低周波特性の劣化に
よって生ずる。
で、図４の（ｃ）に示すように、方形波の平坦部が傾斜
して生ずる歪みのことである。主に低周波特性の劣化に
よって生ずる。
【０００６】
【課題を解決するための手段】図１は、本発明に係わる
ＤＣレベルシフト回路の基本構成を示す図である。既に
図５で説明した同様の構成には、同一の参照番号あるい
は記号を付して示す。本発明の基本構成は、従来の回路
とは異なりクランプ回路８の代わりに複合映像信号、よ
り正確にいえば輝度信号の直流電位をシフトさせるＤＣ
レベルシフト回路を挿入している。
ＤＣレベルシフト回路の基本構成を示す図である。既に
図５で説明した同様の構成には、同一の参照番号あるい
は記号を付して示す。本発明の基本構成は、従来の回路
とは異なりクランプ回路８の代わりに複合映像信号、よ
り正確にいえば輝度信号の直流電位をシフトさせるＤＣ
レベルシフト回路を挿入している。
【０００７】輝度信号をクランプして得た信号と輝度信
号のＤＣレベルをシフトさせて得た結果は、ほぼ同じ結
果が得られ、周波数特性の劣化もなく動作も高速であ
る。ただしクランプの場合は、輝度信号のシンクレベル
を固定して直流電位を決定するが、本発明のＤＣレベル
シフト回路は、輝度信号全体シフトさせて直流電位を決
定している点が異なる。
号のＤＣレベルをシフトさせて得た結果は、ほぼ同じ結
果が得られ、周波数特性の劣化もなく動作も高速であ
る。ただしクランプの場合は、輝度信号のシンクレベル
を固定して直流電位を決定するが、本発明のＤＣレベル
シフト回路は、輝度信号全体シフトさせて直流電位を決
定している点が異なる。
【０００８】
【発明の実施の形態】図２は、本発明に係わる第１実施
形態を示す図である。この実施形態による要旨は次の点
にある。本発明の実施形態によれば、電源電圧や温度変
化にかかわらず常に一定の電流を送出する定電流回路
６、あるいはカレントミラー回路と、次段の文字信号挿
入回路５への不要な電気的影響を防止するバッファ回路
７とから構成される。
形態を示す図である。この実施形態による要旨は次の点
にある。本発明の実施形態によれば、電源電圧や温度変
化にかかわらず常に一定の電流を送出する定電流回路
６、あるいはカレントミラー回路と、次段の文字信号挿
入回路５への不要な電気的影響を防止するバッファ回路
７とから構成される。
【０００９】図２に示す本発明の第１実施形態をさらに
詳しく説明する。第１のトランジスタＴＲ１と第２のト
ランジスタＴＲ２とで定電流回路６を構成している。こ
こで定電流回路６はカレントミラー回路である。カレン
トミラーとは、２つのトランジスタを電気的、温度特性
的にほぼ同じ特性にすると、両方のトランジスタのＶ VE
（ベース−エミッタ間電圧）は同じになり、第１のトラ
ンジスタＴＲ１のコレクタに入力する電流と第２のトラ
ンジスタＴＲ２のコレクタから出力される電流が同じに
なる。定電流回路６は、電源電圧や温度の変動に対し電
流を一定にする機能がある。Ｙ／Ｃ信号処理回路４の出
力をＤＣレベルシフト回路の第１のトランジスタＴＲ１
のコレクタに入力したＹ信号（同期信号を含む）は、第
１のトランジスタＴＲ１のベースから第２のトランジス
タのＴＲ２のベースに入りコレクタから出力される。こ
のとき、第１の抵抗Ｒ１と第２のトランジスタＴＲ２に
流れる電流Ｉによりａ点の直流電位が図４に示すよう
に、Ｒ１×Ｉ（Ｖ）降下する。第２の抵抗Ｒ２の値を大
きくすると直流電位のレベルが低くなり、第２の抵抗Ｒ
２の値を小さくすると直流電位のレベルが高くなる。
詳しく説明する。第１のトランジスタＴＲ１と第２のト
ランジスタＴＲ２とで定電流回路６を構成している。こ
こで定電流回路６はカレントミラー回路である。カレン
トミラーとは、２つのトランジスタを電気的、温度特性
的にほぼ同じ特性にすると、両方のトランジスタのＶ VE
（ベース−エミッタ間電圧）は同じになり、第１のトラ
ンジスタＴＲ１のコレクタに入力する電流と第２のトラ
ンジスタＴＲ２のコレクタから出力される電流が同じに
なる。定電流回路６は、電源電圧や温度の変動に対し電
流を一定にする機能がある。Ｙ／Ｃ信号処理回路４の出
力をＤＣレベルシフト回路の第１のトランジスタＴＲ１
のコレクタに入力したＹ信号（同期信号を含む）は、第
１のトランジスタＴＲ１のベースから第２のトランジス
タのＴＲ２のベースに入りコレクタから出力される。こ
のとき、第１の抵抗Ｒ１と第２のトランジスタＴＲ２に
流れる電流Ｉによりａ点の直流電位が図４に示すよう
に、Ｒ１×Ｉ（Ｖ）降下する。第２の抵抗Ｒ２の値を大
きくすると直流電位のレベルが低くなり、第２の抵抗Ｒ
２の値を小さくすると直流電位のレベルが高くなる。
【００１０】この回路で輝度信号の直流電位をシフトす
る理由は、Ｙ／Ｃ信号処理回路４の複合映像信号の直流
電位はすでに固定されているが、この電位では、集積回
路化されている文字信号挿入回路５には多少電位が高く
最適に動作できないため、直流電位を降下させる必要が
あるから、画面の明るさ、すなわち輝度を低下させて適
度な画面の明るさにするためである。
る理由は、Ｙ／Ｃ信号処理回路４の複合映像信号の直流
電位はすでに固定されているが、この電位では、集積回
路化されている文字信号挿入回路５には多少電位が高く
最適に動作できないため、直流電位を降下させる必要が
あるから、画面の明るさ、すなわち輝度を低下させて適
度な画面の明るさにするためである。
【００１１】以上のことから分かるように、直流電位が
低くなると文字信号の輝度レベルが低くなり、直流電位
が高くなると文字信号の輝度レベルが高くなるという相
関関係がある。一般に、容量結合した増幅回路を用いる
と、直流成分が失われ複合映像信号の黒レベルが変動す
る。複合映像信号が水平同期信号の最低レベルでシンク
チップ・クランプされていると、文字信号の輝度レベル
は、複合映像信号のペデスタル・レベル以上の電圧でな
ければならない。
低くなると文字信号の輝度レベルが低くなり、直流電位
が高くなると文字信号の輝度レベルが高くなるという相
関関係がある。一般に、容量結合した増幅回路を用いる
と、直流成分が失われ複合映像信号の黒レベルが変動す
る。複合映像信号が水平同期信号の最低レベルでシンク
チップ・クランプされていると、文字信号の輝度レベル
は、複合映像信号のペデスタル・レベル以上の電圧でな
ければならない。
【００１２】直流電位が降下した輝度信号は、第３のト
ランジスタＴＲ３と第３の抵抗Ｒ３で構成されるバッフ
ァ７を経て文字信号挿入回路５に供給される。図３は、
本発明に係わる第２実施形態を示す図である。この第２
実施形態は第１実施形態と回路構成は同じである。第１
実施形態では、ＤＣレベルシフト回路の入力先がＹ／Ｃ
信号処理回路４、出力先が文字信号挿入回路５になって
いたのが、第２実施形態では、複合映像信号処理回路９
と同期信号分離回路やＡ／Ｄ変換回路１０などの間に追
加することが可能である。同期信号分離やＡ／Ｄ変換を
行うときにも同様に直流電位を固定する必要がある。も
し、直流電位が一定でなく絶えず変動すると正常な信号
処理を行うことができなくなる。第２実施形態の詳細な
回路動作は第１実施形態と同じなので省略する。
ランジスタＴＲ３と第３の抵抗Ｒ３で構成されるバッフ
ァ７を経て文字信号挿入回路５に供給される。図３は、
本発明に係わる第２実施形態を示す図である。この第２
実施形態は第１実施形態と回路構成は同じである。第１
実施形態では、ＤＣレベルシフト回路の入力先がＹ／Ｃ
信号処理回路４、出力先が文字信号挿入回路５になって
いたのが、第２実施形態では、複合映像信号処理回路９
と同期信号分離回路やＡ／Ｄ変換回路１０などの間に追
加することが可能である。同期信号分離やＡ／Ｄ変換を
行うときにも同様に直流電位を固定する必要がある。も
し、直流電位が一定でなく絶えず変動すると正常な信号
処理を行うことができなくなる。第２実施形態の詳細な
回路動作は第１実施形態と同じなので省略する。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
次のような顕著な効果を有する。 （ｉ）電源投入時など、クランプ回路８の追加時の欠点
である直流電位が固定されるまでの時間がかからない。 （ｉｉ）周波数特性の劣化による垂直同期信号のサグの
発生を防ぐことができる。
次のような顕著な効果を有する。 （ｉ）電源投入時など、クランプ回路８の追加時の欠点
である直流電位が固定されるまでの時間がかからない。 （ｉｉ）周波数特性の劣化による垂直同期信号のサグの
発生を防ぐことができる。
【図１】本発明に基づくＤＣレベルシフト回路の要部構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明に基づくＤＣレベルシフト回路の第１実
施形態を示す回路図である。
施形態を示す回路図である。
【図３】本発明に基づくＤＣレベルシフト回路の第２実
施形態を示す回路図である。
施形態を示す回路図である。
【図４】輝度信号の直流電位のシフトと輝度信号のサグ
の発生を示す説明図である。
の発生を示す説明図である。
【図５】クランプ回路を追加した従来の回路構成を示す
回路図である。
回路図である。
１…定電流手段 ２…緩衝手段 ４…輝度・色信号（Ｙ／Ｃ）処理回路 ５…文字信号挿入回路 ６…定電流回路 ７…バッファ ８…クランプ回路 ９…複合映像信号処理回路 １０…同期信号分離・Ａ／Ｄ変換回路
Claims (4)
- 【請求項１】 輝度・色信号（Ｙ／Ｃ）処理回路（４）
と文字信号挿入回路（５）との間に設けられ、直流電位
を再設定するためのＤＣレべルシフト回路において、 文字信号挿入回路（５）の直流電位に応じて、輝度・色
信号（Ｙ／Ｃ）処理回路（４）からの直流電位をシフト
させる定電流手段（１）と、 前記定電流手段（１）の出力を一旦バッファし、不要な
電気的影響を防止する緩衝手段（２）と、を具備するこ
とを特徴とするＤＣレベルシフト回路。 - 【請求項２】 輝度・色信号処理回路（４）と文字信号
挿入回路（５）との間に設けられるＤＣレベルシフト回
路であって、 映像信号の交流成分を変化させずに直流電位をシフトさ
せる定電流回路（１）と、前記定電流回路（１）の出力
を一旦バッファし、次段への不要な電気的影響を防止す
るバッファ回路（２）とを備えることを特徴とするＤＣ
レベルシフト回路。 - 【請求項３】 前記定電流回路（１）は、前記輝度・色
信号処理回路（４）に直列に接続した第１の抵抗（Ｒ
１）と、電源（Ｖｃｃ）とコレクタとの間に接続された
第２の抵抗（Ｒ２）と、前記コレクタとベースを短絡
し、エミッタを接地した第１のトランジスタ（ＴＲ１）
と、前記第１のトランジスタ（ＴＲ１）のベースにベー
スが共通接続され、コレクタと前記第１の抵抗が接続さ
れた第２のトランジスタ（ＴＲ２）と、を具備する請求
項２に記載のＤＣレベルシフト回路。 - 【請求項４】 前記バッファ回路（２）は、前記第１の
抵抗（Ｒ１）と前記第２のトランジスタ（ＴＲ２）のコ
レクタ出力にベースを共通接続し、コレクタを接地した
第３のトランジスタ（ＴＲ３）と、前記第３のトランジ
スタ（ＴＲ３）のエミッタに接続され、エミッタと第３
の抵抗（Ｒ３）の共通接点を前記文字信号挿入回路
（５）の入力に接続した第３の抵抗（Ｒ３）と、を具備
する請求項２に記載のＤＣレベルシフト回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34160595A JP3759646B2 (ja) | 1995-12-27 | 1995-12-27 | Ｄｃレベルシフト回路 |
| KR1019960065877A KR100214628B1 (ko) | 1995-12-27 | 1996-12-14 | 디씨(dc) 레벨 시프트회로 |
| KR1019960069911A KR100292734B1 (ko) | 1995-12-25 | 1996-12-21 | 광연산처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34160595A JP3759646B2 (ja) | 1995-12-27 | 1995-12-27 | Ｄｃレベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09187029A true JPH09187029A (ja) | 1997-07-15 |
| JP3759646B2 JP3759646B2 (ja) | 2006-03-29 |
Family
ID=18347376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34160595A Expired - Fee Related JP3759646B2 (ja) | 1995-12-25 | 1995-12-27 | Ｄｃレベルシフト回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3759646B2 (ja) |
| KR (1) | KR100214628B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102262151B1 (ko) | 2019-03-19 | 2021-06-07 | 배성주 | 밥알의 건조 및 갈변현상을 방지하는 수분 조절장치가 구비된 전기밥솥 |
| KR20200111412A (ko) | 2019-03-19 | 2020-09-29 | 배성주 | 밥알의 건조 및 갈변현상을 방지하는 수분 조절장치가 구비된 전기밥솥 |
-
1995
- 1995-12-27 JP JP34160595A patent/JP3759646B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-14 KR KR1019960065877A patent/KR100214628B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970049206A (ko) | 1997-07-29 |
| JP3759646B2 (ja) | 2006-03-29 |
| KR100214628B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH037184B2 (ja) | ||
| JPS6276886A (ja) | 画像表示装置を有する映像信号処理装置 | |
| JP3759646B2 (ja) | Ｄｃレベルシフト回路 | |
| US3955047A (en) | D.C. reinsertion in video amplifier | |
| US5864371A (en) | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation | |
| US4612577A (en) | Video signal processor with selective clamp | |
| JPS622518B2 (ja) | ||
| KR920001012B1 (ko) | 비데오신호 처리회로 | |
| US5333019A (en) | Method of adjusting white balance of CRT display, apparatus for same, and television receiver | |
| JP2929048B2 (ja) | テレビジョン装置 | |
| KR100244989B1 (ko) | 텔레비젼 시스템의 동기 펄스성분 보정장치 | |
| US5229854A (en) | Vertical sync separator | |
| US7184097B2 (en) | On-screen display apparatus | |
| JP3403095B2 (ja) | クランプ回路 | |
| JP3203762B2 (ja) | 映像信号制限回路 | |
| JP2916392B2 (ja) | カラーテレビジョン受像機 | |
| JPH05274787A (ja) | 自動利得制御回路 | |
| JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
| KR820000914B1 (ko) | 비데오 신호처리장치 | |
| KR940008039B1 (ko) | 하이-비젼(Hi-Vision)용 영상신호 출력회로 | |
| KR940000159Y1 (ko) | 고화질용 키드 펄스 발생기 | |
| JP3329149B2 (ja) | クランプパルス発生方法およびその回路 | |
| JPH05115052A (ja) | ピーク輝度伸長回路 | |
| KR940002196Y1 (ko) | 휘도신호분리회로 | |
| JP2698263B2 (ja) | 波形検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050111 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |