KR100214628B1 - 디씨(dc) 레벨 시프트회로 - Google Patents

디씨(dc) 레벨 시프트회로 Download PDF

Info

Publication number
KR100214628B1
KR100214628B1 KR1019960065877A KR19960065877A KR100214628B1 KR 100214628 B1 KR100214628 B1 KR 100214628B1 KR 1019960065877 A KR1019960065877 A KR 1019960065877A KR 19960065877 A KR19960065877 A KR 19960065877A KR 100214628 B1 KR100214628 B1 KR 100214628B1
Authority
KR
South Korea
Prior art keywords
circuit
potential
level shift
signal
transistor
Prior art date
Application number
KR1019960065877A
Other languages
English (en)
Other versions
KR970049206A (ko
Inventor
가즈히사 이와모또
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Publication of KR970049206A publication Critical patent/KR970049206A/ko
Application granted granted Critical
Publication of KR100214628B1 publication Critical patent/KR100214628B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/72—Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은, Y/C 신호 처리회로(4)에서의 휘도 신호의 직류 전위를 시프트하는 것을 목적으로 한다.
문자 신호 삽입회로(5)의 직류 전위에 따라, Y/C 신호 처리회로(4)에서의 휘도 신호의 직류 전위를 시프트시키는 정전류 회로(6), 또는 커런트 미러 회로와, 정전류회로(6)의 출력을 일단 버퍼하고, 다음 단의 문자 신호 삽입회로(5)에 발생하는 불필요한 전기적 영향을 방지하는 버퍼회로(7)로 구성된다.

Description

디씨(DC) 레벨 시프트회로
본 발명은, 복수의 복합 영상 신호를 접속하는 인터페이스 회로, 특히, 휘도 신호의 직류 전위를 시프트시키는 DC 레벨 시프트회로에 관한 것이다.
도 5 는 종래의 회로 구성의 일례를 도시한 도면이다. VTR 등에 있어, Y/C 신호 분리회로(4)에서 출력된 휘도 신호(Y), 또는 복합 영상 신호를 클램프회로(8)을 매개로 하여, Y/C 신호 믹스회로(도시 않음)로 가산하여, 문자 신호 삽입회로(5)에 입력하고, 여기에서 복합 영상 신호에서 분리된 동기 신호에 동기하여 중복한다.
여기서 복합 영상 신호의 클램프란, 수직, 수평 동기 신호의 분리와 A/D 변환 등을 행할 경우에 복합 영상 신호의 흑 레벨을 일정히 하므로, 직류 재생이라고도 한다. 도 4b 에 도시한 바와 같이, 클램프는, 피크체를 클램프하는 피크 클램프와 동기 신호를 클램프하는 싱크 팁 ·클램프가 있다.
영상 신호의 휘도 신호의 부분에서는 트랜지스터 TR4는 오프된 채로, 동기 신호의 부분에서 트랜지스터 TR4 가 온이 되어 콘덴서 C+가 방전된다. 그리고 다시 온이 되면 충전된 전하를 방전한다. 이 전압 레벨이 싱크 팁·클램프 레벨에 고정되어, 결과적으로 직류 전위가 재생된다.
기술한 종래의 회로예에서는, Y/C 신호 처리회로(4)와 문자 신호 삽입회로(5)의 사이에 클램프 회로(8)를 삽입하고, R3 및 TR5의 입력 임피던스와 C+로 LPF를 구성하여 주파수 특성이 악화되고, 그 결과 수직 동기 신호에 새그가 발생하여 화질이 열화된다는 문제점이 있었다.
여기에서, 새그란 파형의 직선성 변형의 일종으로, 도 4c 에 도시한 바와 같이, 방형파의 평탄부가 경사하여 발생하는 변형에 관한 것이다. 주로 저주파 특성의 열화에 따라 발생한다.
도 1 은 본 발명에 기초한 DC 레벨 시프트회로의 중요부 구성을 도시하는 블럭도.
도 2 는 본 발명에 기초한 DC 레벨 시프트회로의 제 1 실시 형태를 도시한 회로도.
도 3 은 본 발명에 기초한 DC 레벨 시프트회로의 제 2 실시 형태를 도시한 회로도.
도 4 는 휘도 신호의 직류 전위의 시프트와 휘도 신호의 새그(sag)의 발생을 도시한 설명도.
도 5 는 클램프 회로를 추가한 종래의 회로 구성을 도시한 회로도.
** 도면의 주요 부분에 대한 부호의 설명 **
1 : 정전류 수단 2 : 완충 수단
4 : 휘도 ·색신호 (Y/C) 처리회로 5 : 문자 신호 삽입 회로
6 : 정전류 회로 7 : 버퍼
8 : 클램프 회로 9 : 복합 영상 신호 처리회로
10 : 동기 신호 분리·A/D변환 회로
도 1 은, 본 발명에 관한 DC 레벨 시프트회로의 기본 구성을 도시한 도면이다. 이미 도 5 에서 설명한 바와 같은 구성에는, 동일한 참조 번호 또는 기호를 붙여 도시한다.
본 발명의 기본 구성은, 종래의 회로와는 달리 클램프 회로(8) 대신에 복합 영상 신호, 보다 정확히 말하면 휘도 신호의 직류 신호의 직류 전위를 시프트시키는 DC 레벨 시프트회로를 삽입한다.
휘도 신호를 클램프하여 얻은 신호와 휘도 신호의 DC 레벨을 시프트시켜 얻은 결과는, 거의 같은 결과가 얻어지고, 주파수 특성의 열화도 없이 동작도 고속이다. 단, 클램프의 경우는, 휘도 신호의 싱크 레벨을 고정시켜 직류 전위를 결정하지만 본 발명의 DC 레벨 시프트회로는 휘도 신호 전체를 시프트 시켜 직류 전위를 결정한다는 점이 다르다.
도 2 는, 본 발명에 있어서의 제 1 실시 형태를 도시한 도면이다. 이 실시 형태에 따른 요지는 다음과 같은 점에 있다. 본 발명의 실시 형태에 따르면, 전원 전압과 온도 변화에도 불구하고 항상 일정한 전류를 송출하는 정전류 회로(6), 또는 커런트 미러 회로와, 다음 단의 문자 신호 삽입회로(5)에 발생하는 불필요한 전기적 영향을 방지하는 버퍼회로(7)로 구성된다.
도 2 에 도시한 본 발명의 제 1 실시 형태를 더욱 자세하게 설명한다. 제 1 트랜지스터 TR1 과 제 2 트랜지스터 TR2 로 정전류 회로(6)를 구성하고 있다. 여기에서 정전류 회로(6)는 커런트 미러회로이다. 커런트 미러란, 2개의 트랜지스터를 전기적 온도 특성적으로 거의 같은 특성이 되면, 양쪽의 트랜지스터의 VVE(베이스 에미터간 전압)는 같아지고, 제 1 트랜지스터 TR1의 콜렉터에 입력하는 전류와 제 2 트랜지스터 TR2 의 콜렉터에서 출력되는 전류와 같아진다. 정전류회로(6)는, 전원 전압과 온도의 변동에 대해 전류를 일정하게 하는 기능이 있다. Y/C 신호 처리회로(4)의 출력을 DC 레벨 시프트회로의 제 1 트랜지스터 TR1의 콜렉터에 입력된 Y 신호(동기 신호를 포함한다)는, 제 1 트랜지스터 TR1 의 베이스에서 제 2 트랜지스터의 TR2 의 베이스로 들어가 콜렉터에서 출력된다. 이 때, 제 1 저항 R1과 제 2 트랜지스터 TR2 에 흐르는 전류 I 에 의해 a 점의 직류 전위가 도 4 에 도시한 바와 같이, R1×Ⅰ(V) 하강한다. 제 2 의 저항 R2 의 값을 크게 하면 직류 전위의 레벨이 낮아지고, 제 2 의 저항 R2 의 값을 적게 하면 직류 전위의 레벨이 높아진다.
이 회로에서 휘도 신호의 직류 전위를 시프트시키는 이유는, Y/C 신호 처리회로(4)의 복합 영상신호의 직류 전위는 이미 고정되어 있지만, 이 전위로는, 집적회로화 되어 있는 문자 신호 삽입회로(5)에는 다소 전위가 높아 최적 상태로 동작할 수 없으므로, 직류 전위를 하강 시킬 필요가 있으므로, 화면의 밝기 즉, 휘도를 저하시키는 적절한 화면의 밝기를 위해서이다.
이상에서 알 수 있는 바와 같이, 직류 전위가 낮아지면 문자 신호의 휘도 레벨이 낮아지고, 직류 전위가 높아지면 문자 신호의 휘도 레벨이 높아진다는 상관관계가 있다. 일반적으로, 용량 결합된 증폭 회로를 이용하면, 직류 성분이 소실되고, 복합 영상 신호의 흑 레벨이 변동된다.
복합 영상 신호가 수평 동기 신호의 최저 레벨로 싱크 팁·클램프되면, 문자 신호의 휘도 레벨은, 복합 영상 신호의 베어링대(Pedestal) 레벨 이상의 전압이어야 한다.
직류 전위가 하강된 휘도 신호는, 제 3 의 트랜지스터 TR3과 제 3 저항 R3으로 구성되는 버퍼 7을 거쳐 문자 신호 삽입 회로(5)로 공급된다.
도 3 은, 본 발명에 관계된 제 2 실시 형태를 도시한 도면이다. 이 제 2 실시 형태는 제 1 실시 형태와 회로 구성은 같다. 제 1 실시 형태에서는, DC 레벨 시프트회로의 입력단이 Y/C신호 처리회로(4), 출력단이 문자 신호 삽입회로(5)로 되어 있었지만, 제 2 실시 형태에서는, 복합 영상신호 처리회로(9)와 동기 신호 회로와 A/D 변환 회로(10) 등의 사이에 추가하는 것이 가능하다. 동기 신호 분리와 A/D 변환을 행할 때도 마찬가지로 직류 전위를 고정할 필요가 있다. 만약, 직류 전위가 일정하지 않고 끊임없이 변동하면 정상적인 신호 처리를 행할 수 없다. 제 2 실시 형태의 상세한 회로 동작은 제 1 실시 형태와 같으므로 생략한다.
이상 설명한 바와 같이, 본 발명을 따르면, 다음과 같은 현저한 효과를 가진다.
(ⅰ) 전원 투입시 등, 클램프 회로(8) 추가시의 결점인 직류 전위가 고정될 때 까지의 시간은 걸리지 않는다.
(ⅱ) 주파수 특성의 열화에 의한 수직 동기 신호 새그의 발생을 막을 수 있다.

Claims (4)

  1. 휘도·색신호(Y/C) 처리회로(4)와 문자 신호 삽입회로(5)와의 사이에 설치되어, 직류 전위를 재설정하기 위한 DC 레벨 시프트회로에 있어, 문자 신호 삽입회로(5)의 직류 전위에 따라, 휘도·색신호(Y/C) 처리회로(4)에서의 직류 전위를 시프트시키는 정전류 수단(1)과, 상기 정전류 수단(1)의 출력을 일단 버퍼하고, 불필요한 전기적 영향을 방지하는 완충수단(2)으로 구성되는 것을 특징으로 하는 DC 레벨 시프트회로.
  2. 휘도·색신호 처리회로(4)와 문자 신호 삽입회로(5)와의 사이에 설치되는 DC 레벨 시프트회로이며, 영상 신호의 교류 성분을 변화시키지 않고 직류 전위를 시프트시키는 정전류 회로(1)와, 상기 정전류 회로(1)의 출력을 일단 버퍼하고, 다음 단으로 불필요한 전기적 영향을 방지하는 버퍼회로(2)로 구성되는 것을 특징으로 하는 DC 레벨 시프트 회로.
  3. 제 2 항에 있어서, 상기 정전류 회로(1)는, 상기 휘도·색신호 처리회로(4)에 직렬로 접속된 제 1 저항(R1)과, 전원(Vcc)과 콜렉터의 사이에 접속된 제 2 저항(R2)과, 상기 콜렉터와 베이스를 단락하고, 에미터를 접지한 제 1 트랜지스터(TR1)와, 상기 제 1 의 트랜지스터(TR1)의 베이스에 베이스가 공통 접속되어, 콜렉터와 상기 제 1 저항이 접속된 제 2 트랜지스터(TR2)로 구성되는 것을 특징으로 하는 DC 레벨 시프트회로.
  4. 제 2 항에 있어서, 상기 버퍼회로(2)는, 상기 제 1 저항(R1)과 상기 제 2의 트랜지스터(TR2)의 콜랙터 출력에 베이스를 공통 접속하고, 콜렉터를 접지한 제 3 트랜지스터(TR3)와, 상기 제 3 트랜지스터(TR3)의 에미터에 접속되어, 에미터와 제 3 의 저항(R3)의 공통 접속점을 상기 문자 신호 삽입회로(5)의 입력에 접속한 제 3 저항(R3)으로 구성되는 DC 레벨 시프트회로.
KR1019960065877A 1995-12-27 1996-12-14 디씨(dc) 레벨 시프트회로 KR100214628B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34160595A JP3759646B2 (ja) 1995-12-27 1995-12-27 Ｄｃレベルシフト回路
JP341605/1995 1995-12-27

Publications (2)

Publication Number Publication Date
KR970049206A KR970049206A (ko) 1997-07-29
KR100214628B1 true KR100214628B1 (ko) 1999-08-02

Family

ID=18347376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960065877A KR100214628B1 (ko) 1995-12-27 1996-12-14 디씨(dc) 레벨 시프트회로

Country Status (2)

Country Link
JP (1) JP3759646B2 (ko)
KR (1) KR100214628B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102262151B1 (ko) 2019-03-19 2021-06-07 배성주 밥알의 건조 및 갈변현상을 방지하는 수분 조절장치가 구비된 전기밥솥
KR20200111412A (ko) 2019-03-19 2020-09-29 배성주 밥알의 건조 및 갈변현상을 방지하는 수분 조절장치가 구비된 전기밥솥

Also Published As

Publication number Publication date
JPH09187029A (ja) 1997-07-15
JP3759646B2 (ja) 2006-03-29
KR970049206A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR20050048521A (ko) 차지 펌프 회로 및 증폭기
US6650371B1 (en) Multiplexed video signal interface signal, system and method
KR100214628B1 (ko) 디씨(dc) 레벨 시프트회로
GB2227396A (en) Dual power source deflection amplifier with signal-dependent higher power supply
US5905396A (en) Clamp pulse circuit
US6369527B1 (en) Vertical blanking circuit and bias clamp boost supply
KR100421077B1 (ko) 오디오신호증폭회로
US5864371A (en) Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation
US6204892B1 (en) Circuit for clamping pedestal signal
US6002453A (en) Deflection with low offset
KR100476360B1 (ko) 댐핑임피던스가보상된편향회로,화상표시장치,집적회로
US5148055A (en) Holding circuit for providing a large time constant by using a base current to charge the capacitor
KR980007464A (ko) 수직 초점조절 신호의 프론트 포치/백 포치 전압 조절회로
KR940005338Y1 (ko) 피드백 앰프를 이용한 클램프 회로
JPH099104A (ja) ソフトクランプ装置及びソフトクランプ方法
KR820000914B1 (ko) 비데오 신호처리장치
KR920005779Y1 (ko) 동기신호신장회로
KR950005407Y1 (ko) Osd 문자 강조 회로
JP2849768B2 (ja) クランプ回路
KR900004135B1 (ko) 합성동기 신호 분리 및 합성 비디오 신호의 디지탈 정보신호와 디지탈 동기신호 분리용 집적회로
KR930009874B1 (ko) 복합영상신호 발생회로
JPH0690377A (ja) 水平周波数モード判別回路
KR19990003597U (ko) 모니터의 클램프 펄스폭 조정회로
JPH0410767B2 (ko)
JPH0453147B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee