JPH0690377A - 水平周波数モード判別回路 - Google Patents
水平周波数モード判別回路Info
- Publication number
- JPH0690377A JPH0690377A JP23920692A JP23920692A JPH0690377A JP H0690377 A JPH0690377 A JP H0690377A JP 23920692 A JP23920692 A JP 23920692A JP 23920692 A JP23920692 A JP 23920692A JP H0690377 A JPH0690377 A JP H0690377A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- comparator
- frequency
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 水平周波数がそれぞれ異なる複数の映像信号
を入力源とするマルチスキャンモニタにおける該水平周
波数モードの判別に関する。 【構成】 周波数（Ｆ）ー電圧（Ｖ）変換回路32で入力
水平同期信号31をその周波数に応じた電圧（Va）に変換
する。第１のコンパレータ１および第２のコンパレータ
２にはそれぞれ値が異なる第１の基準電圧Vbおよび第２
の基準電圧Vc（＞Vb）を設定し、該基準電圧と前記周波
数ー電圧変換回路よりの電圧とをそれぞれ比較する。各
コンパレータは基準電圧の相違から水平周波数に応じて
Ｈ（ハイレベル）をそれぞれ出力する（Ａ端、Ｂ端）。
さらに、各コンパレータ出力は分岐してＮＯＲゲート３
に入力し、このゲート入力が双方Ｌ（ローレベル）のと
き該ＮＯＲゲート３はＨ（ハイレベル）を出力する（Ｃ
端）。
を入力源とするマルチスキャンモニタにおける該水平周
波数モードの判別に関する。 【構成】 周波数（Ｆ）ー電圧（Ｖ）変換回路32で入力
水平同期信号31をその周波数に応じた電圧（Va）に変換
する。第１のコンパレータ１および第２のコンパレータ
２にはそれぞれ値が異なる第１の基準電圧Vbおよび第２
の基準電圧Vc（＞Vb）を設定し、該基準電圧と前記周波
数ー電圧変換回路よりの電圧とをそれぞれ比較する。各
コンパレータは基準電圧の相違から水平周波数に応じて
Ｈ（ハイレベル）をそれぞれ出力する（Ａ端、Ｂ端）。
さらに、各コンパレータ出力は分岐してＮＯＲゲート３
に入力し、このゲート入力が双方Ｌ（ローレベル）のと
き該ＮＯＲゲート３はＨ（ハイレベル）を出力する（Ｃ
端）。
Description
【０００１】
【産業上の利用分野】本発明は、水平周波数がそれぞれ
異なる複数の映像信号を入力源とするマルチスキャンモ
ニタにおける水平周波数モードの判別に関する。
異なる複数の映像信号を入力源とするマルチスキャンモ
ニタにおける水平周波数モードの判別に関する。
【０００２】
【従来の技術】前記マルチスキャンモニタにおける従来
の水平周波数モードの判別回路例およびその説明図を図
３および図４に示す。本回路例は３種類の水平周波数を
判別する回路である。以下、図３および図４に基づき従
来の水平周波数モードの判別方法につき説明する。図３
において、31は入力映像信号から分離した水平同期信
号、32は前記水平同期信号の周波数を対応した電圧（V
a）に変換する周波数（Ｆ）ー電圧（Ｖ）変換回路（以
下、「ＦーＶ変換回路」という）、33は演算増幅器を用
いた第１のコンパレータ、34は同・第２のコンパレー
タ、35は第１のコンパレータ出力と第２のコンパレータ
出力とから出力端Ａ、ＢおよびＣのいずれかにハイレベ
ル（Ｈ）の信号を出力するデコーダ、Vbは第１の基準電
圧（直流）、Vcは第２の基準電圧（直流）である。Ｆー
Ｖ変換回路32は入力された水平同期信号31をその水平周
波数に応じた直流電圧に変換する。水平周波数をFh、変
換電圧をVaとしたとき、両者の関係を図示したのが図４
（イ）である。図示のように、Fhが高くなるほどVaは直
線的に増加する。ここで、判別する３種類の水平周波数
をf1、f2およびf3とし、各周波数に対する各変換電圧を
V1、V2およびV3とする。そして、このFhーVa特性におけ
る第１の基準電圧Vbおよび第２の基準電圧Vcは図示の関
係（Vb＜Vc）になるように設定する。以上から、入力水
平同期信号の周波数がf1のとき（変換電圧V1）には、 V1＜Vb＜Vc であるので第１のコンパレータ33および第２のコンパレ
ータ34の出力レベルは双方ともハイレベル（以下、
「Ｈ」という）となる。また、入力水平同期信号の周波
数がf2のとき（変換電圧V2）には、 Vb＜V2＜Vc であるので、第１のコンパレータ33の出力レベルはロー
レベル（以下、「Ｌ」という）となり、第２のコンパレ
ータ34の出力レベルはＨとなる。さらに、入力水平同期
信号の周波数がf3のとき（変換電圧V3）には、 Vb＜Vc＜V3 であるので第１のコンパレータ33および第２のコンパレ
ータ34の出力レベルは双方ともＬとなる。上述の各水平
周波数に対する各コンパレータ出力（C1、C2）との関係
を図４（ロ）に示す。デコーダ35は、各コンパレータ出
力に応じて図４（ロ）に示すレベルをＡ〜Ｃの各出力端
に出力する。このデコーダ出力（DR）により入力信号の
周波数モード（f1〜f3）を判別するものである。
の水平周波数モードの判別回路例およびその説明図を図
３および図４に示す。本回路例は３種類の水平周波数を
判別する回路である。以下、図３および図４に基づき従
来の水平周波数モードの判別方法につき説明する。図３
において、31は入力映像信号から分離した水平同期信
号、32は前記水平同期信号の周波数を対応した電圧（V
a）に変換する周波数（Ｆ）ー電圧（Ｖ）変換回路（以
下、「ＦーＶ変換回路」という）、33は演算増幅器を用
いた第１のコンパレータ、34は同・第２のコンパレー
タ、35は第１のコンパレータ出力と第２のコンパレータ
出力とから出力端Ａ、ＢおよびＣのいずれかにハイレベ
ル（Ｈ）の信号を出力するデコーダ、Vbは第１の基準電
圧（直流）、Vcは第２の基準電圧（直流）である。Ｆー
Ｖ変換回路32は入力された水平同期信号31をその水平周
波数に応じた直流電圧に変換する。水平周波数をFh、変
換電圧をVaとしたとき、両者の関係を図示したのが図４
（イ）である。図示のように、Fhが高くなるほどVaは直
線的に増加する。ここで、判別する３種類の水平周波数
をf1、f2およびf3とし、各周波数に対する各変換電圧を
V1、V2およびV3とする。そして、このFhーVa特性におけ
る第１の基準電圧Vbおよび第２の基準電圧Vcは図示の関
係（Vb＜Vc）になるように設定する。以上から、入力水
平同期信号の周波数がf1のとき（変換電圧V1）には、 V1＜Vb＜Vc であるので第１のコンパレータ33および第２のコンパレ
ータ34の出力レベルは双方ともハイレベル（以下、
「Ｈ」という）となる。また、入力水平同期信号の周波
数がf2のとき（変換電圧V2）には、 Vb＜V2＜Vc であるので、第１のコンパレータ33の出力レベルはロー
レベル（以下、「Ｌ」という）となり、第２のコンパレ
ータ34の出力レベルはＨとなる。さらに、入力水平同期
信号の周波数がf3のとき（変換電圧V3）には、 Vb＜Vc＜V3 であるので第１のコンパレータ33および第２のコンパレ
ータ34の出力レベルは双方ともＬとなる。上述の各水平
周波数に対する各コンパレータ出力（C1、C2）との関係
を図４（ロ）に示す。デコーダ35は、各コンパレータ出
力に応じて図４（ロ）に示すレベルをＡ〜Ｃの各出力端
に出力する。このデコーダ出力（DR）により入力信号の
周波数モード（f1〜f3）を判別するものである。
【０００３】
【発明が解決しようとする課題】前記説明のように、従
来の方法はデコーダを必要とする。このデコーダには一
般にＩＣ（集積回路）を使用するが、そのため、基板上
に一定のスペースを要するとともに相応のコストがかか
る。本発明は、基板面積の省スペース化およびコスト軽
減を図るため、従来の回路を合理化し、且つ同一機能を
達成するようにした水平周波数モード判別回路を提供す
ることを目的とする。
来の方法はデコーダを必要とする。このデコーダには一
般にＩＣ（集積回路）を使用するが、そのため、基板上
に一定のスペースを要するとともに相応のコストがかか
る。本発明は、基板面積の省スペース化およびコスト軽
減を図るため、従来の回路を合理化し、且つ同一機能を
達成するようにした水平周波数モード判別回路を提供す
ることを目的とする。
【０００４】
【課題を解決するための手段】本発明は、前記マルチス
キャンモニタにおいて、水平同期信号が入力され、該水
平同期信号の水平周波数が高くなるほど高い電圧に変換
して出力する周波数ー電圧変換回路と、一端に第１の基
準電圧が加えられ、他端に前記周波数ー電圧変換回路よ
りの電圧が加えられ、出力端を第１の出力端とし、該周
波数ー電圧変換回路よりの電圧が該第１の基準電圧より
低いときには該第１の出力端をハイレベル出力とする第
１のコンパレータと、一端に前記第１の基準電圧より高
くした第２の基準電圧が加えられ、他端に前記周波数ー
電圧変換回路よりの電圧が加えられ、出力端を第２の出
力端とし、該周波数ー電圧変換回路よりの電圧が該第２
の基準電圧より高いときには該第２の出力端をハイレベ
ル出力とする第２のコンパレータと、前記第１のコンパ
レータおよび第２のコンパレータそれぞれの出力端から
分岐した信号をゲート入力とし、出力端を第３の出力端
とし、該ゲート入力がいずれもローレベルのときにハイ
レベル出力となるＮＯＲゲートとで構成し、水平周波数
に対応して前記第１から第３の各出力端のいずれかにハ
イレベル出力をなすようにした水平周波数モード判別回
路を提供するものである。
キャンモニタにおいて、水平同期信号が入力され、該水
平同期信号の水平周波数が高くなるほど高い電圧に変換
して出力する周波数ー電圧変換回路と、一端に第１の基
準電圧が加えられ、他端に前記周波数ー電圧変換回路よ
りの電圧が加えられ、出力端を第１の出力端とし、該周
波数ー電圧変換回路よりの電圧が該第１の基準電圧より
低いときには該第１の出力端をハイレベル出力とする第
１のコンパレータと、一端に前記第１の基準電圧より高
くした第２の基準電圧が加えられ、他端に前記周波数ー
電圧変換回路よりの電圧が加えられ、出力端を第２の出
力端とし、該周波数ー電圧変換回路よりの電圧が該第２
の基準電圧より高いときには該第２の出力端をハイレベ
ル出力とする第２のコンパレータと、前記第１のコンパ
レータおよび第２のコンパレータそれぞれの出力端から
分岐した信号をゲート入力とし、出力端を第３の出力端
とし、該ゲート入力がいずれもローレベルのときにハイ
レベル出力となるＮＯＲゲートとで構成し、水平周波数
に対応して前記第１から第３の各出力端のいずれかにハ
イレベル出力をなすようにした水平周波数モード判別回
路を提供するものである。
【０００５】
【作用】周波数ー電圧変換回路で入力水平同期信号をそ
の周波数に応じた電圧に変換する。第１のコンパレータ
および第２のコンパレータにはそれぞれ値が異なる基準
電圧を設定し、該基準電圧と前記周波数ー電圧変換回路
よりの電圧とをそれぞれ比較する。各コンパレータは基
準電圧の相違から水平周波数に応じたレベルをそれぞれ
出力する。さらに、各コンパレータ出力は分岐してＮＯ
Ｒゲートに入力し、該入力が双方Ｌ（ローレベル）のと
き該ＮＯＲゲートはＨ（ハイレベル）を出力する。
の周波数に応じた電圧に変換する。第１のコンパレータ
および第２のコンパレータにはそれぞれ値が異なる基準
電圧を設定し、該基準電圧と前記周波数ー電圧変換回路
よりの電圧とをそれぞれ比較する。各コンパレータは基
準電圧の相違から水平周波数に応じたレベルをそれぞれ
出力する。さらに、各コンパレータ出力は分岐してＮＯ
Ｒゲートに入力し、該入力が双方Ｌ（ローレベル）のと
き該ＮＯＲゲートはＨ（ハイレベル）を出力する。
【０００６】
【実施例】以下、図面に基づいて本発明による水平周波
数モード判別回路を説明する。図１は本発明による３種
類の水平周波数モード判別回路の一実施例を示す要部回
路図、図２は図１の説明図である。また、下記理由から
図４（イ）も使用する。図１において、図３と同等のも
のは同一符号を付し、１は第１の基準電圧Vbが印加され
た第１のコンパレータ、２は第２の基準電圧Vcが印加さ
れた第２のコンパレータ、３は第１のダイオードD1、第
２のダイオードD2およびトランジスタTR１からなるＮＯ
Ｒゲート、Ａは第１の出力端、Ｂは第２の出力端、Ｃは
第３の出力端である。
数モード判別回路を説明する。図１は本発明による３種
類の水平周波数モード判別回路の一実施例を示す要部回
路図、図２は図１の説明図である。また、下記理由から
図４（イ）も使用する。図１において、図３と同等のも
のは同一符号を付し、１は第１の基準電圧Vbが印加され
た第１のコンパレータ、２は第２の基準電圧Vcが印加さ
れた第２のコンパレータ、３は第１のダイオードD1、第
２のダイオードD2およびトランジスタTR１からなるＮＯ
Ｒゲート、Ａは第１の出力端、Ｂは第２の出力端、Ｃは
第３の出力端である。
【０００７】次に、本発明の動作について説明する。Ｆ
ーＶ変換回路32の動作は図３の場合と同様である。従っ
て、その入出力関係（FhーVa）も図４（イ）となる。ま
た、３種類の入力水平同期信号の周波数をそれぞれf1、
f2およびf3とし、その変換出力電圧（Va）をそれぞれV
1、V2およびV3とする。各コンパレータは演算増幅器
（オペアンプ）で構成し、基準電圧を、第１のコンパレ
ータ１には非反転入力端（＋端）にVbを、第２のコンパ
レータ２には反転入力端（−端）にVcをそれぞれ印加す
る。そして、Vb＜Vcの関係に設定する。上記基準電圧の
設定により、各水平周波数に対する各コンパレータ出力
は次のようになる。 （１）水平周波数がf1のとき（変換電圧V1） 図４（イ）に示すように、V1＜Vb＜Vcであるので第１の
コンパレータ１の出力レベル（Ａ端）はＨとなり、第２
のコンパレータ２の出力レベル（Ｂ端）はＬとなる。 （２）水平周波数がf2のとき（変換電圧V2） 同様に、Vb＜V2＜Vcであるので第１のコンパレータ１お
よび第２のコンパレータ２の出力レベルはＡ端、Ｂ端と
もＬとなる。 （３）水平周波数がf3のとき（変換電圧V3） 同様に、Vb＜Vc＜V3であるので第１のコンパレータ１の
出力レベルはＬとなり、第２のコンパレータ２の出力レ
ベルはＨとなる。各コンパレータ出力は図１のようにそ
のまま第１の出力端（Ａ端）および第２の出力端（Ｂ
端）となる。
ーＶ変換回路32の動作は図３の場合と同様である。従っ
て、その入出力関係（FhーVa）も図４（イ）となる。ま
た、３種類の入力水平同期信号の周波数をそれぞれf1、
f2およびf3とし、その変換出力電圧（Va）をそれぞれV
1、V2およびV3とする。各コンパレータは演算増幅器
（オペアンプ）で構成し、基準電圧を、第１のコンパレ
ータ１には非反転入力端（＋端）にVbを、第２のコンパ
レータ２には反転入力端（−端）にVcをそれぞれ印加す
る。そして、Vb＜Vcの関係に設定する。上記基準電圧の
設定により、各水平周波数に対する各コンパレータ出力
は次のようになる。 （１）水平周波数がf1のとき（変換電圧V1） 図４（イ）に示すように、V1＜Vb＜Vcであるので第１の
コンパレータ１の出力レベル（Ａ端）はＨとなり、第２
のコンパレータ２の出力レベル（Ｂ端）はＬとなる。 （２）水平周波数がf2のとき（変換電圧V2） 同様に、Vb＜V2＜Vcであるので第１のコンパレータ１お
よび第２のコンパレータ２の出力レベルはＡ端、Ｂ端と
もＬとなる。 （３）水平周波数がf3のとき（変換電圧V3） 同様に、Vb＜Vc＜V3であるので第１のコンパレータ１の
出力レベルはＬとなり、第２のコンパレータ２の出力レ
ベルはＨとなる。各コンパレータ出力は図１のようにそ
のまま第１の出力端（Ａ端）および第２の出力端（Ｂ
端）となる。
【０００８】各コンパレータ出力はさらに分岐してＮＯ
Ｒゲート３に入力する。該ＮＯＲゲート３は、D1および
D2双方のゲート入力がＬのときにTR１をカットオフして
コレクタをＨにする。D1またはD2のいずれかがＨ入力の
ときにはTR１はオンしてコレクタはＬになる。このコレ
クタ出力が第３の出力端（Ｃ）となる。上記をまとめた
ものを図２に示す。図２に示すように、各入力モードに
対し、第１〜第３の出力端（Ａ〜Ｃ端）のいずれか１つ
をＨにするので入力周波数を判別することができる。そ
して、図１は図３の場合と同一機能を達成している。
Ｒゲート３に入力する。該ＮＯＲゲート３は、D1および
D2双方のゲート入力がＬのときにTR１をカットオフして
コレクタをＨにする。D1またはD2のいずれかがＨ入力の
ときにはTR１はオンしてコレクタはＬになる。このコレ
クタ出力が第３の出力端（Ｃ）となる。上記をまとめた
ものを図２に示す。図２に示すように、各入力モードに
対し、第１〜第３の出力端（Ａ〜Ｃ端）のいずれか１つ
をＨにするので入力周波数を判別することができる。そ
して、図１は図３の場合と同一機能を達成している。
【０００９】
【発明の効果】以上説明したように本発明によれば、水
平周波数がそれぞれ異なる複数の映像信号を入力源とす
るマルチスキャンモニタにおける該水平周波数モードを
簡易な構成の回路により判別することができるので、従
来のデコーダＩＣを設けた回路に比べ、基板の省スペー
ス化およびコスト軽減を図ることができる。
平周波数がそれぞれ異なる複数の映像信号を入力源とす
るマルチスキャンモニタにおける該水平周波数モードを
簡易な構成の回路により判別することができるので、従
来のデコーダＩＣを設けた回路に比べ、基板の省スペー
ス化およびコスト軽減を図ることができる。
【図１】本発明による水平周波数モード判別回路の一実
施例の要部回路図である。
施例の要部回路図である。
【図２】図１の動作説明のための各水平周波数に対する
各回路出力の相関図である。
各回路出力の相関図である。
【図３】従来の水平周波数モード判別回路の一実施例を
示す要部回路図である。
示す要部回路図である。
【図４】（イ）は水平周波数ー電圧変換回路32の入出力
特性図、（ロ）は図３の場合の各水平周波数に対する各
回路出力の相関図である。
特性図、（ロ）は図３の場合の各水平周波数に対する各
回路出力の相関図である。
１ 第１のコンパレータ ２ 第２のコンパレータ ３ ＮＯＲゲート Vb 第１の基準電圧 Vc 第２の基準電圧 Ａ 第１の出力端 Ｂ 第２の出力端 Ｃ 第３の出力端 31 水平同期信号 32 周波数（Ｆ）ー電圧（Ｖ）変換回路 Va 周波数（Ｆ）ー電圧（Ｖ）変換回路32の変換電圧 33 従来回路の第１のコンパレータ 34 従来回路の第２のコンパレータ 35 デコーダ
Claims (2)
- 【請求項１】 水平周波数がそれぞれ異なる複数の映像
信号を入力源とするマルチスキャンモニタにおいて、水
平同期信号が入力され、該水平同期信号の水平周波数が
高くなるほど高い電圧に変換して出力する周波数ー電圧
変換回路と、一端に第１の基準電圧が加えられ、他端に
前記周波数ー電圧変換回路よりの電圧が加えられ、出力
端を第１の出力端とし、該周波数ー電圧変換回路よりの
電圧が該第１の基準電圧より低いときには該第１の出力
端をハイレベル出力とする第１のコンパレータと、一端
に前記第１の基準電圧より高くした第２の基準電圧が加
えられ、他端に前記周波数ー電圧変換回路よりの電圧が
加えられ、出力端を第２の出力端とし、該周波数ー電圧
変換回路よりの電圧が該第２の基準電圧より高いときに
は該第２の出力端をハイレベル出力とする第２のコンパ
レータと、前記第１のコンパレータおよび第２のコンパ
レータそれぞれの出力端から分岐した信号をゲート入力
とし、出力端を第３の出力端とし、該ゲート入力がいず
れもローレベルのときにハイレベル出力となるＮＯＲゲ
ートとで構成し、水平周波数に対応して前記第１から第
３の各出力端のいずれかにハイレベル出力をなすように
したことを特徴とする水平周波数モード判別回路。 - 【請求項２】 前記ＮＯＲゲートを、アノードに前記第
１の出力端から分岐した信号が加えられた第１のダイオ
ードと、カソードに該第１のダイオードのカソードを接
続し、アノードに前記第２の出力端から分岐した信号が
加えられた第２のダイオードと、前記第１のダイオード
および第２のダイオードそれぞれのカソード接続点の電
圧をベース入力とし、コレクタを第３の出力端としたエ
ミッタ接地型回路のトランジスタとで構成したことを特
徴とする請求項１記載の水平周波数モード判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23920692A JPH0690377A (ja) | 1992-09-08 | 1992-09-08 | 水平周波数モード判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23920692A JPH0690377A (ja) | 1992-09-08 | 1992-09-08 | 水平周波数モード判別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690377A true JPH0690377A (ja) | 1994-03-29 |
Family
ID=17041318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23920692A Pending JPH0690377A (ja) | 1992-09-08 | 1992-09-08 | 水平周波数モード判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690377A (ja) |
-
1992
- 1992-09-08 JP JP23920692A patent/JPH0690377A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4383273A (en) | Large scale, single chip integrated circuit television receiver subsystems | |
| KR920004347B1 (ko) | 아나로그/디지탈변환회로 | |
| EP0467223A1 (en) | Image signal average picture level detecting apparatus | |
| EP0889234A3 (en) | Input buffer circuit with differential input thresholds operable with high common mode input voltages | |
| JPH0690377A (ja) | 水平周波数モード判別回路 | |
| US4795919A (en) | Zero signal state detecting circuit | |
| US6204892B1 (en) | Circuit for clamping pedestal signal | |
| JPS60241375A (ja) | テレビジヨン信号系のクランプ回路 | |
| US3182123A (en) | Noise protection circuit | |
| US4567520A (en) | Television circuit arrangement for determining in a video signal frame periods comprising two field periods | |
| KR930020957A (ko) | 동기 분리기 | |
| EP0334351A2 (en) | Video signal processing circuit and an insertion circuit utilized therein | |
| KR960012593B1 (ko) | 방송방식별 신호의 색채복조 자동절환회로. | |
| JPH0993204A (ja) | 光受信回路 | |
| US4975774A (en) | Art processor in a picture-in-picture system | |
| US3746786A (en) | Noise detecting circuit for television receivers and the like | |
| JPS62159174A (ja) | 同期信号処理回路 | |
| KR960003506B1 (ko) | 블랙 버스트신호 발생회로 | |
| EP0486012A2 (en) | Image reduction processing apparatus | |
| JPH0993046A (ja) | 増幅回路 | |
| JP3077154B2 (ja) | エンハンサ回路 | |
| KR900004135B1 (ko) | 합성동기 신호 분리 및 합성 비디오 신호의 디지탈 정보신호와 디지탈 동기신호 분리용 집적회로 | |
| KR900003075B1 (ko) | 합성비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로 | |
| RU2106739C1 (ru) | Инвертирующий усилитель | |
| KR890001356Y1 (ko) | 합성 비디오신호의 디지탈 동기신호 분리용 집적회로 |