KR940005338Y1

KR940005338Y1 - 피드백 앰프를 이용한 클램프 회로

Info

Publication number: KR940005338Y1
Application number: KR2019910019018U
Authority: KR
Inventors: 최창원
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1991-11-09
Filing date: 1991-11-09
Publication date: 1994-08-10
Also published as: KR930012302U

Abstract

내용 없음.

Description

피드백 앰프를 이용한 클램프 회로

제1도는 종래의 클램프회로도.

제2도는 제1도의 제어, 입력신호 파형 예시도.

제3도는 본 고안의 피드백 앰프를 이용한 클램프회로도.

* 도면의 주요부분에 대한 부호의 설명

R₁₁∼R₁₆: 저항 Q₁₁∼Q₁₉: 트랜지스터

C₁₁: 콘덴서 10 : 입력부

20 : 차동부 30 : 피드백부

본 고안은 클램프(clamp)회로에 관한 것으로 특히, 콘덴서 전하량에 관계없이 일정한 레벨을 출력하는데 적당하도록 한 피드백앰프(Feed-back amp)를 이용한 클램프회로에 관한 것이다.

제1도의 종래의 클램프회로도로서, 이에 도시된 바와 같이 제어신호(CS₁),(CS₂)가 베이스에 각기 인가되는 트랜지스터(Q₃),(Q₄)의 에미터가 전류원(I_S)을 통해 접지되고, 상기 트랜지스터(Q₃)의 콜렉터는 고정 바이어스(V_B)신호를 베이스로 인가받고, 콜렉터에 전원단자(Vcc)가 접속된 트랜지스터(Q₁)의 에미터에 접속됨과 아울러 저항(R₁)을 통해 콜렉터가 전원전압(Vcc)에 접속된 트랜지스터(Q₂)의 베이스에 접속되고, 상기 트랜지스터(Q₂)이 에미터는 상기 트랜지스터(Q₄)의 콜렉터에 접속됨과 아울러 그 접속점이 입력신호(V_i)를 인가받는 콘덴서(C₁)와 함께 버퍼(B₁)를 통해 출력단자(V₀)에 접속되어 구성된 것으로 이와같이 구성된 종래 회로의 동작을 제2도의 파형도를 참조하여 설명한다.

제2(a)도는 텔레비젼 휘도신호와 파형을 나타낸 것이며, 제2(b)도 및 제2(c)도는 제2(a)도의 휘도신호 파형중 저전위의 동기신호기간동안 각기 출력되는 저전위 및 고전위 제어신호(CS₁),(CS₂)의 파형을 보인 것이다.

따라서, 입력신호(V_i)에 동기신호가 발생하지 않은 평상시에는 고전위상태의 제어신호(CS₁)를 인가받은 트랜지스터(Q₃)는 도통되고, 저전위상태의 제어신호(CS₂)를 인가받는 트랜지스터(Q₄)는 오프되며, 고정 바이어스(V_B)를 인가받은 트랜지스터(Q₁)는 도통되며, 이에따라 전원(Vcc)이 상기 트랜지스터(Q₁),(Q₃)를 통하고 전류원(I_S)을 다시 통해 접지로 흐르게 되어 트랜지스터(Q₂)도 오프된다.

따라서 이때 입력신호(V_i)는 콘덴서(C₁)를 통한 후 버퍼(B₁)를 통해 출력신호(V₀)로 출력된다.

한편, 입력신호(V_i)에 동기신호가 발생하는 부분에서는 저전위의 제어신호(CS₁)를 인가받은 트랜지스터(Q₃)는 오프되고, 고전위의 제어신호(CS₂)를 인가받은 트랜지스터(Q₄)는 도통되며, 바이어스전압(V_B)을 베이스에 인가받는 트랜지스터(Q₁)가 도통되어 트랜지스터(Q₂)도 도통된다. 이때, 트랜지스터(Q₁)의 베이스-에미터의 전압차(V_BE1)와 트랜지스터(Q₂)의 베이스-에미터 전압차((V_BE2)만큼 레벨시프트(Level Shift)한 전압이 트랜지스터(Q₂)의 에미터전압이 된다.

이에따라, 트랜지스터(Q₂)의 에미터 출력전압과 입력신호(V_i) 동기레벨과의 전압차가 콘덴서(C₁)에 충전된다.

따라서 입력신호(V_i)의 동기전압레벨이 변해도 트랜지스터(Q₂)의 에미터전압은 바이어스전압(V_B)에 의해서 일정하게 되고, 상기에서 설명한 입력신호(V_i)의 동기외 부분에서는 트랜지스터(Q₄),(Q₂)가 오프되고 버퍼(B₁)의 입력저항이 크므로 인하여 콘덴서(C₁)에 충전된 전압은 방전통로가 없어 그대로 유지된다. 이로인해 입력신호(V_i)의 동기외 부분은 동기를 기준으로 하여 버퍼(B₁)를 통과하게 된다.

그러나 상기와 같은 종래의 클램프회로에 있어서는 트랜지스터(Q₃)(Q₄)의 스위칭시 노이즈가 발생하며, 입력신호(V_i)의 동기레벨에 따라 콘덴서(C₁)에 충전하는 전류량의 변화로 트랜지스터(Q₂)의 에미터전압 변화가 발생할 뿐만 아니라 입력신호(V_i)를 인가받은 콘덴서(C₁)와 트랜지스터(Q₂)의 에미터저항(R_e) 사이에 고역통과회로(HPF)가 구성되어 동기의 직류부분이 경사파로 나타나게 되는 결점이 있다.

본 고안은 이와같은 종래의 결점을 개선하기 위하여, 피드백앰프를 이용하여 콘덴서 전하량에 관계없이 일정한 레벨의 출력이 발생하게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제3도는 본 고안의 피드백을 이용한 클램프 회로도로서, 이에 도시된 바와 같이 입력신호(V_i)를 입력받아 출력하는 입력부(10)와, 상기 입력신호(V_i)의 동기신호 구간에서 발생되는 제어신호(CS₂)에 의해 동작되어 상기 입력부(10)의 출력전압과 고정 바이어스전압(V_BS)을 차동증폭하는 차동부(20)와, 이 차동부(20)의 출력을 상기 입력부(10)로 피드백시켜 그의 입력레벨을 조절하는 피드백부(30)로 구성한다.

그리고, 상기 차동부(20)는 입력부(10)의 출력전압과 고정 바이어스전압(V_BS)이 트랜지스터(Q₁₃)(Q₁₄)의 베이스에 각기 인가되게 접속하여, 그의 에미터를 제어신호(CS₂)의 제어를 받는 트랜지스터(Q₁₇)의 콜렉터에 공통 접속하고, 에미터측에 저항(R₁₄),(R₁₅)을 통해 전원(Vcc)이 인가되는 트랜지스터(Q₁₅),(Q₁₆)의 베이스를 트랜지스터(Q₁₅)(Q₁₃)의 콜렉터에 공통 접속함과 아울러 그 트랜지스터(Q₁₆)의 콜렉터를 상기 트랜지스터(Q₁₄)의 콜렉터에 접속하여 구성하고, 피드백부(30)는 상기 차동부(20)의 출력측인 트랜지스터(Q₁₄),(Q₁₆)의 접속점을 콘덴서(C₁₁) 및 트랜지스터(Q₁₈) 베이스에 접속하여, 그의 에미터를 트랜지스터(Q₁₉)의 콜렉터 및 베이스와 트랜지스터(Q₁₁)의 베이스에 공통 접속하며, 그 트랜지스터(Q₁₁)의 콜렉터를 상기 입력부(10)의 입력측에 접속하여 구성한 것으로, 이와 같이 구성한 본 고안의 작용 및 효과를 상세히 설명하면 아래와 같다.

텔레비젼신호에서 휘도신호를 클램프하는 경우를 보면 제2도에 도시된 파형도와 동일하다.

차동부(20)는 입력신호(V_i)의 동기신호 구간에서 발생되는 고전위의 제어신호(CS₂)에 의해 동작되고, 즉 고전위의 제어신호(CS₂)가 인가될 때 트랜지스터(Q₁₇)가 도통되어 동작되고, 그 이외의 부분에서는 동작하지 않게 된다.

입력신호(V_i)가 입력부(10)에 인가되면, 그 입력신호(V_i)는 저항(R₁₁)을 통하여 트랜지스터(Q₁₂)의 베이스에 인가되어 그의 에미터인 출력단자(V_out)로 출력된다. 이때 그 입력신호(V_i)의 동기신호 구간에서는 상기에서와 같이 트랜지스터(Q₁₇)가 도통되므로 입력부(10)의 출력전압이 바이어스전압(V_BS)과 차동증폭되고, 즉 이때 동기레벨이 바이어스전압(V_BS)보다 높은 경우에는 트랜지스터(Q₁₃)의 콜렉터전류가 트랜지스터(Q₁₄)의 콜렉터전류보다 커져서, 그 차이전류가 콘덴서(C₁₁)에 충전되고, 이 콘덴서(C₁₁)의 충전전압에 비례하는 전류가 트랜지스터(Q₁₈)의 에미터로 출력된 후 트랜지스터(Q₁₉),(Q₁₁)를 도통시키므로 입력부(10)로 피드백된다.

즉, 이때 동기레벨은 트랜지스터(Q₁₁)의 콜렉터전류(I_CQ11)와 트랜지스터(Q₁₂)의 베이스-에미터간의 전압차(V_BE12) 그리고 저항(R₁₁)을 사용하여 수식으로 나타내면 하기의 식과 같다.

V_out=V_isync-R₁×I_CQ11+V_BEQ12

만약 입력신호(V_i)의 동기레벨이 낮아져 트랜지스터(Q₄)의 베이스에 인가되는 바이어스전압(V_BS)보다 더 낮아지면 트랜지스터(Q₁₃)의 클렉터전류는 작아지고 트랜지스터(Q₁₄)의 콜렉터전류는 커지게 되며, 이에 따라 트랜지스터(Q₁₉),(Q₁₁)의 콜렉터전류는 작아지게 되므로 저항(R₁₁)에서의 전압강하를 작게 전압강하를 작게하여 레벨을 높이는 방향으로 된다.

그리고 동기 이외의 부분에서는 동기를 기준으로 한 입력신호(V_i)가 출력단자(V_out)에 그대로 출력된다.

이상에서 상세히 설명한 바와 같이 본 고안의 피드백을 이용한 클램프회로는 제어신호에 의해 도통되는 경로를 거치지 않음으로 해서 종래의 결점인 스위칭시 노이즈의 발생을 방지할 수 있으며, 신호입력단자에 고역통과회로가 없어져 직류부분의 경사파 발생을 막을 수 있고, 차동부의 바이어스에 의해 동기레벨이 결정되므로 입력신호의 동기레벨에 의한 출력의 동기레벨변화가 발생하지 않는 효과가 있게 된다.

Claims

입력신호(V_i)를 입력받아 출력신호(V_out) 출력하는 입력부(10)와, 상기 입력신호(V_i)의 동기신호 구간에서 발생되는 제어신호(CS₂)에 의해 동작되어 상기 입력부(10)의 출력신호(V_out)와 고정 바이어스전압(V_BS)을 차동증폭하는 차동부(20)와, 이 차동부(20)의 출력을 상기 입력부(10)에 피드백시켜 그의 입력레벨을 조절하는 피드백부(30)로 구성하여 된 것을 특징으로 하는 피드백 앰프를 이용한 클램프회로.
제1항에 있어서, 상기 차동부(20)는 입력부(10)의 출력신호(V_out)와 고정 바이어스전압(V_BS)이 트랜지스터(Q₁₃)(Q₁₄)의 베이스에 각기 인가되게 접속하여 그의 에미터를 제어신호(CS₂)의 제어를 받는 트랜지스터(Q₁₇)의 콜렉터에 공통 접속하고, 에미터측에 저항(R₁₄),(R₁₅)을 통해 전원(Vcc)이 인가되는 트랜지스터(Q₁₅),(Q₁₆)의 베이스를 상기 트랜지스터(Q₁₅)(Q₁₆)의 콜렉터에 공통 접속함과 아울러 그 트랜지스터(Q₁₆)의 콜렉터를 상기 트랜지스터(Q₁₄)의 콜렉터에 접속하여 구성된 것을 특징으로 하는 피드백 앰프를 이용한 클램프회로.
제1항에 있어서, 피드백부(30)는 상기 차동부(20)의 출력측을 콘덴서(C₁₁) 및 트랜지스터(Q₁₈)의 베이스에 접속하여, 그의 에미터를 트랜지스터(Q₁₉)의 콜렉터 및 베이스와 트랜지스터(Q₁₁)의 베이스에 공통접속하고, 그 트랜지스터(Q₁₁)의 콜렉터를 상기 입력부(10)의 입력측에 접속하여 구성된 것을 특징으로 하는 피드백 앰프를 이용한 클램프회로.