JP2558757B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2558757B2 JP2558757B2 JP62296926A JP29692687A JP2558757B2 JP 2558757 B2 JP2558757 B2 JP 2558757B2 JP 62296926 A JP62296926 A JP 62296926A JP 29692687 A JP29692687 A JP 29692687A JP 2558757 B2 JP2558757 B2 JP 2558757B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン装置や録画再生装置等の映像
信号処理に用いられ、特に、複合映像信号中の同期信号
の先端部もしくはペデスタル部を一定電位に固定化する
クランプ回路に関する。
信号処理に用いられ、特に、複合映像信号中の同期信号
の先端部もしくはペデスタル部を一定電位に固定化する
クランプ回路に関する。
従来の技術 第２図に従来のクランプ回路の一例を示す。第２図
中、Q1〜Q8はトランジスタ、D1はダイオード、R1〜R5は
抵抗、C1はコンデンサ、V1〜V2は電圧源、I1〜I2は電流
源、T1〜T5は入出力各端子である。
中、Q1〜Q8はトランジスタ、D1はダイオード、R1〜R5は
抵抗、C1はコンデンサ、V1〜V2は電圧源、I1〜I2は電流
源、T1〜T5は入出力各端子である。
入力端子T2に印加された複合映像信号は、カップリン
グコンデンサC1を通して、トランジスタQ1のベースに入
力され、同トランジスタQ1のエミッタより出力され、抵
抗R1,R2によりレベル分割されて出力端子T1に出力され
る。同時にトランジスタQ1のベースには、スイッチング
ペアトランジスタQ5,Q6を介して電圧源V2の電位が供給
されているが、その際のスイッチングペアトランジスタ
Q5,Q6の動作は、入力端子T3にトランジスタQ8をオンさ
せるに充分な信号が到来し、トランジスタQ4,Q7で構成
されるカレントミラー回路におけるトランジスタQ4のコ
レクタより電流が供給される場合にオンとなり、入力端
子T3にトランジスタQ8をオフとするに充分な信号が到来
し、トランジスタQ4のコレクタより電流が供給されない
場合には、オフとなる。すなわち、入力端子T3には複合
映像信号より分離された同期信号が印加されており、複
合映像信号の同期信号先端部を電圧源V2の電位に固定す
べくトランジスタQ5,Q6はスイング動作を行う。
グコンデンサC1を通して、トランジスタQ1のベースに入
力され、同トランジスタQ1のエミッタより出力され、抵
抗R1,R2によりレベル分割されて出力端子T1に出力され
る。同時にトランジスタQ1のベースには、スイッチング
ペアトランジスタQ5,Q6を介して電圧源V2の電位が供給
されているが、その際のスイッチングペアトランジスタ
Q5,Q6の動作は、入力端子T3にトランジスタQ8をオンさ
せるに充分な信号が到来し、トランジスタQ4,Q7で構成
されるカレントミラー回路におけるトランジスタQ4のコ
レクタより電流が供給される場合にオンとなり、入力端
子T3にトランジスタQ8をオフとするに充分な信号が到来
し、トランジスタQ4のコレクタより電流が供給されない
場合には、オフとなる。すなわち、入力端子T3には複合
映像信号より分離された同期信号が印加されており、複
合映像信号の同期信号先端部を電圧源V2の電位に固定す
べくトランジスタQ5,Q6はスイング動作を行う。
また、電流源I2、トランジスタQ2〜Q3、ダイオードD1
で構成される回路は、トランジスタQ1のベース電流を補
償し、映像信号におけるDC変動、いわゆるＶサグを軽減
する回路である。すなわち、無信号時のトランジスタQ
1,Q2のベース電流を、それぞれ、IBQ1,IBQ2とし、これ
ら両トランジスタのエミッタ接地電流増幅率をhFEとす
れば、 となる。また、ダイオードD1、トランジスタQ3で構成さ
れるカレントミラーのミラー比をＭ、トランジスタQ3の
コレクタ電流をICQ3とすれば、 となり、外部回路からトランジスタQ1のベースに供給す
べき電流をIexとすれば、 となり、電流源I2、トランジスタQ2〜Q3、ダイオードD1
で構成されるベース電流補償回路が無い時に比べ、 だけ、Ixは減ずることになり、トランジスタQ1のベース
電流に基因するＶサグが軽減することになる。
で構成される回路は、トランジスタQ1のベース電流を補
償し、映像信号におけるDC変動、いわゆるＶサグを軽減
する回路である。すなわち、無信号時のトランジスタQ
1,Q2のベース電流を、それぞれ、IBQ1,IBQ2とし、これ
ら両トランジスタのエミッタ接地電流増幅率をhFEとす
れば、 となる。また、ダイオードD1、トランジスタQ3で構成さ
れるカレントミラーのミラー比をＭ、トランジスタQ3の
コレクタ電流をICQ3とすれば、 となり、外部回路からトランジスタQ1のベースに供給す
べき電流をIexとすれば、 となり、電流源I2、トランジスタQ2〜Q3、ダイオードD1
で構成されるベース電流補償回路が無い時に比べ、 だけ、Ixは減ずることになり、トランジスタQ1のベース
電流に基因するＶサグが軽減することになる。
以上のような従来例において、第３図Ａのような複合
映像信号が入力端子T2に供給されると、トランジスタQ1
のベースには第３図Ｃに示すような信号が与えられる。
映像信号が入力端子T2に供給されると、トランジスタQ1
のベースには第３図Ｃに示すような信号が与えられる。
発明が解決しようとする問題点 このような従来の構成では、入力端子T2に複合映像信
号が到来し、トランジスタQ1のエミッタに出力後、信号
処理のため、例えば、抵抗R1,R2が負荷として、トラン
ジスタQ1のエミッタに接続されている場合、トランジス
タQ1のエミッタ電流IEQ1は、入力する複合映像信号のレ
ベルをvm,V1＝V2−VBEQ1と設定すれば、 となる。したがって、トランジスタQ1のベース電流IBQ1
は、 となる。
号が到来し、トランジスタQ1のエミッタに出力後、信号
処理のため、例えば、抵抗R1,R2が負荷として、トラン
ジスタQ1のエミッタに接続されている場合、トランジス
タQ1のエミッタ電流IEQ1は、入力する複合映像信号のレ
ベルをvm,V1＝V2−VBEQ1と設定すれば、 となる。したがって、トランジスタQ1のベース電流IBQ1
は、 となる。
第３図Ｄに示すように、複合映像信号のVsyncの期間
では、充電時間が長く、その他の期間では放電時間が長
いため、入力カップリングコンデンサC1からトランジス
タQ1に供給すべき（４）式で示される電流Iexの存在に
より、Ｖサグが生じるわけであるが、この電流Iexは入
力レベルvinの複合映像信号が入力されている時には、
（６）式と（３）式より となり、入力される複合映像信号のアベレージピーク
レベル（以下、APLと略す）により、電流Iexの値が変化
することになる。すなわち、端的な例として、第３図Ｅ
に示す、ブラックバースト信号時と同図Ｆに示す、ホワ
イト100％信号時とでは、Ｖサグの状態が変化すること
になり、第２図に示す従来のクランプ回路を含む映像処
理システムにとって非常に不都合なものであった。
では、充電時間が長く、その他の期間では放電時間が長
いため、入力カップリングコンデンサC1からトランジス
タQ1に供給すべき（４）式で示される電流Iexの存在に
より、Ｖサグが生じるわけであるが、この電流Iexは入
力レベルvinの複合映像信号が入力されている時には、
（６）式と（３）式より となり、入力される複合映像信号のアベレージピーク
レベル（以下、APLと略す）により、電流Iexの値が変化
することになる。すなわち、端的な例として、第３図Ｅ
に示す、ブラックバースト信号時と同図Ｆに示す、ホワ
イト100％信号時とでは、Ｖサグの状態が変化すること
になり、第２図に示す従来のクランプ回路を含む映像処
理システムにとって非常に不都合なものであった。
本発明は、このような問題点を解決するもので、上述
のクランプ回路を用いた時に生じていた、入力複合映像
信号のAPL変化に伴う、Ｖサグの変化を抑制することを
目的とするものである。
のクランプ回路を用いた時に生じていた、入力複合映像
信号のAPL変化に伴う、Ｖサグの変化を抑制することを
目的とするものである。
問題点を解決するための手段 この問題点を解決するために、本発明のクランプ回路
は、複合映像信号から同期信号を分離する同期分離回路
と、前記複合映像信号がコンデンサを介してベースに入
力され、第１の電流源（I1）がエミッタに接続されると
共に同エミッタと第１の基準電位との間に第1,第２の抵
抗（R1,R2）による直列回路が接続され、コレクタに電
源端子（VCC）が接続された第１のトランジスタ（Q1）
で構成され、エミッタ出力より出力信号が取り出される
エミッタフォロワ回路と、電圧源（V2）と前記第１のト
ランジスタのベースとの間に接続されたスイッチ回路
（Q5,Q6）とを備え、前記同期分離回路の出力に同期し
て前記スイッチ回路をスイッチング動作させ、前記複合
映像信号中の同期信号の先端部もしくはペデスタル部を
前記電圧源から供給される一定電位に固定化するクラン
プ回路において、前記第1,第２の抵抗の中間接続点がベ
ースに接続され、第２の電流源（I2）がエミッタに接続
されると共に同エミッタと第２の基準電位との間に第３
の抵抗（R6）が接続された第２のトランジスタ（Q9）
と、前記第２のトランジスタのコレクタにエミッタを接
続し前記電源端子のコレクタを接続した第３のトランジ
スタ（Q2）と、前記第３のトランジスタのベース電流を
ミラー反転して前記第１のトランジスタのベースに供給
する電流ミラー回路とを具備したものである。
は、複合映像信号から同期信号を分離する同期分離回路
と、前記複合映像信号がコンデンサを介してベースに入
力され、第１の電流源（I1）がエミッタに接続されると
共に同エミッタと第１の基準電位との間に第1,第２の抵
抗（R1,R2）による直列回路が接続され、コレクタに電
源端子（VCC）が接続された第１のトランジスタ（Q1）
で構成され、エミッタ出力より出力信号が取り出される
エミッタフォロワ回路と、電圧源（V2）と前記第１のト
ランジスタのベースとの間に接続されたスイッチ回路
（Q5,Q6）とを備え、前記同期分離回路の出力に同期し
て前記スイッチ回路をスイッチング動作させ、前記複合
映像信号中の同期信号の先端部もしくはペデスタル部を
前記電圧源から供給される一定電位に固定化するクラン
プ回路において、前記第1,第２の抵抗の中間接続点がベ
ースに接続され、第２の電流源（I2）がエミッタに接続
されると共に同エミッタと第２の基準電位との間に第３
の抵抗（R6）が接続された第２のトランジスタ（Q9）
と、前記第２のトランジスタのコレクタにエミッタを接
続し前記電源端子のコレクタを接続した第３のトランジ
スタ（Q2）と、前記第３のトランジスタのベース電流を
ミラー反転して前記第１のトランジスタのベースに供給
する電流ミラー回路とを具備したものである。
作用 この構成により、エミッタフォロワ回路を成す第１の
トランジスタのエミッタ電流に変化に合わせて第２のト
ランジスタのエミッタ電流を変化させ、第２のトランジ
スタのコレクタにエミッタを接続した第３のトランジス
タのベース電流を第１のトランジスタのベース電流とほ
ぼ等しく、電流ミラー回路から供給される電流によって
第１のトランジスタのベース電流の増減を吸収すること
ができ、入力される複合映像信号の信号レベル（APL）
が変動しても、Ｖサグを抑圧することが可能となる。
トランジスタのエミッタ電流に変化に合わせて第２のト
ランジスタのエミッタ電流を変化させ、第２のトランジ
スタのコレクタにエミッタを接続した第３のトランジス
タのベース電流を第１のトランジスタのベース電流とほ
ぼ等しく、電流ミラー回路から供給される電流によって
第１のトランジスタのベース電流の増減を吸収すること
ができ、入力される複合映像信号の信号レベル（APL）
が変動しても、Ｖサグを抑圧することが可能となる。
実施例 第１図に本発明によるクランプ回路の一実施例を示
す。第１図において、Q1〜Q9はトランジスタ、R1〜R6は
抵抗、I1〜I2は電流源、V1〜V3は電圧源、C1はコンデン
サを示す。第１図の本実施例に基き、以下にその動作を
詳述する。
す。第１図において、Q1〜Q9はトランジスタ、R1〜R6は
抵抗、I1〜I2は電流源、V1〜V3は電圧源、C1はコンデン
サを示す。第１図の本実施例に基き、以下にその動作を
詳述する。
トランジスタQ1〜Q8、抵抗R1〜R5、入力カップリング
コンデンサC1、電流源I1〜I2、電圧源V1〜V2は入力端子
T2に到来する複合映像信号をトランジスタQ1のベースに
おいて電圧源V2の電位に固定するクランプ回路であり、
トランジスタQ2〜Q3、ダイオードD1で、トランジスタQ1
のベース電流補償を施す。そして、入力端子T3には、同
期分離回路（図示せず）の信号処理によって、複合映像
信号から分離した同期信号が印加される。さらに出力端
子T1より、トランジスタQ9のベースへ信号を供給すると
共に、トランジスタQ9のコレクタはベース電流補償回路
におけるベース電流検出用トランジスタQ2のエミッタ
へ、トランジスタQ9のエミッタは電流源I2および電圧源
V3でバイアスされた抵抗R6が接続されている。このよう
な回路構成において、V3＝V1−VBEQ9となるように設定
し、トランジスタQ9のベースに到来する複合映像信号の
信号レベルをvBQ9とし、入力複合映像信号の信号レベル
をvinとすれば、 となるように設定する。
コンデンサC1、電流源I1〜I2、電圧源V1〜V2は入力端子
T2に到来する複合映像信号をトランジスタQ1のベースに
おいて電圧源V2の電位に固定するクランプ回路であり、
トランジスタQ2〜Q3、ダイオードD1で、トランジスタQ1
のベース電流補償を施す。そして、入力端子T3には、同
期分離回路（図示せず）の信号処理によって、複合映像
信号から分離した同期信号が印加される。さらに出力端
子T1より、トランジスタQ9のベースへ信号を供給すると
共に、トランジスタQ9のコレクタはベース電流補償回路
におけるベース電流検出用トランジスタQ2のエミッタ
へ、トランジスタQ9のエミッタは電流源I2および電圧源
V3でバイアスされた抵抗R6が接続されている。このよう
な回路構成において、V3＝V1−VBEQ9となるように設定
し、トランジスタQ9のベースに到来する複合映像信号の
信号レベルをvBQ9とし、入力複合映像信号の信号レベル
をvinとすれば、 となるように設定する。
ここで、従来例と同様に、入力端子T2に複合映像信号
が印加され、トランジスタQ1のエミッタより、抵抗R1を
介して出力端子T1へ複合映像信号が出力される場合を述
べる。なお、この時のスイッチングペアトランジスタQ
5,Q6の動作及び、入力端子T3に到来する信号は従来例と
全く同様である。この構成におけるトランジスタQ9のコ
レクタ電流ICQ9は、 となる。
が印加され、トランジスタQ1のエミッタより、抵抗R1を
介して出力端子T1へ複合映像信号が出力される場合を述
べる。なお、この時のスイッチングペアトランジスタQ
5,Q6の動作及び、入力端子T3に到来する信号は従来例と
全く同様である。この構成におけるトランジスタQ9のコ
レクタ電流ICQ9は、 となる。
であるから、 となり、これがトランジスタQ2のエミッタ電流になる
ので、トランジスタQ3のコレクタ電流ICQ3は、 と表わされる。またこの時のトランジスタQ1のベース電
流IBQ1は、 であるから、外部回路からのトランジスタQ1のベースへ
供給すべき電流Iexは結局 となる。ここでhFEが充分大きい時は、ミラー比ＭはＭ
＝１と考えられ となり、（12）式は、 とすることができる。したがって、本実施例により、I
exの値は複合映像信号の入力レベルに依存しないことに
なる。
ので、トランジスタQ3のコレクタ電流ICQ3は、 と表わされる。またこの時のトランジスタQ1のベース電
流IBQ1は、 であるから、外部回路からのトランジスタQ1のベースへ
供給すべき電流Iexは結局 となる。ここでhFEが充分大きい時は、ミラー比ＭはＭ
＝１と考えられ となり、（12）式は、 とすることができる。したがって、本実施例により、I
exの値は複合映像信号の入力レベルに依存しないことに
なる。
本実施例においては、 であるため、抵抗R6は具体的には、 となるが、トランジスタQ9のベースの接続場所は、本実
施例に限定されることはない。
施例に限定されることはない。
発明の効果 以上詳述したように、本発明によれば、複合映像信号
の入力レベルによる入力用の第１のトランジスタのベー
ス電流の変化量は、ベース電流補償回路における第２の
トランジスタのエミッタ電流を複合映像信号の入力レベ
ルに応じて変化させることにより、吸収することが可能
となり、複合映像信号のAPL変化によるＶサグの変化を
抑制するという効果が得られるので、きわめて有用であ
る。
の入力レベルによる入力用の第１のトランジスタのベー
ス電流の変化量は、ベース電流補償回路における第２の
トランジスタのエミッタ電流を複合映像信号の入力レベ
ルに応じて変化させることにより、吸収することが可能
となり、複合映像信号のAPL変化によるＶサグの変化を
抑制するという効果が得られるので、きわめて有用であ
る。
第１図は本発明の一実施例クランプ回路の回路図、第２
図は従来例のクランプ回路の回路図、第３図は従来例の
クランプ回路の動作タイミングチャート図である。 Q1〜Q9……トランジスタ、R1〜R6……抵抗、C1……コン
デンサ、V1〜V3……電圧源、I1〜I3……電流源、T1〜T5
……端子。
図は従来例のクランプ回路の回路図、第３図は従来例の
クランプ回路の動作タイミングチャート図である。 Q1〜Q9……トランジスタ、R1〜R6……抵抗、C1……コン
デンサ、V1〜V3……電圧源、I1〜I3……電流源、T1〜T5
……端子。
Claims (1)
- 【請求項１】複合映像信号から同期信号を分離する同期
分離回路と、 前記複合映像信号がコンデンサを介してベースに入力さ
れ、第１の電流源がエミッタに接続されると共に同エミ
ッタと第１の基準電位との間に第1,第２の抵抗による直
列回路が接続され、コレクタに電源端子が接続された第
１のトランジスタで構成され、エミッタ出力より出力信
号が取り出されるエミッタフォロワ回路と、 電圧源と前記第１のトランジスタのベースとの間に接続
されたスイッチ回路とを備え、 前記同期分離回路の出力に同期して前記スイッチ回路を
スイッチング動作させ、 前記複合映像信号中の同期信号の先端部もしくはペデス
タル部を前記電圧源から供給される一定電位に固定化す
るクランプ回路において、 前記第1,第２の抵抗の中間接続点がベースに接続され、
第２の電流源がエミッタに接続されると共に同エミッタ
と第２の基準電位との間に第３の抵抗が接続された第２
のトランジスタと、 前記第２のトランジスタのコレクタにエミッタを接続し
前記電源端子のコレクタを接続した第３のトランジスタ
と、 前記第３のトランジスタのベース電流をミラー反転して
前記第１のトランジスタのベースに供給する電流ミラー
回路とを具備したクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296926A JP2558757B2 (ja) | 1987-11-24 | 1987-11-24 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296926A JP2558757B2 (ja) | 1987-11-24 | 1987-11-24 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01137780A JPH01137780A (ja) | 1989-05-30 |
| JP2558757B2 true JP2558757B2 (ja) | 1996-11-27 |
Family
ID=17839963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62296926A Expired - Lifetime JP2558757B2 (ja) | 1987-11-24 | 1987-11-24 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558757B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568913A (en) * | 1979-07-05 | 1981-01-29 | Matsushita Electric Ind Co Ltd | Signal clamping circuit |
-
1987
- 1987-11-24 JP JP62296926A patent/JP2558757B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01137780A (ja) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558757B2 (ja) | クランプ回路 | |
| JP2931701B2 (ja) | クランプ回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP3759646B2 (ja) | Ｄｃレベルシフト回路 | |
| JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JPS6333358B2 (ja) | ||
| JP2849768B2 (ja) | クランプ回路 | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JPH023586B2 (ja) | ||
| JPH0145173Y2 (ja) | ||
| JP2572758B2 (ja) | 直流再生回路 | |
| JP2540849B2 (ja) | 映像信号処理回路 | |
| JPH05274787A (ja) | 自動利得制御回路 | |
| JPS6129188B2 (ja) | ||
| JPH06276425A (ja) | テレビジョンカメラ装置 | |
| KR890003222B1 (ko) | 합성 동기신호 분리 및 고주파 디지탈 동기신호 분리용 집적회로 | |
| JPS6365785A (ja) | 映像出力回路 | |
| JPS59218080A (ja) | ペデスタルレベルクランプ回路 | |
| JP2000101869A (ja) | クランプ回路 | |
| JPH03136474A (ja) | 帰還形ピーククランプ回路 | |
| JPH03262383A (ja) | 同期分離回路 | |
| JPH0425753B2 (ja) | ||
| JPH0582783B2 (ja) | ||
| JPS61145970A (ja) | クランプ回路 | |
| JPH0327678A (ja) | クランプ回路 |