JP3512829B2 - ビデオ表示偏向装置 - Google Patents
ビデオ表示偏向装置Info
- Publication number
- JP3512829B2 JP3512829B2 JP07845793A JP7845793A JP3512829B2 JP 3512829 B2 JP3512829 B2 JP 3512829B2 JP 07845793 A JP07845793 A JP 07845793A JP 7845793 A JP7845793 A JP 7845793A JP 3512829 B2 JP3512829 B2 JP 3512829B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- data signal
- frequency
- signal
- deflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 101000640813 Homo sapiens Sodium-coupled neutral amino acid transporter 2 Proteins 0.000 description 2
- 101100244005 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PIN3 gene Proteins 0.000 description 2
- 102100033774 Sodium-coupled neutral amino acid transporter 2 Human genes 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101150005623 MSB2 gene Proteins 0.000 description 1
- CLSVJBIHYWPGQY-UHFFFAOYSA-N [3-(2,5-dimethylphenyl)-8-methoxy-2-oxo-1-azaspiro[4.5]dec-3-en-4-yl] ethyl carbonate Chemical compound CCOC(=O)OC1=C(C=2C(=CC=C(C)C=2)C)C(=O)NC11CCC(OC)CC1 CLSVJBIHYWPGQY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データ信号により制御
される周波数を有するビデオ表示装置の発振器に関す
る。
される周波数を有するビデオ表示装置の発振器に関す
る。
【０００２】
【発明の背景】テレビジョン信号の画像は、陰極線管の
スクリーンの表面を電流ビームにより繰り返し走査する
ことにより発生される。電子ビームの強度はビデオ信号
で変調され、画面に表示される画像を形成する。電子ビ
ームによる走査と表示画像を同期させるために、走査回
路すなわち偏向回路は、複合ビデオ信号中において画像
情報と合成された同期信号と同期している。受信された
時に同期信号は、電気的雑音の形式の歪みを含んでいる
ことがある。
スクリーンの表面を電流ビームにより繰り返し走査する
ことにより発生される。電子ビームの強度はビデオ信号
で変調され、画面に表示される画像を形成する。電子ビ
ームによる走査と表示画像を同期させるために、走査回
路すなわち偏向回路は、複合ビデオ信号中において画像
情報と合成された同期信号と同期している。受信された
時に同期信号は、電気的雑音の形式の歪みを含んでいる
ことがある。
【０００３】送信される時、同期信号パルスは安定した
周波数で繰り返される。雑音が存在するので、電圧制御
発振器を使用して、水平同期信号パルスと水平偏向回路
の同期を得るのが慣例となっている。発振器は、位相固
定ループ（ＰＬＬ）により制御され、またＰＬＬの中に
含まれている。発振器が発生する信号の周波数は、同期
信号の周波数ｆＨに等しいかまたはその倍数に等しい。
ＰＬＬ動作のために、例えば、１つの同期パルスが雑音
により混乱されても、発振器の周波数はそのままでほと
んど変化せず、偏向回路は引き続き規則正しい偏向制御
パルスを受け取る。
周波数で繰り返される。雑音が存在するので、電圧制御
発振器を使用して、水平同期信号パルスと水平偏向回路
の同期を得るのが慣例となっている。発振器は、位相固
定ループ（ＰＬＬ）により制御され、またＰＬＬの中に
含まれている。発振器が発生する信号の周波数は、同期
信号の周波数ｆＨに等しいかまたはその倍数に等しい。
ＰＬＬ動作のために、例えば、１つの同期パルスが雑音
により混乱されても、発振器の周波数はそのままでほと
んど変化せず、偏向回路は引き続き規則正しい偏向制御
パルスを受け取る。
【０００４】典型的には、発振器の自走周波数は容量に
より決定される。不都合なことに、コンデンサは広範囲
の許容誤差を有する。従って、広範囲の許容誤差を補償
するために、発振器の自走周波数を調節する必要があ
る。１つの従来技術による構成では、発振器の周波数
は、マイクロプロセッサから母線を介して得られるデー
タ信号に従って調節される。ディジタル／アナログ（Ｄ
／Ａ）変換器は、発振器の自走周波数を制御するため
に、データ信号により決定されるレベルのアナログ信号
を発生する。
より決定される。不都合なことに、コンデンサは広範囲
の許容誤差を有する。従って、広範囲の許容誤差を補償
するために、発振器の自走周波数を調節する必要があ
る。１つの従来技術による構成では、発振器の周波数
は、マイクロプロセッサから母線を介して得られるデー
タ信号に従って調節される。ディジタル／アナログ（Ｄ
／Ａ）変換器は、発振器の自走周波数を制御するため
に、データ信号により決定されるレベルのアナログ信号
を発生する。
【０００５】典型的には、テレビジョン受像機内の各段
を動作させる種々の電源電圧は、水平フライバック変成
器内で発生されるリトレースパルス電圧から発生され
る。このような電源電圧の値は、水平発振器の周波数に
依り定められる。通常の動作においては、水平発振器の
周波数は一定であるので、それが電源電圧に及ぼす影響
は予測可能であり、電源の設計に際して考慮される。し
かしながら、前述の母線上に誤りデータ信号が発生した
場合、水平周波数は、例えば、低くなり過ぎる。周波数
が低く過ぎると、水平出力トランジスタが破壊され、ま
た電源電圧が過大となる。過大な電源電圧は受像機の各
段を損傷することがある。誤りデータ信号は、例えば、
アークによりマイクロプロセッサが故障したために生じ
得る。許容誤差を補償するために、製作中に発振器の自
走周波数を広範囲にわたり調節することが望ましいが、
通常の動作中に発振器の周波数の変動範囲を制限するこ
とが望ましい。このようにして、母線上のビット誤りに
より発振周波数の有害な変動が生じるのを防止する。
を動作させる種々の電源電圧は、水平フライバック変成
器内で発生されるリトレースパルス電圧から発生され
る。このような電源電圧の値は、水平発振器の周波数に
依り定められる。通常の動作においては、水平発振器の
周波数は一定であるので、それが電源電圧に及ぼす影響
は予測可能であり、電源の設計に際して考慮される。し
かしながら、前述の母線上に誤りデータ信号が発生した
場合、水平周波数は、例えば、低くなり過ぎる。周波数
が低く過ぎると、水平出力トランジスタが破壊され、ま
た電源電圧が過大となる。過大な電源電圧は受像機の各
段を損傷することがある。誤りデータ信号は、例えば、
アークによりマイクロプロセッサが故障したために生じ
得る。許容誤差を補償するために、製作中に発振器の自
走周波数を広範囲にわたり調節することが望ましいが、
通常の動作中に発振器の周波数の変動範囲を制限するこ
とが望ましい。このようにして、母線上のビット誤りに
より発振周波数の有害な変動が生じるのを防止する。
【０００６】
【発明の概要】本発明の特徴を具体化するビデオ表示偏
向装置は、偏向周波数に関連する周波数で出力信号を発
生する発振器を含んでいる。マイクロプロセッサが発生
する第１のデータ信号は、マイクロプロセッサの動作中
に故障が生じた時に、変動しやすい。動作中にマイクロ
プロセッサにより変更することのできない第２のデータ
信号が発生される。第１のデータ信号に応答する第１の
入力と第２のデータ信号に応答する第２の入力を有する
ディジタル／アナログ変換器は、アナログの周波数制御
信号を発生する。アナログの周波数制御信号は、発振器
の制御入力に結合されて、発振器の自走周波数を許容誤
差の範囲内に制御する。発振器の自走周波数は一部、第
１のデータ信号に従って補正され、一部は第２のデータ
信号に従って補正される。偏向回路の出力段は発振器の
出力信号に応答し、偏向巻線中に偏向電流を発生する。 発明の構成 （１）偏向周波数（ｆＨ）のｎ倍（但し、ｎは１、２、
…の整数）の周波数の出力信号（ＯＨ）を発生する発振
器（３１）と、動作中に変更可能な第１のデータ信号
（ＤＡＴＡ １）を発生するマイクロプロセッサ（３
５）と、動作中に変更できない第２のデータ信号（ＤＡ
ＴＡ ２）源（Ｚ１，Ｚ２，Ｚ３）と、前記第１のデー
タ信号に応答する第１の入力（ＭＳＢ１−ＬＳＢ１）と
前記第２のデータ信号に応答する第２の入力（ＭＳＢ２
−ＬＳＢ２）を有し、前記発振器の制御入力（３３）に
結合されるアナログの周波数制御信号（ｉＣＯＮＴ）を
発生して前記発振器の自走周波数を許容誤差の範囲内で
制御するディジタル／アナログ変換器（４１，４０）で
あって、前記発振器の前記自走周波数は動作中に前記マ
イクロプロセッサによって変更可能な前記第１のデータ
信号および動作中に変更できない前記第２のデータ信号
に従って補正される、前記ディジタル／アナログ変換器
と、前記発振器の出力信号に応答し、偏向巻線に偏向電
流（ｉＹ）を発生する偏向回路出力段（９９）とを具え
た、ビデオ表示偏向装置。 （２）偏向周波数（ｆＨ）のｎ倍（但し、ｎは１、２、
…の整数）の周波数の出力信号（ＯＨ）を発生する発振
器（３１）と、動作中にマイクロプロセッサ内に故障が
生じた時に変動しやすい第１のデータ信号（ＤＡＴＡ
１）を発生するマイクロプロセッサ（３５）と、動作中
に変更できない第２のデータ信号（ＤＡＴＡ ２）源
（Ｚ１，Ｚ２，Ｚ３）と、前記第１のデータ信号に応答
する第１の入力と前記第２のデータ信号に応答する第２
の入力を有し、前記発振器の制御入力に結合されるアナ
ログの周波数制御信号（ｉＣＯＮＴ）を発生して前記発
振器の自走周波数を許容誤差の範囲内で制御するディジ
タル／アナログ変換器であって、前記発振器の前記自走
周波数は一部が前記第１のデータ信号に従って補正さ
れ、一部が前記第２のデータ信号に従って補正され、こ
こで、前記第２のデータ信号の最下位データビット（Ｌ
ＳＢ２）は、前記第１のデータ信号の最上位データビッ
ト（ＭＳＢ１）よりも大きな重みを前記制御信号に対し
て有し、且つ前記第１のデータ信号のすべてのビットが
前記第２のデータ信号の最下位ビットの重みよりも大き
い合成重みを有する、前記ディジタル／アナログ変換器
（４１，４０）と、前記発振器の出力信号に応答し、偏
向巻線に偏向電流（ｉＹ）を発生する偏向回路出力段
（９９）とを具えた、ビデオ表示偏向装置。 （３）偏向周波数（ｆＨ）のｎ倍（但し、ｎは１、２、
…の整数）の周波数の出力信号（ＯＨ）を発生する発振
器（３１）と、動作中にマイクロプロセッサ内に故障が
生じた時に変動しやすい第１のデータ信号（ＤＡＴＡ
１）を発生するマイクロプロセッサ（３５）と、動作中
に変更できない第２のデータ信号（ＤＡＴＡ ２）源
と、前記第１のデータ信号に応答する第１の入力と前記
第２のデータ信号に応答する第２の入力を有し、前記発
振器の制御入力に結合されるアナログの周波数制御信号
（ｉＣＯＮＴ）を発生して前記発振器の自走周波数を許
容誤差の範囲内に制御するディジタル／アナログ変換器
であって、前記発振器の前記自走周波数は一部が前記第
１のデータ信号に従って補正され、一部が前記第２のデ
ータ信号に従って補正され、ここで、前記発振器は集積
回路中に含まれており、また前記第２のデータ信号は前
記集積回路の製造の間プログラム可能であって、その後
は変更することができない、前記ディジタル／アナログ
変換器（４０，４１）と、前記発振器の出力信号に応答
し、偏向巻線に偏向電流（ｉＹ）を発生する偏向回路出
力段（９９）とを具えた、ビデオ表示偏向装置。
向装置は、偏向周波数に関連する周波数で出力信号を発
生する発振器を含んでいる。マイクロプロセッサが発生
する第１のデータ信号は、マイクロプロセッサの動作中
に故障が生じた時に、変動しやすい。動作中にマイクロ
プロセッサにより変更することのできない第２のデータ
信号が発生される。第１のデータ信号に応答する第１の
入力と第２のデータ信号に応答する第２の入力を有する
ディジタル／アナログ変換器は、アナログの周波数制御
信号を発生する。アナログの周波数制御信号は、発振器
の制御入力に結合されて、発振器の自走周波数を許容誤
差の範囲内に制御する。発振器の自走周波数は一部、第
１のデータ信号に従って補正され、一部は第２のデータ
信号に従って補正される。偏向回路の出力段は発振器の
出力信号に応答し、偏向巻線中に偏向電流を発生する。 発明の構成 （１）偏向周波数（ｆＨ）のｎ倍（但し、ｎは１、２、
…の整数）の周波数の出力信号（ＯＨ）を発生する発振
器（３１）と、動作中に変更可能な第１のデータ信号
（ＤＡＴＡ １）を発生するマイクロプロセッサ（３
５）と、動作中に変更できない第２のデータ信号（ＤＡ
ＴＡ ２）源（Ｚ１，Ｚ２，Ｚ３）と、前記第１のデー
タ信号に応答する第１の入力（ＭＳＢ１−ＬＳＢ１）と
前記第２のデータ信号に応答する第２の入力（ＭＳＢ２
−ＬＳＢ２）を有し、前記発振器の制御入力（３３）に
結合されるアナログの周波数制御信号（ｉＣＯＮＴ）を
発生して前記発振器の自走周波数を許容誤差の範囲内で
制御するディジタル／アナログ変換器（４１，４０）で
あって、前記発振器の前記自走周波数は動作中に前記マ
イクロプロセッサによって変更可能な前記第１のデータ
信号および動作中に変更できない前記第２のデータ信号
に従って補正される、前記ディジタル／アナログ変換器
と、前記発振器の出力信号に応答し、偏向巻線に偏向電
流（ｉＹ）を発生する偏向回路出力段（９９）とを具え
た、ビデオ表示偏向装置。 （２）偏向周波数（ｆＨ）のｎ倍（但し、ｎは１、２、
…の整数）の周波数の出力信号（ＯＨ）を発生する発振
器（３１）と、動作中にマイクロプロセッサ内に故障が
生じた時に変動しやすい第１のデータ信号（ＤＡＴＡ
１）を発生するマイクロプロセッサ（３５）と、動作中
に変更できない第２のデータ信号（ＤＡＴＡ ２）源
（Ｚ１，Ｚ２，Ｚ３）と、前記第１のデータ信号に応答
する第１の入力と前記第２のデータ信号に応答する第２
の入力を有し、前記発振器の制御入力に結合されるアナ
ログの周波数制御信号（ｉＣＯＮＴ）を発生して前記発
振器の自走周波数を許容誤差の範囲内で制御するディジ
タル／アナログ変換器であって、前記発振器の前記自走
周波数は一部が前記第１のデータ信号に従って補正さ
れ、一部が前記第２のデータ信号に従って補正され、こ
こで、前記第２のデータ信号の最下位データビット（Ｌ
ＳＢ２）は、前記第１のデータ信号の最上位データビッ
ト（ＭＳＢ１）よりも大きな重みを前記制御信号に対し
て有し、且つ前記第１のデータ信号のすべてのビットが
前記第２のデータ信号の最下位ビットの重みよりも大き
い合成重みを有する、前記ディジタル／アナログ変換器
（４１，４０）と、前記発振器の出力信号に応答し、偏
向巻線に偏向電流（ｉＹ）を発生する偏向回路出力段
（９９）とを具えた、ビデオ表示偏向装置。 （３）偏向周波数（ｆＨ）のｎ倍（但し、ｎは１、２、
…の整数）の周波数の出力信号（ＯＨ）を発生する発振
器（３１）と、動作中にマイクロプロセッサ内に故障が
生じた時に変動しやすい第１のデータ信号（ＤＡＴＡ
１）を発生するマイクロプロセッサ（３５）と、動作中
に変更できない第２のデータ信号（ＤＡＴＡ ２）源
と、前記第１のデータ信号に応答する第１の入力と前記
第２のデータ信号に応答する第２の入力を有し、前記発
振器の制御入力に結合されるアナログの周波数制御信号
（ｉＣＯＮＴ）を発生して前記発振器の自走周波数を許
容誤差の範囲内に制御するディジタル／アナログ変換器
であって、前記発振器の前記自走周波数は一部が前記第
１のデータ信号に従って補正され、一部が前記第２のデ
ータ信号に従って補正され、ここで、前記発振器は集積
回路中に含まれており、また前記第２のデータ信号は前
記集積回路の製造の間プログラム可能であって、その後
は変更することができない、前記ディジタル／アナログ
変換器（４０，４１）と、前記発振器の出力信号に応答
し、偏向巻線に偏向電流（ｉＹ）を発生する偏向回路出
力段（９９）とを具えた、ビデオ表示偏向装置。
【０００７】
【実施例】周期Ｈ（ＮＴＳＣ方式では６３．５マイクロ
セカンド）を有する周波数ｆＨの水平同期パルスＳ
Ｈは、テレビジョン受像機の従来の同期分離器（図示せ
ず）から、位相検出器３０の入力端子３０ａに結合され
る。定常状態での動作中に、周波数がｆＨまたはその倍
数である信号ＯＨは位相検出器３０の第２の入力端子３
０ｂに結合される。信号ＳＨと信号ＯＨの位相差を表わ
す位相差表示信号ＰＨは位相検出器３０により発生さ
れ、電流ｉ０を発生する電圧／電流（Ｖ／Ｉ）変換器３
２を介して結合される。電流ｉ０は、電流加算回路３３
の入力端子３３ａに結合される。電流加算回路３３は和
電流ｉＣＯＮＴを発生する。和電流ｉＣＯＮＴは電流制
御水平発振器３１の周波数制御入力端子３１ａに結合さ
れ、その発振周波数を制御する。発振器３１は出力信号
ＯＨを発生する。位相検出器３０と発振器３１は位相固
定ループ（ＰＬＬ）回路２０を形成する。ＰＬＬ回路２
０は第１の集積回路（ＩＣ）１００の中に含まれる。Ｐ
ＬＬ回路２０の動作により、信号ＯＨは信号ＳＨに同期
する。
セカンド）を有する周波数ｆＨの水平同期パルスＳ
Ｈは、テレビジョン受像機の従来の同期分離器（図示せ
ず）から、位相検出器３０の入力端子３０ａに結合され
る。定常状態での動作中に、周波数がｆＨまたはその倍
数である信号ＯＨは位相検出器３０の第２の入力端子３
０ｂに結合される。信号ＳＨと信号ＯＨの位相差を表わ
す位相差表示信号ＰＨは位相検出器３０により発生さ
れ、電流ｉ０を発生する電圧／電流（Ｖ／Ｉ）変換器３
２を介して結合される。電流ｉ０は、電流加算回路３３
の入力端子３３ａに結合される。電流加算回路３３は和
電流ｉＣＯＮＴを発生する。和電流ｉＣＯＮＴは電流制
御水平発振器３１の周波数制御入力端子３１ａに結合さ
れ、その発振周波数を制御する。発振器３１は出力信号
ＯＨを発生する。位相検出器３０と発振器３１は位相固
定ループ（ＰＬＬ）回路２０を形成する。ＰＬＬ回路２
０は第１の集積回路（ＩＣ）１００の中に含まれる。Ｐ
ＬＬ回路２０の動作により、信号ＯＨは信号ＳＨに同期
する。
【０００８】水平偏向回路の出力段９９はフライバック
変成器ＴＯの巻線３４中にリトレースパルスを高電圧で
発生する。高電圧のリトレースパルスはアルタ電圧Ｕを
発生するのに使用される。電圧Ｕは、テレビジョン受像
機の陰極線管（図１に図示せず）のアルタ電極に結合さ
れる。電源電圧＋Ｖは同様にして発生され、利用回路９
８を作動する。位相制御ループ（図示せず）を使用し
て、偏向巻線ＬＹ中の偏向電流ｉＹが、よく知られてい
る方法で、巻線３４を負荷するビーム電流負荷の変動に
係わらず、信号ＯＨと一定の位相関係に維持されるよう
にする。出力段９９または利用回路９８の要素が損傷さ
れるのを防止するために、発振器３１の周波数が、例え
ば、低くなり過ぎないようにすることが望ましい。
変成器ＴＯの巻線３４中にリトレースパルスを高電圧で
発生する。高電圧のリトレースパルスはアルタ電圧Ｕを
発生するのに使用される。電圧Ｕは、テレビジョン受像
機の陰極線管（図１に図示せず）のアルタ電極に結合さ
れる。電源電圧＋Ｖは同様にして発生され、利用回路９
８を作動する。位相制御ループ（図示せず）を使用し
て、偏向巻線ＬＹ中の偏向電流ｉＹが、よく知られてい
る方法で、巻線３４を負荷するビーム電流負荷の変動に
係わらず、信号ＯＨと一定の位相関係に維持されるよう
にする。出力段９９または利用回路９８の要素が損傷さ
れるのを防止するために、発振器３１の周波数が、例え
ば、低くなり過ぎないようにすることが望ましい。
【０００９】発振器３１の自走周波数は、一部、ＩＣ１
００の内部にあり且つＩＣ技術を使用して製作されるコ
ンデンサＣにより決まる。コンデンサＣの値には広範囲
のばらつきすなわち許容誤差がある。コンデンサＣの広
範囲の許容誤差を一部補償するために、別個の第２のＩ
Ｃ２００の中に含まれているマイクロプロセッサ３５
は、ＩＣ１００に結合される母線上で、３ビットの並列
２進データ信号ＤＡＴＡ１を生じる。動作中、信号ＤＡ
ＴＡ１はプログラム可能である。
００の内部にあり且つＩＣ技術を使用して製作されるコ
ンデンサＣにより決まる。コンデンサＣの値には広範囲
のばらつきすなわち許容誤差がある。コンデンサＣの広
範囲の許容誤差を一部補償するために、別個の第２のＩ
Ｃ２００の中に含まれているマイクロプロセッサ３５
は、ＩＣ１００に結合される母線上で、３ビットの並列
２進データ信号ＤＡＴＡ１を生じる。動作中、信号ＤＡ
ＴＡ１はプログラム可能である。
【００１０】Ｄ／Ａ変換器４１は直流電流ｉ１を発生
し、電流ｉ１は加算回路３３に結合され、そこで足し合
わされて電流ｉＣＯＮＴを形成する。電流ｉ１は、信号
ＤＡＴＡ１に従って、０〜１５μＡの範囲で変動する。
電流ｉ１の最大値はＤ／Ａ変換器４１の基準電流ｉ４１
により決まる。電流ｉ１は発振器３１の自走周波数を狭
い範囲（例えば、水平周波数ｆＨの５％）で変化させる
ことができる。
し、電流ｉ１は加算回路３３に結合され、そこで足し合
わされて電流ｉＣＯＮＴを形成する。電流ｉ１は、信号
ＤＡＴＡ１に従って、０〜１５μＡの範囲で変動する。
電流ｉ１の最大値はＤ／Ａ変換器４１の基準電流ｉ４１
により決まる。電流ｉ１は発振器３１の自走周波数を狭
い範囲（例えば、水平周波数ｆＨの５％）で変化させる
ことができる。
【００１１】発明的特徴に従って、電流ｉ１の調節範囲
は、許容誤差を補償する目的で最終的に使用されるより
も狭くなる。電流ｉ１は発振器の周波数を狭い範囲での
み変えることができるので、有利なことに、母線上で伝
送される誤りが、前述したような有害となる、発振器３
１の周波数の変化を生じることはない。
は、許容誤差を補償する目的で最終的に使用されるより
も狭くなる。電流ｉ１は発振器の周波数を狭い範囲での
み変えることができるので、有利なことに、母線上で伝
送される誤りが、前述したような有害となる、発振器３
１の周波数の変化を生じることはない。
【００１２】ＩＣ１００内にあるＤ／Ａ変換器４０は、
電流ｉ２を発生し、電流ｉ２は加算回路３３に結合され
る。電流ｉ２の値は０〜４０μＡの範囲にあり、Ｄ／Ａ
変換器４０の基準電流ｉ４０により決まる。電流ｉＣＯ
ＮＴの中に含まれている電流ｉ２とｉ１の和は、許容誤
差を補償する目的で、発振器３１の自走周波数の値を広
範囲に且つ十分な精度で変えることができる。
電流ｉ２を発生し、電流ｉ２は加算回路３３に結合され
る。電流ｉ２の値は０〜４０μＡの範囲にあり、Ｄ／Ａ
変換器４０の基準電流ｉ４０により決まる。電流ｉＣＯ
ＮＴの中に含まれている電流ｉ２とｉ１の和は、許容誤
差を補償する目的で、発振器３１の自走周波数の値を広
範囲に且つ十分な精度で変えることができる。
【００１３】もう１つの発明的特徴に従って、Ｄ／Ａ変
換器４０に供給される３ビットの２進入力データ信号Ｄ
ＡＴＡ２は、発振器３１を含むウェーハをパッケージす
る前に、変更できないようにハードウェア内でプログラ
ムされる。３ビットの信号ＤＡＴＡ２は電流ｉ２の大き
さを制御する。信号ＤＡＴＡ２の最下位ビットＬＳＢ２
は信号ＤＡＴＡ１の最上位ビットＭＳＢ１よりも、電流
ｉＣＯＮＴに関してより大きな割合すなわち重みを有す
る。
換器４０に供給される３ビットの２進入力データ信号Ｄ
ＡＴＡ２は、発振器３１を含むウェーハをパッケージす
る前に、変更できないようにハードウェア内でプログラ
ムされる。３ビットの信号ＤＡＴＡ２は電流ｉ２の大き
さを制御する。信号ＤＡＴＡ２の最下位ビットＬＳＢ２
は信号ＤＡＴＡ１の最上位ビットＭＳＢ１よりも、電流
ｉＣＯＮＴに関してより大きな割合すなわち重みを有す
る。
【００１４】端子４０ａ，４０ｂおよび４０ｃにおける
信号ＤＡＴＡ２の３つのビットの値は、端子４０ａ，４
０ｂおよび４０ｃにそれぞれ結合されるプログラム可能
な要素Ｚ１，Ｚ２およびＺ３の状態により決定される。
プログラムする前に、各要素Ｚ１，Ｚ２およびＺ３はツ
ェナーダイオードとして働き、それぞれ端子４０ａ，４
０ｂおよび４０ｃにおいて論理レベル“真”を発生す
る。要素Ｚ１，Ｚ２またはＺ３をプログラムすると、対
応する端子４０ａ，４０ｂまたは４０ｃにおいて論理レ
ベル“偽”が設定される。
信号ＤＡＴＡ２の３つのビットの値は、端子４０ａ，４
０ｂおよび４０ｃにそれぞれ結合されるプログラム可能
な要素Ｚ１，Ｚ２およびＺ３の状態により決定される。
プログラムする前に、各要素Ｚ１，Ｚ２およびＺ３はツ
ェナーダイオードとして働き、それぞれ端子４０ａ，４
０ｂおよび４０ｃにおいて論理レベル“真”を発生す
る。要素Ｚ１，Ｚ２またはＺ３をプログラムすると、対
応する端子４０ａ，４０ｂまたは４０ｃにおいて論理レ
ベル“偽”が設定される。
【００１５】要素Ｚ１，Ｚ２，Ｚ３の中どれをプログラ
ムすべきかを決定するために、例えば、７．５μＡすな
わち０〜１５μＡの範囲の中間値に等しい電流ｉ１を生
じる値で信号ＤＡＴＡ１はＤ／Ａ変換器４１に供給され
る。電流ｉ１の値７．５μＡは、信号ＤＡＴＡ１の最上
位ビットが“真”であり、他の２つのビットが“偽”で
ある時に得られる。電流ｉ１の値は中間値であり、ツェ
ナーダイオードＺ１，Ｚ２，Ｚ３は選択され、電流ｉ２
が発振器３１の自走周波数を公称周波数ｆＨに等しくさ
せるようにプログラムされる。
ムすべきかを決定するために、例えば、７．５μＡすな
わち０〜１５μＡの範囲の中間値に等しい電流ｉ１を生
じる値で信号ＤＡＴＡ１はＤ／Ａ変換器４１に供給され
る。電流ｉ１の値７．５μＡは、信号ＤＡＴＡ１の最上
位ビットが“真”であり、他の２つのビットが“偽”で
ある時に得られる。電流ｉ１の値は中間値であり、ツェ
ナーダイオードＺ１，Ｚ２，Ｚ３は選択され、電流ｉ２
が発振器３１の自走周波数を公称周波数ｆＨに等しくさ
せるようにプログラムされる。
【００１６】例えば、論理レベル“偽”を端子４０ａに
おいてプログラムすることが必要とされる場合、工場内
のプログラム・ユニット６０で発生される高レベルのプ
ログラミング電流が、端子４０ａに接合された対応する
接触針（図示せず）を介して供給される。プログラミン
グ電流は、ツェナーダイオードＺ１，Ｚ２，Ｚ３、Ｄ／
Ａ変換器４０および発振器３１を含んでいるウェハーを
パッケージする前に供給される。接触針を介して供給さ
れる電流はツェナーダイオードＺ１を、短絡回路として
働く受動素子に永久的に変形させる。従って、端子４０
ａに発生する論理レベル“偽”は、動作中、変更不可能
である。プログラミング動作の後、接触針は引っ込めら
れ、もはやウェーハに接合されていない。それから、発
振器３１を含んでいるウェーハはＩＣパッケージの中に
入れられる。パッケージに入れる際に、ウェーハは機械
的な力を受けることがある。このため、発振器３１の自
走周波数に余りにも大きな変化を生じることがある。
おいてプログラムすることが必要とされる場合、工場内
のプログラム・ユニット６０で発生される高レベルのプ
ログラミング電流が、端子４０ａに接合された対応する
接触針（図示せず）を介して供給される。プログラミン
グ電流は、ツェナーダイオードＺ１，Ｚ２，Ｚ３、Ｄ／
Ａ変換器４０および発振器３１を含んでいるウェハーを
パッケージする前に供給される。接触針を介して供給さ
れる電流はツェナーダイオードＺ１を、短絡回路として
働く受動素子に永久的に変形させる。従って、端子４０
ａに発生する論理レベル“偽”は、動作中、変更不可能
である。プログラミング動作の後、接触針は引っ込めら
れ、もはやウェーハに接合されていない。それから、発
振器３１を含んでいるウェーハはＩＣパッケージの中に
入れられる。パッケージに入れる際に、ウェーハは機械
的な力を受けることがある。このため、発振器３１の自
走周波数に余りにも大きな変化を生じることがある。
【００１７】もう１つの発明的特徴に従って、パッケー
ジングの後に許容誤差範囲全体にわたって信号ＤＡＴＡ
１とＤＡＴＡ２の組み合わせから少なくとも５ビットの
解像度を維持するために、パッケージングで生じる周波
数の変化を信号ＤＡＴＡ１が補償することができる大き
さを有するように基準電流ｉ４１は設定される。電流ｉ
４１の値は、電流ｉＣＯＮＴに関して、最上位ビットＭ
ＳＢ１が信号ＤＡＴＡ２の最下位ビットＬＳＢ２の重み
の１／２よりも大きな重みを有するようにする。このよ
うにすれば、有利なことに、周波数の許容誤差範囲の修
正はウェーハのパッケージング後にも維持される。
ジングの後に許容誤差範囲全体にわたって信号ＤＡＴＡ
１とＤＡＴＡ２の組み合わせから少なくとも５ビットの
解像度を維持するために、パッケージングで生じる周波
数の変化を信号ＤＡＴＡ１が補償することができる大き
さを有するように基準電流ｉ４１は設定される。電流ｉ
４１の値は、電流ｉＣＯＮＴに関して、最上位ビットＭ
ＳＢ１が信号ＤＡＴＡ２の最下位ビットＬＳＢ２の重み
の１／２よりも大きな重みを有するようにする。このよ
うにすれば、有利なことに、周波数の許容誤差範囲の修
正はウェーハのパッケージング後にも維持される。
【００１８】動作中、電流ｉ０，ｉ１，ｉ２，ｉ３およ
びバイアス直流電流ｉ４は合計されて、電流ｉＣＯＮＴ
を生じる。電流ｉＣＯＮＴにより制御される発振器３１
の自走周波数に及ぼすデータ信号ＤＡＴＡ１の影響は、
例えば、５％にすぎない。有利なことに、データ信号Ｄ
ＡＴＡ２は変更不可能であり、信号ＤＡＴＡ１における
データ誤りの影響は比較的小さいので、母線上の伝送誤
りが生じても、出力段９９あるは利用回路９８を損傷す
るような著しい変化が発振器３１の周波数に生じること
はない。このような損傷は、信号ＤＡＴＡ２もマイクロ
プロセッサ３５から母線を介してＤ／Ａ変換器４０に結
合されて、Ｄ／Ａ変換器４０と関連するデータビット中
に伝送誤りが生じた場合に、起こるかも知れない。
びバイアス直流電流ｉ４は合計されて、電流ｉＣＯＮＴ
を生じる。電流ｉＣＯＮＴにより制御される発振器３１
の自走周波数に及ぼすデータ信号ＤＡＴＡ１の影響は、
例えば、５％にすぎない。有利なことに、データ信号Ｄ
ＡＴＡ２は変更不可能であり、信号ＤＡＴＡ１における
データ誤りの影響は比較的小さいので、母線上の伝送誤
りが生じても、出力段９９あるは利用回路９８を損傷す
るような著しい変化が発振器３１の周波数に生じること
はない。このような損傷は、信号ＤＡＴＡ２もマイクロ
プロセッサ３５から母線を介してＤ／Ａ変換器４０に結
合されて、Ｄ／Ａ変換器４０と関連するデータビット中
に伝送誤りが生じた場合に、起こるかも知れない。
【図１】偏向巻線中の偏向電流の位相を制御する、本発
明を具体化した位相固定ループを示す。
明を具体化した位相固定ループを示す。
【符号の説明】
２０ 位相固定ループ（ＰＬＬ）回路
３０ 位相検出器
３１ 電流制御水平発振器
３２ 電圧／電流（Ｖ／Ｉ）変換器
３３ 電流加算回路
ＴＯ フライバック変成器
３５ マイクロプロセッサ
４０ Ｄ／Ａ変換器
４１ Ｄ／Ａ変換器
６０ 工場内のプログラム・ユニット
９８ 利用回路
９９ 水平偏向回路出力段
１００ ＩＣ
２００ 第２のＩＣ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 3/16 - 3/34
Claims (3)
- 【請求項１】 偏向周波数のｎ倍（但し、ｎは１、２、
…の整数）の周波数の出力信号を発生する発振器と、 動作中に変更可能な第１のデータ信号を発生するマイク
ロプロセッサと、 動作中に変更できない第２のデータ信号源と、 前記第１のデータ信号に応答する第１の入力と前記第２
のデータ信号に応答する第２の入力を有し、前記発振器
の制御入力に結合されるアナログの周波数制御信号を発
生して前記発振器の自走周波数を許容誤差の範囲内で制
御するディジタル／アナログ変換器であって、前記発振
器の前記自走周波数は動作中に前記マイクロプロセッサ
によって変更可能な前記第１のデータ信号および動作中
に変更できない前記第２のデータ信号に従って補正され
る、前記ディジタル／アナログ変換器と、 前記発振器の出力信号に応答し、偏向巻線に偏向電流を
発生する偏向回路出力段とを具えた、ビデオ表示偏向装
置。 - 【請求項２】 偏向周波数のｎ倍（但し、ｎは１、２、
…の整数）の周波数の出力信号を発生する発振器と、 動作中にマイクロプロセッサ内に故障が生じた時に変動
しやすい第１のデータ信号を発生するマイクロプロセッ
サと、 動作中に変更できない第２のデータ信号源と、 前記第１のデータ信号に応答する第１の入力と前記第２
のデータ信号に応答する第２の入力を有し、前記発振器
の制御入力に結合されるアナログの周波数制御信号を発
生して前記発振器の自走周波数を許容誤差の範囲内で制
御するディジタル／アナログ変換器であって、前記発振
器の前記自走周波数は一部が前記第１のデータ信号に従
って補正され、一部が前記第２のデータ信号に従って補
正され、ここで、前記第２のデータ信号の最下位データ
ビットは、前記第１のデータ信号の最上位データビット
よりも大きな重みを前記制御信号に対して有し、且つ前
記第１のデータ信号のすべてのビットが前記第２のデー
タ信号の最下位ビットの重みよりも大きい合成重みを有
する、前記ディジタル／アナログ変換器と、 前記発振器の出力信号に応答し、偏向巻線に偏向電流を
発生する偏向回路出力段とを具えた、ビデオ表示偏向装
置。 - 【請求項３】 偏向周波数のｎ倍（但し、ｎは１、２、
…の整数）の周波数の出力信号を発生する発振器と、 動作中にマイクロプロセッサ内に故障が生じた時に変動
しやすい第１のデータ信号を発生するマイクロプロセッ
サと、 動作中に変更できない第２のデータ信号源と、 前記第１のデータ信号に応答する第１の入力と前記第２
のデータ信号に応答する第２の入力を有し、前記発振器
の制御入力に結合されるアナログの周波数制御信号を発
生して前記発振器の自走周波数を許容誤差の範囲内に制
御するディジタル／アナログ変換器であって、前記発振
器の前記自走周波数は一部が前記第１のデータ信号に従
って補正され、一部が前記第２のデータ信号に従って補
正され、ここで、前記発振器は集積回路中に含まれてお
り、また前記第２のデータ信号は前記集積回路の製造の
間プログラム可能であって、その後は変更することがで
きない、前記ディジタル／アナログ変換器と、 前記発振器の出力信号に応答し、偏向巻線に偏向電流を
発生する偏向回路出力段とを具えた、ビデオ表示偏向装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/843,076 US5204589A (en) | 1992-03-02 | 1992-03-02 | Data signal controlled oscillator for a video display |
| US843076 | 1992-03-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0670183A JPH0670183A (ja) | 1994-03-11 |
| JP3512829B2 true JP3512829B2 (ja) | 2004-03-31 |
Family
ID=25289028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07845793A Expired - Fee Related JP3512829B2 (ja) | 1992-03-02 | 1993-03-01 | ビデオ表示偏向装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5204589A (ja) |
| EP (2) | EP0977364B1 (ja) |
| JP (1) | JP3512829B2 (ja) |
| KR (1) | KR100314164B1 (ja) |
| CN (1) | CN1046831C (ja) |
| DE (2) | DE69328582T2 (ja) |
| ES (2) | ES2188073T3 (ja) |
| MY (1) | MY109405A (ja) |
| SG (1) | SG80521A1 (ja) |
| TW (1) | TW216836B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0723539B2 (ja) * | 1986-11-06 | 1995-03-15 | 日本電装株式会社 | 化学銅めっき液及びそれを用いた銅めっき皮膜の形成方法 |
| US5406228A (en) * | 1994-07-12 | 1995-04-11 | General Instrument | Ring oscillator with frequency control loop |
| DE69614501T2 (de) * | 1996-03-08 | 2002-04-11 | St Microelectronics Srl | Integrierte Schaltung mit automatischer Kompensation der Sollwertabweichungen der Kapazitäten |
| JP4205629B2 (ja) | 2003-07-07 | 2009-01-07 | セイコーエプソン株式会社 | デジタル／アナログ変換回路、電気光学装置及び電子機器 |
| US7183958B2 (en) * | 2004-09-08 | 2007-02-27 | M/A-Com, Eurotec B.V. | Sub-ranging digital to analog converter for radiofrequency amplification |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0051092B1 (en) * | 1980-10-31 | 1984-07-11 | International Business Machines Corporation | Cathode ray tube drive circuitry |
| US4568888A (en) * | 1983-11-08 | 1986-02-04 | Trw Inc. | PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction |
| EP0181658B1 (en) * | 1984-10-16 | 1990-06-27 | Koninklijke Philips Electronics N.V. | Synchronizing circuit for an oscillator |
| US4729024A (en) * | 1985-03-19 | 1988-03-01 | Canon Kabushiki Kaisha | Synchronizing pulse signal generation device |
| EP0254763B1 (de) * | 1986-07-31 | 1991-01-23 | Deutsche ITT Industries GmbH | Digitale Horizontalablenkschaltung |
| CA1325251C (en) * | 1988-09-02 | 1993-12-14 | Shigeki Saito | Frequency synthesizer |
| KR920003368B1 (ko) * | 1988-10-31 | 1992-04-30 | 주식회사 금성사 | 고해상도 tv 수상기의 수직편향장치 |
| US5124671A (en) * | 1991-06-04 | 1992-06-23 | Zenith Electronics Corporation | Lock detector and confidence system for multiple frequency range oscillator control |
-
1992
- 1992-03-02 US US07/843,076 patent/US5204589A/en not_active Expired - Lifetime
- 1992-09-08 TW TW081107096A patent/TW216836B/zh active
-
1993
- 1993-02-15 MY MYPI93000246A patent/MY109405A/en unknown
- 1993-02-20 EP EP99117351A patent/EP0977364B1/en not_active Expired - Lifetime
- 1993-02-20 DE DE69328582T patent/DE69328582T2/de not_active Expired - Fee Related
- 1993-02-20 ES ES99117351T patent/ES2188073T3/es not_active Expired - Lifetime
- 1993-02-20 DE DE69332704T patent/DE69332704T2/de not_active Expired - Fee Related
- 1993-02-20 ES ES93102714T patent/ES2146593T3/es not_active Expired - Lifetime
- 1993-02-20 EP EP93102714A patent/EP0559039B1/en not_active Expired - Lifetime
- 1993-02-20 SG SG9602463A patent/SG80521A1/en unknown
- 1993-02-26 KR KR1019930002735A patent/KR100314164B1/ko not_active IP Right Cessation
- 1993-03-01 CN CN93102494A patent/CN1046831C/zh not_active Expired - Fee Related
- 1993-03-01 JP JP07845793A patent/JP3512829B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69328582D1 (de) | 2000-06-15 |
| EP0559039A3 (en) | 1993-11-24 |
| CN1046831C (zh) | 1999-11-24 |
| EP0977364B1 (en) | 2003-02-19 |
| DE69332704T2 (de) | 2003-09-18 |
| MY109405A (en) | 1997-01-31 |
| EP0977364A1 (en) | 2000-02-02 |
| JPH0670183A (ja) | 1994-03-11 |
| KR100314164B1 (ko) | 2001-12-28 |
| EP0559039B1 (en) | 2000-05-10 |
| DE69328582T2 (de) | 2001-01-04 |
| DE69332704D1 (de) | 2003-03-27 |
| EP0559039A2 (en) | 1993-09-08 |
| TW216836B (ja) | 1993-12-01 |
| ES2188073T3 (es) | 2003-06-16 |
| ES2146593T3 (es) | 2000-08-16 |
| CN1076574A (zh) | 1993-09-22 |
| SG80521A1 (en) | 2001-05-22 |
| US5204589A (en) | 1993-04-20 |
| KR930021009A (ko) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284957B1 (ko) | 편향 장치 | |
| JPS6053987B2 (ja) | テレビ受像機 | |
| US5889500A (en) | Single chip display system processor for CRT based display systems | |
| JP3512829B2 (ja) | ビデオ表示偏向装置 | |
| JP3520082B2 (ja) | ビデオ処理のための表示ロックされたタイミング信号 | |
| JP2583406B2 (ja) | 映像表示装置 | |
| KR890006059A (ko) | 텔레비젼 수상기 | |
| US5117290A (en) | Circuit arrangement in a picture display device, comprising a video signal processing circuit and a line synchronizing circuit | |
| US4871951A (en) | Picture display device including a line synchronizing circuit and a line deflection circuit | |
| US4795949A (en) | Deflection current correction circuit | |
| JP2944676B2 (ja) | テレビジョン装置 | |
| JPS6186788A (ja) | デイジタル・システムのためのタイミング回路 | |
| US5341072A (en) | Bi-directional scan circuit | |
| US5945792A (en) | Sawtooth generator with gain control arrangement | |
| US6424103B2 (en) | Deflection-distortion correcting circuit | |
| US4698556A (en) | Timebase circuit | |
| JP2000106638A (ja) | 水平周波数信号発生器、同期回路、およびビデオ表示装置 | |
| JP3108834B2 (ja) | のこぎり波発生回路 | |
| JP2737544B2 (ja) | 高圧発生回路 | |
| KR930010030B1 (ko) | 시간축 회로 및 이 시간축 회로를 포함한 텔레비젼 수상기 | |
| US20030043305A1 (en) | Raster distortion correction arrangement | |
| JP3107331B2 (ja) | 糸巻歪補正回路 | |
| GB2220827A (en) | Vertical tracking circuit | |
| JPS63275218A (ja) | 鋸歯状波発生回路 | |
| JPH0217783A (ja) | ディジタルコンバーゼンス補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040108 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |