KR100314164B1 - 비디오디스플레이용데이타신호제어오실레이터 - Google Patents

비디오디스플레이용데이타신호제어오실레이터 Download PDF

Info

Publication number
KR100314164B1
KR100314164B1 KR1019930002735A KR930002735A KR100314164B1 KR 100314164 B1 KR100314164 B1 KR 100314164B1 KR 1019930002735 A KR1019930002735 A KR 1019930002735A KR 930002735 A KR930002735 A KR 930002735A KR 100314164 B1 KR100314164 B1 KR 100314164B1
Authority
KR
South Korea
Prior art keywords
data signal
oscillator
signal
frequency
deflection
Prior art date
Application number
KR1019930002735A
Other languages
English (en)
Other versions
KR930021009A (ko
Inventor
카알루돌프코블리츠
Original Assignee
데니스 에이치. 어얼벡
톰슨 콘슈머 일렉트로닉스, 소시에떼아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데니스 에이치. 어얼벡, 톰슨 콘슈머 일렉트로닉스, 소시에떼아노님 filed Critical 데니스 에이치. 어얼벡
Publication of KR930021009A publication Critical patent/KR930021009A/ko
Application granted granted Critical
Publication of KR100314164B1 publication Critical patent/KR100314164B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

버스 제어 수평 오실레이터(31)의 프리러닝 주파수는 디지털/아날로그 변환기(40)에 결합되는 제2데이터 신호(D6US)를 통해 제1디지털/아날로그 변환기(41)를 경유하여 상기 오실레이터에 결합되는 제1데이터 신호(DATA1)는 허용 오차 보상을 제공하기 위해 상기 오실레이터 프리러닝 주파수를 변화시킬 수 있다. 상기 제2데이터 신호는 데이터 에러에 대해 무관하다. 상기 제1데이터 신호는 데이터 에러에 대해 무관하지는 않지만 상기 오실레이터 주파수를 단지 비교적 좁은 범위내에서만 변화시킬 수 있다. 따라서, 데이터 에러는 만약 두 데이터 신호가 모두 가변적이었더라면 발생했을 상기 오실레이터 프리러닝 주파수내의 중대한 변화를 야기하지 못하게 된다.

Description

비디오 디스플레이용 데이터 신호 제어 오실레이터
도1은 본 발명에 따르는 편향 권선 내의 편향 전류 위상을 제어하는 위상 동기 루프 회로(phase-lock-loop circuit)의 도면.
* 도면의 주요부분에 대한 부호의 설명
20 : 위상 동기 루프 회로 30 : 위상 검파기
31 : 오실레이터 32 : 전압/전류 변환기
33 : 가산 장치 35 : 마이크로 프로세서
40, 41 : 디지털/아날로그 변환기 98 : 이용 회로
99 : 수평 편향 회로 출력단 100 : 집적 회로
To : 플라이백 변압기
본 발명은 데이터 신호에 의해 제어되는 주파수를 갖는 비디오 디스플레이 장치의 오실레이터에 관한 것이다.
텔레비전 신호의 텔레비전 디스플레이는 수상관 시청 스크린 표면 전체에 전자빔을 반복적으로 주사함으로써 발생된다. 빔의 세기는 디스플레이될 화소를 나타내는 스크린에 영상을 형성하기 위해 비디오 신호에 의해 조절된다. 빔주사를 디스플레이 정보와 동기시키기 위하여, 주사 또는 편향 회로는 합성 영상 신호 (Composite Video Signal) 내의 영상 정보에 결합되는 동기 신호와 동기된다. 수신될 때, 동기 신호는 전기 잡음의 형태로 왜곡부를 포함할 수 있다.
송신될 때 동기 신호 펄스는 안정된 속도로 반복된다. 잡음이 존재하기 때문에 전압 제어 오실레이터를 이용하여 수평 동기 신호 펄스로써 수평 편향 회로의 동기화를 달성하는 것이 관례로 되었다. 오실레이터는 위상 동기 루프(PLL)에 의해 제어되고 그 내부에 포함된다. 오실레이터는 동기 신호 주파수(fH) 또는 그 배수의 주파수와 같은 주파수에서 신호를 발생시킨다. PLL 동작 때문에, 예를들어 한 동기 펄스가 잡음에 의해 불명료해 졌을 때에도 오실레이터의 율은 실질적으로 그대로 유지되고, 편향 회로는 정규 편향 제어 펄스를 계속 수신한다.
통상적으로 오실레이터의 프리러닝(free-running) 주파수는 커패시턴스에 의해 결정된다. 불리하게도, 커패시터는 넓은 범위의 허용 오차 폭을 갖는다. 그러므로, 오실레이터 프리러닝 주파수는 넓은 범위의 허용 오차 폭을 보상하기 위해 조정될 필요가 있게 되는 것이다. 종래의 장치에서 오실레이터 주파수는 버스를 통해 마이크로 프로세서로부터 얻어지는 데이터 신호에 따라 조정된다. 디지털/아날로그(D/A)변환기는 오실레이터 프리러닝 주파수 제어용 데이터 신호에 의해 결정되는 레벨의 아날로그 신호를 생성한다.
통상적으로, 텔레비전 수상기의 동작단용의 여러 가지 전원 전압들은 수평 플라이백 변압기에서 생성되는 리트레이스(retrace) 펄스 전압으로부터 생성된다. 그러한 공급 전압의 크기는 수평 오실레이터의 주파수에 의존한다. 정상 동작에서 수평 오실레이터 주파수는 일정하므로, 전원 전압에 대한 그 영향은 예측 가능하여 전원 설계에 참작된다. 그러나 만약 잘못된 데이터 신호가 전술한 버스에서 발생된다면, 수평 주파수는 예를 들어 너무 낮아 지게될 것이다. 너무 낮은 주파수는 수평 출력 트랜지스터의 파괴 및/또는 과도한 전원 전압을 초래할 겄이다. 과도한 전원 전압들은 전압이 가해진 수상기단들에 손상을 끼칠 것이다. 잘못된 데이터 신호는 예를 들어 전호(arcing)에 의한 마이크로 프로세서의 오동작의 결과로서 발생할 수 있다. 제조 공정 중에는 허용 오차 폭을 보상할 수 있도록 넓은 범위에 걸쳐 오실레이터 프리러닝 주파수를 조정하는 것이 바람직하지만, 정상 동작 중에는 오실레이터의 주파수 변화 범위를 제한하는 것이 바람직하다. 이렇게 하여 버스상의 비트 에러(bit error)가 오실레이터 주파수의 변동을 초래하는 잠재적 손상의 원인이 되는 것을 방지한다.
본 발명의 특징을 구체화하는 비디오 디스플레이 편향 장치는 편향 주파수와 관계가 있는 주파수로 출력 신호를 발생시키는 오실레이터를 포함한다. 마이크로 프로세서는 동작 중에 그 마이크로 프로세서 내에서 고장 상태가 발생하면 변경될 수 있는 제1데이터 신호를 발생시킨다. 동작 중에는 마이크로 프로세서를 통해 변화될 수 없는 제2데이터 신호가 생성된다. 상기 제1데이터 신호에 응답하는 제1입력과 상기 제2데이터 신호에 응답하는 제2입력을 갖는 디지털/아날로그 변환기는 허용 오차 범위 내에서 오실레이터의 프리러닝 주파수를 제어하기 위해, 오실레이터의 제어 입력에 결합되는 아날로그 주파수 제어 신호를 생성시킨다. 오실레이터의 프리러닝 주파수의 일부는 제1데이터 신호에 따라서 일부는 제2데이터 신호에 따라서 보상된다. 편향 회로 출력단은 오실레이터 출력 신호에 응답하여 편향 권선 내에 편향 전류를 생성시킨다.
도1은 편향 권선 내의 편향 전류의 위상을 제어하는 본 발명에 따르는 위상 동기 루프를 도시한 것이다.
NTSC 방식에서 63.5 마이크로초의 주기(H)인 주파수(fH)에서 , 수평 동기 펄스(SH)가 도면에 도시되지 않은 텔레비전 수상기의 종래의 동기 분리기로부터 위상 검파기(30)의 입력 단자(30a)에 결합된다. 정상 상태 동작 중에는 주파수(fH) 또는 그 배수의 주파수의 신호(OH)는 위상 검파기(30)의 제2입력 단자(30b)에 결합된다. 신호(SH)와 신호(OH)사이의 위상차를 표시하는 위상차 표시 신호(PH)는 위상 검파기(30)에 의해 생성되고, 전류(io)를 생성시키는 전압/전류 변환기(32)를 통해 결합된다. 전류(io)는 전류 가산 장치(33)의 입력 단자(33a)에 결합된다. 전류 가산 장치(33)는 합전류(iCONT)를 발생시킨다. 합전류(iCONT)는 전류 제어 오실레이터(31)의 주파수 제어 입력 단자(31a)에 결합되어 그 발진 주파수를 제어한다. 오실레이터(31)는 출력 신호(OH)를 생성시킨다. 검파기(30) 및 오실레이터(31)는 제1집적 회로(IC)(100)에 포함될 위상 동기 루프 회로(PLL)(20)를 형성한다. PLL(20)의 동작은 신호(OH)로 하여금 신호(SH)와 동기되도록 한다.
수평 편향 회로 출력단(99)은 플라이백 변압기(To)의 권선(34)내에, 울토르 (ultor) 전압(U)을 생성시키는 데 사용되는 고전압으로 리트레이스 펄스를 발생시킨다. 전압(U)은 도면에 도시되지 않은 텔레비전 수상기 음극선관의 울토르 전극에 결합된다. 공급 전압(V+)은 유사한 방식으로 생성되어 이용 회로(utilization circuit)(98)에 가해진다. 도시되지 않은 위상 제어 루프는 공지된 방식으로 권선(34)을 로드하는 가변 빔 전류 로딩에도 불구하고 편향 권선(LY) 내의 편향 전류(iY)가 신호(OH)에 대해 고정 위상 관계를 유지하는 방식으로 이용된다. 단(99) 또는 회로(98)의 소자에 손상을 끼치는 것을 방지하려면, 오실레이터(31) 주파수가 예를 들어 너무 낮아지지 않도록 하는 것이 바람직할 것이다.
오실레이터(31)의 프리러닝 주파수는, IC(100) 내부에 있고 IC 기술을 사용하여 생산되는 커패시터(C)에 의해 부분적으로 결정된다. 커패시터(C)는 넓은 범위로 분산된 값 또는 넓은 범위의 허용 오차를 가진다. 커패시터(C)의 넓은 범위의 허용 오차를 부분적으로 보상하기 위하여, 독립된 제2 IC(200)에 포함되는 마이크로 프로세서(35)는 IC(100)에 결합되는 버스(BUS)에 3비트 병렬 이진 데이터 신호(DATA1)를 발생시킨다. 신호(DATA1)는 동작 중에 프로그램 가능하다.
D/A 변환기(41)는 가산 장치(33)에 결합되어 거기서 합해져서 전류(iCONT) 형성하는 D.C. 전류(i1)를 발생시킨다. 전류(i1)는 신호(DATA1)에 따라 범위 0-15μA의 내에서 변화한다. 전류(i1)의 최대값은 D/A 변환기(41)의 기준 전류(i41)에 의해 결정된다. 전류(i1)는 오실레이터(31)의 프리러닝 주파수를, 예를 들어 수평 주파수(fH)의 5%의 좁은 범위 내에서 변동시킬 수 있다.
본 발명의 특성에 따라서, 전류(i1)의 조정 범위는 허용 오차를 보상할 목적으로 궁극적으로 사용되는 것보다 더 좁다. 전류(i1)는 오실레이터(31) 주파수를 단지 좁은 범위내에서만 변화시킬 수 있기 때문에, 양호하게도 버스(BUS)를 통한 전송 중의 에러는 오실레이터(31) 주파수에 변화를 발생시키는 전술한 손상을 일으킬 수 없다.
IC(100)내에 위치될 D/A 변환기(40)는 장치(33)에 결합되는 전류(i2)를 발생시킨다. 전류(i2)는 D/A 변환기(40)의 기준 전류(i40)에 의해 결정되는 값인 0-40μA의 범위 내에 있다. 전류(iCONT)에 포함되는 전류들(i1,i2)의 합은 허용 오차를 보상할 목적으로 오실레이터(31) 프리러닝 주파수를 넓은 범위 값에서 충분한 정확도를 갖고 변화시킬 수 있다.
본 발명의 특징에 따르면, D/A 변환기(40)에 가해지는 3비트 이진 입력 데이터 신호(DATA2)는 오실레이터(31)를 포함하는 웨이퍼를 패키징하기에 앞서 변경이 불가한 방식으로 하드웨어 내에 프로그램된다. 상기 3비트 신호(DATA2)는 전류(i2)의 크기를 제어한다. 신호(DATA2)의 최하위 비트(LSB2)는 전류(iCONS)에 관하여 신호(DATA1)의 최상위 비트(MSB1)보다 더 큰 기여 또는 비중을 갖는다.
신호(DATA2)의 단자(40a, 40b, 40c)에서 , 세 비트의 값은 단자(40a, 40b, 40c)에 각각 결합되는 프로그램 가능 소자(Z1, Z2, Z3)의 상태에 의해 결정된다. 프로그래밍에 앞서, 각 소자(Z1, Z2, Z3)는 제너 다이오드로서 동작하여 단자(40a, 40b, 40c)각각에서 논리 레벨 "참"을 발생시킨다. 주어진 소자(Z1, Z2, Z3)의 프로그래밍은 대응 단자(40a, 40b, 40c)에 논리 레벨 "거짓"을 설정한다.
소자(Z1, Z2, 23) 중 어느 것이 프로그램되어야 하는지를 결정하기 위하여, 신호(DATA1)는 예를 들어 7.5μA, 즉 그 총범위(0-15μA)의 중간 범위 값과 같은 전류(i1)를 발생시키는 값으로 D/A 변환기(41)에 가해진다. 전류(i1)의 7.5μA 값은 신호(DATA1)의 최상위 비트가 "참"이고 다른 두 비트는 "거짓"일 때 얻어진다. 전류(i1)가 그 중간범위값에 있는 상태에서, 전류(i2)가 오실레이터(31)의 프리러닝 주파수를 공칭 주파수(fH)와 같게 만들도록 프로그램될 제너 다이오드(Z1, Z2, Z3)가 선택된다.
예를 들어, 논리 레벨 "거짓"이 단자(40a)에서 프로그램되도록 요구될 때, 팩토리 프로그래머 장치(factory programmer unit)(60) 내에서 발생되는 고레벨 프로그래밍 전류가 단자(40a)에 결합되는 도시되지 않은 접촉침을 통해 가해진다. 상기 프로그래밍 전류는 제너 다이오드(Z1, Z2, Z3), D/A 변환기(40) 및 오실레이터(31)를 포함하는 웨이퍼를 패키징하기에 앞서 가해진다. 접촉침을 통해 가해지는 상기 전류는 제너 다이오드(Z1)를 단락 회로로서 작동하는 수동 소자로 영구히 변환시킨다. 그러므로 단자(40a)에서 발생된 논리 레벨 "거짓"은 동작 동안 비가변적이다. 프로그래밍 동작 후에, 상기 접촉침은 제거되고 더 이상 웨이퍼에 결합되지 않는다. 그 후 오실레이터(31)를 포함하는 상기 웨이퍼는 IC 패키지 내로 패키지된다. 상기 패키징 공정 중에 웨이퍼에는 기계적으로 응력이 가해질 것이다. 이것은 오실레이터(31)의 프리러닝 주파수에 너무 큰 변화를 야기할 수 있다.
본 발명의 또 다른 특징에 따라서, 상기 패키징 후에 전체 허용 오차 범위에 걸쳐서 신호(DATA1, DATA2)의 조합(combination)으로 부터 적어도 5비트의 비트 해상도를 유지하기 위하여, 기준 전류(i41)는 신호(DATA1)로 하여금 패키징 공정으로 말미암은 주파수 변화를 보상할 수 있게 하는 크기를 갖도록 선택된다. 전류(i41)의 값은 전류(iCONT)에 관하여 신호(DATA1)의 최상위 비트(MSB1)가 신호(DATA2)의 최하위 비트(LSB2)의 비중의 1/2 보다 더 큰 비중을 갖도록 하는 값이다. 이렇게 하여 주파수 허용 오차 범위 보정은, 이롭게도 웨이퍼의 패키징 후에도 지속된다.
동작할 동안, 전류(iO, i1, i2) 및 바이어스 D.C. 전류(i4)는 합해져서 전류(iCONT)를 발생시킨다. 전류(iCONT)에 의해 제어되는 오실레이터(31) 프리러닝 주파수에 있어서, 데이터 신호(DATA1)의 영향은 예를들어 단지 5%이다. 이롭게도 데이터 신호(DATA2)는 변경이 불가능하고 신호(DATA1)내 데이터 에러의 영향은 비교적 작기 때문에, 버스(BUS)상의 전송 에러는 단(99) 또는 회로(98)를 손상시킬 수 있는 오실레이터(31) 주파수내의 중요한 변화를 야기하지 못한다. 만약 신호(DATA2) 역시 마이크로 프로세서(35)로부터 버스(BUS)를 통해 D/A 변환기(40)에 결합되고, D/A 변환기(40)와 관련되는 데이터 비트 내에서 전송 에러가 발생하게 되는 경우, 그러한 손상이 발생할 수 있게 된다.

Claims (9)

  1. (2회 정정) 편향 주파수(수평)에 관계되는 주파수(fH)로 출력 신호(OH)를 생성시키고, 주파수 제어 입력 단자(31a)가 있는 오실레이터(31)와, 동작 중에도 변화될 수 있는 제1데이터 신호(DATA1)를 발생시키기 위한 마이크로프로세서(35)와, 동작 중에는 변화될 수 없는 제2데이터 신호(DATA2)의 소스(Z1, Z2, Z3)와, 상기 오실레이터의 프리렁닝 주파수를 허용 오차 범위 내로 제어하도록 상기 오실레이터의 제어 입력 단자(31a)에 결합되는 아날로그의 주파수 제어 신호(iCONT)를 생성시키기 위한, 상기 제1데이터 신호에 응답하는 제1입력(MSB1-LSB1) 및 상기 제2데이터 신호에 응답하는 제2입력(MSB2-LSB2)을 구비하는 디지털/아날로그 변환기(41, 40)와, 상기 오실레이터 출력 신호에 응답하여 편향 권선 내에 편향 전류(iY)를 생성시키는 편향 회로 출력단(99)을 포함하고, 상기 오실레이터의 상 프리러닝 주파수는 상기 제1 및 제2데이터 신호에 의하여 결정되고 부분적으로는 상기 제2데이터 신호에 따라서 보상되어, 동작 중에는 변동하지 않는 상기 제2데이터 신호에 의해, 상기 제2입력에 의한 상기 프리러닝 주파수의 변화가 방지되도록 되는 것이고, 이럼으로써, 상기 마이크로프로세서에 의해서만 제어될 때에 비하여 상기 오실레이터의 주파수의 영향에 의한 상기 오실레이터의 고장을 줄일 수 있는 것을 특징으로 하는 비디오 디스플레이 편향 장치.
  2. (2회 정정) 제1항에 있어서, 상기 제2데이터 신호(DATA2)는, 고장 상태의 발생시, 상기 오실레이터의 프리러닝 주파수가 상기 제2데이터 신호가 상기 마이크로 프로세서(35)를 통해 변화되는 경우보다 적게 변화하도록 하는 것인 비디오 디스플레이 편향 장치 .
  3. (2회 정정) 제1항에 있어서, 상기 오실레이터(31)는 수평 오실레이터를 포함하고, 상기 편향 회로 출력단(99)은 수평 편향 회로 출력단을 포함하는 것인 비디오 디스플레이 편향 장치.
  4. (2회 정정) 제1항에 있어서, 상기 마이크로 프로세서(35)는 상기 디지털/아날로그 변환기(41)에 결합되는 버스(BUS)상에 상기 제1데이터 신호(DATA1)를 발생시키는 것인 비디오 디스플레이 편향 장치.
  5. 제1항에 있어서, 상기 제2데이터 신호(DATA2)는 수동 소자(Z1, Z2, B3)의 동작에 의해 발생되는 것인 비디오 디스플레이 편향 장치.
  6. 제1항에 있어서, 상기 디지털/아날로그 변환기(40, 41)는 상기 제어 신호(iCONT)를 형성하도록 조합되는 제1부분 신호(i1) 및 제2부분 신호(i2)를 각각 발생시키기 위하여, 상기 제1데이터 신호(DATA1)에 응답하는 제1디지털/아날로그 변환기(41)부 및 상기 제2데이터 신호(DATA2)에 응답하는 제2디지털/아날로그 변환기(40)부를 포함하는 것을 특징으로 하는 비디오 디스플레이 편향 장치.
  7. (2회 정정) 비디오 디스플레이 편향 장치에 있어서, 편향 주파수에 관계되는 주파수(fH)의 출력 신호(OH)를 생성시키기 위한 오실레이터(31)와, 동작 중에 마이크로 프로세서(35) 내에서의 고장 상태 발생시 변화될 수 있는 제1데이터 신호(DATA1)를 발생시키기 위한 마이크로 프로세서(35)와, 동작 중에는 상기 마이크로 프로세서를 통해 변화될 수 없는 제2데이터 신호(DATA2)의 소스(Z1, Z2, Z3)와, 상기 오실레이터의 프리러닝 주파수를 허용 오차 범위 내로 제어하도록 상기 오실레이터의 제어 입력에 결합되는 아날로그 주파수 제어 신호(iCONT)를 생성시키기 위해, 상기 제1데이터 신호에 응답하는 제1입력 및 상기 제2데이터 신호에 응답하는 제2입력을 구비하는 디지털/아날로그 변환기(41, 40)와, 상기 오실레이터 출력 신호에 응답하여 편향 권선 내에 편향 전류(iY)를 생성시키는 편향 회로 출력단(99)을 포함하고, 상기 오실레이터의 상기 프리러닝 주파수의 일부는 상기 제1데이터 신호에 따라 보상되고, 일부는 상기 제2데이터 신호에 따라 보상되며, 상기 제2데이터 신호의 최하위 데이터 비트(LSB2)는 상기 제어 신호에 대하여 상기 제1데이터 신호의 최상위 데이터 비트(MSB1)보다 더 큰 비중을 가지고 상기 제1데이터 신호의 모든 비트의 비중의 합은 제2데이터 신호의 최하위 비트의 비중보다 더 큰 비중을 갖는 것인 비디오 디스플레이 편향 장치.
  8. (2회 정정) 비디오 디스플레이 편향 장치에 있어서, 편향 주파수에 관계되는 주파수로 출력 신호(OH)를 생성시키기 위한 오실레이터(31)와, 동작 중에 마이크로 프로세서(35) 내에서의 고장 상태의 발생시 변화될 수 있는 제1데이터 신호(DATA1)를 발생시키기 위한 마이크로 프로세서(35)와, 동작 중에는 상기 마이크로 프로세서를 통해 변화될 수 없는 제2데이터 신호(DATA2)의 소스와, 상기 오실레이터의 프리러닝 주파수가 일부는 상기 제1데이터 신호에 따라서 보상되고 일부는 상기 제2데이터 신호에 따라서 보상되게 제어하도록, 상기 오실레이터의 제어 입력에 결합되는 아날로그 주파수 제어 신호(iCONT)를 생성시키기 위해, 상기 제1데이터 신호에 응답하는 제1입력 및 상기 제2데이터 신호에 응답하는 제2입력을 포함하는 디지털/아날로그 변환기(40, 41)와, 상기 오실레이터 출력 신호에 응답하여 편향 권선 내에 편향 회로(iY)를 생성시키는 편향 회로 출력단(99)을 포함하고, 상기 오실레이터는 집적 회로 내에 포함되고 상기 제2데이터 신호는 상기 집적 회로의 제조 중에 프로그램 가능하고 그 후는 비가변적인 것인 비디오 디스플레이 편향 장치.
  9. 제1항에 있어서, 상기 오실레이터(31)는 위상 동기 루프 회로(30, 32, 33, 31)에 포함되는 것인 비디오 디스플레이 편향 장치.
KR1019930002735A 1992-03-02 1993-02-26 비디오디스플레이용데이타신호제어오실레이터 KR100314164B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/843,076 US5204589A (en) 1992-03-02 1992-03-02 Data signal controlled oscillator for a video display
FR843,076 1992-03-02
US843,076 1992-03-02

Publications (2)

Publication Number Publication Date
KR930021009A KR930021009A (ko) 1993-10-20
KR100314164B1 true KR100314164B1 (ko) 2001-12-28

Family

ID=25289028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002735A KR100314164B1 (ko) 1992-03-02 1993-02-26 비디오디스플레이용데이타신호제어오실레이터

Country Status (10)

Country Link
US (1) US5204589A (ko)
EP (2) EP0977364B1 (ko)
JP (1) JP3512829B2 (ko)
KR (1) KR100314164B1 (ko)
CN (1) CN1046831C (ko)
DE (2) DE69328582T2 (ko)
ES (2) ES2188073T3 (ko)
MY (1) MY109405A (ko)
SG (1) SG80521A1 (ko)
TW (1) TW216836B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723539B2 (ja) * 1986-11-06 1995-03-15 日本電装株式会社 化学銅めっき液及びそれを用いた銅めっき皮膜の形成方法
US5406228A (en) * 1994-07-12 1995-04-11 General Instrument Ring oscillator with frequency control loop
DE69614501T2 (de) * 1996-03-08 2002-04-11 St Microelectronics Srl Integrierte Schaltung mit automatischer Kompensation der Sollwertabweichungen der Kapazitäten
JP4205629B2 (ja) 2003-07-07 2009-01-07 セイコーエプソン株式会社 デジタル／アナログ変換回路、電気光学装置及び電子機器
US7183958B2 (en) * 2004-09-08 2007-02-27 M/A-Com, Eurotec B.V. Sub-ranging digital to analog converter for radiofrequency amplification

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0051092B1 (en) * 1980-10-31 1984-07-11 International Business Machines Corporation Cathode ray tube drive circuitry
EP0181658B1 (en) * 1984-10-16 1990-06-27 Koninklijke Philips Electronics N.V. Synchronizing circuit for an oscillator
US4729024A (en) * 1985-03-19 1988-03-01 Canon Kabushiki Kaisha Synchronizing pulse signal generation device
EP0254763B1 (de) * 1986-07-31 1991-01-23 Deutsche ITT Industries GmbH Digitale Horizontalablenkschaltung
CA1325251C (en) * 1988-09-02 1993-12-14 Shigeki Saito Frequency synthesizer
KR920003368B1 (ko) * 1988-10-31 1992-04-30 주식회사 금성사 고해상도 tv 수상기의 수직편향장치
US5124671A (en) * 1991-06-04 1992-06-23 Zenith Electronics Corporation Lock detector and confidence system for multiple frequency range oscillator control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction

Also Published As

Publication number Publication date
DE69328582D1 (de) 2000-06-15
EP0559039A3 (en) 1993-11-24
CN1046831C (zh) 1999-11-24
EP0977364B1 (en) 2003-02-19
DE69332704T2 (de) 2003-09-18
MY109405A (en) 1997-01-31
EP0977364A1 (en) 2000-02-02
JPH0670183A (ja) 1994-03-11
EP0559039B1 (en) 2000-05-10
DE69328582T2 (de) 2001-01-04
JP3512829B2 (ja) 2004-03-31
DE69332704D1 (de) 2003-03-27
EP0559039A2 (en) 1993-09-08
TW216836B (ko) 1993-12-01
ES2188073T3 (es) 2003-06-16
ES2146593T3 (es) 2000-08-16
CN1076574A (zh) 1993-09-22
SG80521A1 (en) 2001-05-22
US5204589A (en) 1993-04-20
KR930021009A (ko) 1993-10-20

Similar Documents

Publication Publication Date Title
JPS6053987B2 (ja) テレビ受像機
US4769705A (en) Deflection synchronizing apparatus
KR100314164B1 (ko) 비디오디스플레이용데이타신호제어오실레이터
JP2583406B2 (ja) 映像表示装置
US6795043B2 (en) Clock generation circuit having PLL circuit
DK146370B (da) Vandret afboejningskreds med korrektion for belastningsafhaengige tidsfejl
US4992872A (en) Method of synchronizing the horizontal deflection of electron beams in television receivers
US5117290A (en) Circuit arrangement in a picture display device, comprising a video signal processing circuit and a line synchronizing circuit
US4584503A (en) Phase correction arrangement for deflection circuit
JPS62159981A (ja) ビデオ装置用同期回路
KR970005220B1 (ko) 텔레비젼 편향 장치 및 동기 입력 신호에 동기된 출력 신호를 발생하는 텔레비젼 장치
KR100360958B1 (ko) Hout 위치 제어 회로 및 멀티 싱크 모니터
JPS6186788A (ja) デイジタル・システムのためのタイミング回路
US4797771A (en) Television fault detection and protection apparatus
US6894731B2 (en) Raster distortion correction arrangement
JP2841392B2 (ja) 映像信号回路
KR0137068Y1 (ko) 영상신호를 이용한 에이에프씨 보상회로
JPH09163180A (ja) 水平同期回路
GB2309841A (en) HSYNC pulse synchronisation to local clock without a PLL
JPH08331407A (ja) 映像ブランキング回路
JPS63275218A (ja) 鋸歯状波発生回路
JPH0483287A (ja) Ｃｒｔディスプレイ装置
JPH05152915A (ja) パルス変調器の周波数安定化回路
JPS58161576A (ja) 偏向制御方式
JPH07253761A (ja) 画面歪補正回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081010

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee