JPH0483287A - Crtディスプレイ装置 - Google Patents

Crtディスプレイ装置

Info

Publication number
JPH0483287A
JPH0483287A JP19611990A JP19611990A JPH0483287A JP H0483287 A JPH0483287 A JP H0483287A JP 19611990 A JP19611990 A JP 19611990A JP 19611990 A JP19611990 A JP 19611990A JP H0483287 A JPH0483287 A JP H0483287A
Authority
JP
Japan
Prior art keywords
frequency
horizontal deflection
horizontal
circuit
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19611990A
Other languages
English (en)
Inventor
Masahito Shiga
雅人 志賀
Kikuo Tomita
喜久雄 冨田
Tomohiko Doken
知彦 道券
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19611990A priority Critical patent/JPH0483287A/ja
Publication of JPH0483287A publication Critical patent/JPH0483287A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はマルチスキャン方式のCRTディスプレイ装置
に係り、特に、外部同期水平周波数をオンラインにてソ
フトウェア等により切り替えたときの同調時間を短縮す
るに好適なCRTディスプレイ装置に関する。
[従来の技術] 第4図は、従来のマルチスキャン方式CRTディスプレ
イ装置における水平偏向回路の構成図である。外部同期
信号入力端子1は、水平偏向周波数発生回路2と同期水
平周波数−電圧(電流)変換回路3に接続され、該変換
回路3の出力は水平偏向周波数発生回路2の制御端子と
水平偏向量制御回路4とに入力されている。水平偏向周
波数発生回路2は、自走周波数コントロール回路5とP
LL回路6とを備え、自走周波数コントロール回路5は
変換回路3の出力によりPLL回路6を制御し、PLL
回路6はトランジスタ7のベースに入力する信号の周波
数を外部同期信号に同期させて出力する。エミッタ接地
の水平偏向トランジスタ7のベースにはPLL回路6の
出力が接続され、偏向コイル8が接続された該トランジ
スタ7のコレクタには水平偏向量制御回路4の出力が印
加される。
斯かる構成において、水平偏向量制御回路4の出力電圧
つまりトランジスタ7のコレクタ電位を電圧子B、水平
方向の画面サイズ(ラスタフィールト) Hsizeを
決定する水平偏向電流つまりコイル8を流れる電流をI
p、トランジスタ7のコレクタに印加される最大ピーク
電圧をVcp、内部の水平偏向周波数をfHl とする
と、 IpccVcp=k (+B) / fH’ ccHs
ize  ・41)k:比例定数 の関係がある。内部水平偏向周波数fH″は、回路が定
常状態になると端子1に入力する外部同期水平周波数f
Hと同一となる。そこで、外部同期周波数fHを切り替
えたときに画面サイズを一定とするには、コレクタ印加
電圧子Bを制御し、水平偏向電流IPが一定となるよう
にする必要がある。
第5図は、第4図に示す回路のうちの変換回路3と水平
偏向周波数発生回路4の構成図であり、PLL回路6は
、位相検出器10とローパスフィルタ11と電圧−周波
数変換器12とを備えてなる。端子1から位相検出器1
0に外部同期水平周波数fHが入力されない状態では、
電圧−周波数変換器10は自走周波数コントロール回路
5とローパスフィルタ11により決まる制御電圧Aによ
り内部偏向周波数fH′ を決める。外部同期水平周波
数fHが端子1に入力されると、位相検出器7が内部偏
向周波数fH′ どの位相差を検出し、ローパス−フィ
ルタ11に出力した制御電圧を変化させ、内部水平偏向
周波数fHI が外部同期水平周波数fHに一致するよ
うに動作する。この場合、制御電圧Aが過大成いは過小
であると、つまり画周波数fH+fH″間に差がありす
ぎると、位相が逓倍ずれた点で同期してしまい、f+=
fH’ とはならない。そこで、周波数−電圧変換回路
3の出力信号によって制御電圧Aを制御し、自走周波数
foをf。:fHと変化させてfH′ をfHに同期さ
せる。
尚、従来技術に関連するものとして、特開昭64−17
570号公報(この従来技術は、水平偏向量制御回路の
出力で水平偏向周波数発生回路をコントロールしており
1周波数−電圧変換回路の出力で水平偏向周波数発生回
路をコントロールするものではなく、本願発明とは方式
が異なる。)がある。
[発明が解決しようとする課題] 外部周波数f、をオンラインにて切り替える場合、水平
偏向量制御回路4の出力信号である十B電圧の応答時間
をτ□、水平偏向周波数発生回路2より出力される内部
水平偏向周波数fHI の応答時間をτ2とする。外部
同期水平周波数fHを高周波から低周波に切り替えた場
合、例えば第6図に示す様に60kHzから30 k 
Hzに切り替えた場合、τ、〉τ2であると、fHl 
が30kHzで確定した時点でも、+B雷電圧画面サイ
ズを一定とする(30kHzにおける)電圧より高い。
このため、前記(1)式によれば、水平偏向トランジス
タ7の最大ピーク電圧Vcpが通常の1000■よりも
高い1800Vにまで上昇してしまい、トランジスタ7
を破損する虞が生じる。
τ、くτ2であると、今度は外部同期周波数fHを低周
波から高周波に切り替えた場合、例えば、60kHzか
ら30kHzに切り替えた場合、十B電圧が60kHz
時に画面サイズを一定とする電圧に確定したとき1周波
数fH1がいまだ確定せずに60kHzよりは低いが3
0kHzより高い周波数のままになっている。この場合
、前記(1)式によれば、最大ピーク電圧Vcpが上昇
し、トランジスタ7を破損する虞が生じる。
上述したトランジスタ7の破損の危険を回避するには、
高耐圧のトランジスタを使用することが好ましい。しか
し、高耐圧のトランジスタは価格が高くコスト増の要因
になる。そこで、従来は、最大ピーク電圧Vcpがあま
り増大しないように、前記の応答時間で□、τ2を十分
に遅らせるとともに夫々の過渡特性を同じにしている。
つまり、従来は、外部同期水平周波数を切り替えたとき
、画面がそれに同調して切り替わるまで時間がかかると
いう問題がある。
本発明の目的は、外部同期水平周波数を切り替えたとき
に画面が切り替わるまでの同調時間が短くしかも水平偏
向素子の高耐圧が要求されないCRTディスプレイ装置
を提供することにある。
[課題を解決するための手段] 上記目的は、外部同期水平周波数信号の周波数を切り替
えたときに内部水平偏向周波数が外部同期水平周波数に
一致するまでの過渡期間ラスタフィールドの水平方向の
幅を狭くして表示する手段を設けることで、達成される
上記目的はまた、変換回路と水平偏向周波数発生回路と
の間に設けられ該変換回路出力が高から低に切り替わっ
たときのみ該水平偏向周波数発生回路の入力を遅延させ
る第1遅延回路と、変換回路と水平偏向量制御回路との
間に設けられ該変換回路出力が低から高に切り替わった
ときのみ該水平偏向量制御回路の入力を遅延させる第2
遅延回路とを設けることで、達成される。
[作用] 外部同期水平周波数を高周波から低周波に切り替えたと
きは前記内部水平偏向周波数の変化に対して前記水平偏
向素子への印加電圧を早く立ち下げ、外部同期水平周波
数を低周波から高周波に切り替えたときは前記内部水平
偏向周波数の変化に対して前記水平偏向素子への印加電
圧を遅く立ち上るので、水平偏向素子の最大ピーク電圧
はその過渡期間に上昇することが無く、逆に通常より若
干低くなる。つまり、表示画面におけるこの過渡期間で
の画面サイズは水平方向の幅が狭くなる。
[実施例コ 以下、本発明の一実施例を図面を参照して説明する。
第1図は、本発明の一実施例に係るCRTディスプレイ
装置の水平偏向回路の構成図である。基本的構成は第4
図に示す従来例と同一であり、同一回路には同一符号を
付す。この水平偏向周波数発生回路2のPLL回路6に
端子1から外部同期水平周波数f、が入力され、内部水
平偏向周波数fH′ を示すフライバックパルスFBP
と同期したパルスがPLL回路6から出力される。自走
周波数コントロール回路5は、外部同期水平周波数f、
に対して自走周波数f0を変化させ、PLL回路6が外
部同期水平周波数f、に同期可能となるようにしている
PLL回路6は、外部同期水平周波数fHが切り替えら
れた時点で切り替え後の周波数fHが自走周波数f0と
大きく異なる場合、同期不能となる。このとき、自走周
波数コントロール回路4により決定される自走周波数f
。が水平偏向周波数発生回路2の出力となる。そして、
変換回路3の周波数fHに比例する出力信号で自走周波
数コントロール回路5のfoがコントロールされ、fo
≠fHとなった時点で、PLL回路6は外部同期水平周
波数fHに同期するのであるが、本実施例では、この変
換回路3と水平偏向周波数発生回路2との間に遅延回路
20を挿入しである。この遅延回路20は、変換回路3
と発生回路2との接続線中に挿入された抵抗21と、該
抵抗21の発生回路2側端子とアースとの間を接続する
コンデンサ22と、抵抗21に並列に接続された順方向
のダイオード23で構成され、端子1から入力される外
部同期水平周波数fHが高周波から低周波に切り替えら
れ変換回路3の出力レベルが「高」から「低」になった
ときのみ遅延(遅延時間τ3)を与える。
水平偏向量制御回路4は、トランジスタ7のコレクタ電
位を制御して水平偏向電流Ipの一定化を図り画面サイ
ズを同じに制御するものである。
本実施例では、この水平偏向量制御回路4と変換回路3
との間に遅延回路25を挿入している。この遅延回路2
5は、変換回路3と制御回路4との接続線中に挿入され
た抵抗26と、該抵抗26の制御回路4側端子とアース
との間を接続するコンデンサ27と、抵抗26に並列に
接続された逆方向のダイオード28で構成され、外部同
期水平周波数f、が低周波から高周波に切り替えられ変
換回路3の出力レベルが「低」から「高」になったとき
のみ遅延(遅延時間τ、)を与える。
上述した構成により、外部同期水平周波数f。
が低周波(例えば、30kHz)から高周波(例えば、
60 k Hz )に第2図に示す様に切り替えられた
とき、変換回路3の出力レベルの「低」からr高」への
変化は、水平偏向周波数発生回路2へは直ちに伝達され
、直ちに新たな外部同期水平周波数f、への同期が開始
する。しかし、水平偏同量制御回路4へは時間で、たけ
遅延して伝達される。このため、内部水平偏向周波数f
H’ が60kHzに確定した時点でも水平偏向量制御
電圧+−Bは60kHz時の規定電圧に達しておらず、
前記(1)式より、最大ピーク電圧Vcpは通常時より
低くなる。
また、外部同期水平周波数f、が高周波(例えば、60
kHz)から低周波(例えば、30kH2)に切り替え
られたとき、変換回路3の出力レベルの「高」から「低
」への変化は、水平偏向量制御回路4へは直ちに伝達さ
れ、水平偏向周波数発生回路2へは時間τ3だけ遅延さ
れて伝達される。このため、水平偏向量制御電圧子Bが
30kHz時の電圧に確定した時点でも、内部水平偏向
周波数fH′は30kHzより高い周波数になっており
、前記(1)式より、トランジスタ7の最大ピーク電圧
Vcpが過大になることはない。
第3図は、外部同期水平周波数f、の切り替えによる画
面サイズの推移を示す図である。上述した実施例によれ
ば、周波数切り替え時の過渡期間における最大ピーク電
圧Vcpは、第2図の最下段に示す様に、通常時より若
干下がるので、表示画面のサイズは、第3図に示す様に
、過渡期間において横方向の幅が一時狭くなり、その後
にもとの大きさとなる。
上述した遅延時間τ1.τ4は、タイミングをずらすこ
とでトランジスタ7の最大ピーク電圧Vcpが過大とな
らないようにするためであり、遅延回路20,25の回
路素子を選定し遅延時間τ3゜τ4を必要最小限に抑え
ることで、画面切り替えの同調時間を短時間にすること
ができる。この同調時間は、従来は3〜6秒かかってい
たが、この実施例によれば、1秒以下にすることができ
る。
[発明の効果] 本発明によれば、水平偏向素子の最大ピーク電圧が高く
ならないので、低価格のものを使用でき、製造コストが
低減され、信頼性も向上する。また、外部同期水平周波
数が切り替えられたときに短時間で表示画面の同調がと
れるので、オペレータに不快感や違和感を与えることが
ない。
【図面の簡単な説明】
第1図は本発明の一実施例に係るマルチスキャン方式に
よるCRTディスプレイ装置の水平偏向回路の構成図、
第2図は第1図の回路動作を説明するタイムチャート、
第3図は外部同期水平周波数を切り替えたときの表示画
面の説明図、第4図は従来のCRTディスプレイ装置の
水平偏向回路の説明図、第5図は第4図に示す水平偏向
周波数発生回路の構成図、第6図は従来の水平偏向回路
の問題点を説明する信号波形のタイムチャートである。 1・・・外部同期水平周波数信号入力端子、2・・・水
平偏向周波数発生回路、3・・・周波数−電圧(電流)
変換回路、4・・・水平偏向量制御回路、5・・・自走
周波数コントロール回路、6・・・PLL回路、7・・
・水平偏向トランジスタ、8・・・偏向コイル、20,
25・・・遅延回路、21.26・・・抵抗、22.2
7・・コンデンサ、23.28・・・ダイオード、Ip
・・・水平偏向電流、Vcp・・・最大ピーク電圧、f
H・・・外部同期水平周波数、fHl・・・内部同期水
平周波数、十B・・・水平偏向量制御電圧。

Claims (1)

  1. 【特許請求の範囲】 1、外部同期水平周波数信号を該周波数に比例した電圧
    または電流に変換する変換回路と、該変換回路の出力を
    受け内部水平偏向周波数を前記外部同期水平周波数に一
    致すべく制御する水平偏向周波数発生回路と、該内部水
    平偏向周波数にてスイッチングされる水平偏向トランジ
    スタと、前記変換回路の出力を受け該水平偏向トランジ
    スタのコレクタに印加する電圧を制御して水平偏向量を
    制御する水平偏向量制御回路とを備えるCRTディスプ
    レイ装置において、前記変換回路と前記水平偏向周波数
    発生回路との間に設けられる第1遅延回路と、前記変換
    回路と前記水平偏向量制御回路との間に設けられる第2
    遅延回路とを備えることを特徴とするCRTディスプレ
    イ装置。 2、外部同期水平周波数信号を該周波数に比例した電圧
    または電流に変換する変換回路と、該変換回路の出力を
    受け内部水平偏向周波数を前記外部同期水平周波数に一
    致すべく制御する水平偏向周波数発生回路と、該内部水
    平偏向周波数にてスイッチングされる水平偏向トランジ
    スタと、前記変換回路の出力を受け該水平偏向トランジ
    スタのコレクタに印加する電圧を制御して水平偏向量を
    制御する水平偏向量制御回路とを備えるCRTディスプ
    レイ装置において、前記外部同期水平周波数信号の周波
    数を切り替えたときに内部水平偏向周波数が外部同期水
    平周波数に一致するまでの過渡期間ラスタフィールドの
    水平方向の幅を狭くして表示する手段を備えることを特
    徴とするCRTディスプレイ装置。 3、外部同期水平周波数信号を該周波数に比例した電圧
    または電流に変換する変換回路と、該変換回路の出力を
    受け内部水平偏向周波数を前記外部同期水平周波数に一
    致すべく制御する水平偏向周波数発生回路と、該内部水
    平偏向周波数にてスイッチングされる水平偏向トランジ
    スタと、前記変換回路の出力を受け該水平偏向トランジ
    スタのコレクタに印加する電圧を制御して水平偏向量を
    制御する水平偏向量制御回路とを備えるCRTディスプ
    レイ装置において、前記変換回路と前記水平偏向周波数
    発生回路との間に設けられ該変換回路出力が高から低に
    切り替わったときのみ該水平偏向周波数発生回路の入力
    を遅延させる第1遅延回路と、前記変換回路と前記水平
    偏向量制御回路との間に設けられ該変換回路出力が低か
    ら高に切り替わったときのみ該水平偏向量制御回路の入
    力を遅延させる第2遅延回路とを備えることを特徴とす
    るCRTディスプレイ装置。 4、外部同期水平周波数信号を該周波数に比例した電圧
    または電流に変換する変換回路と、該変換回路の出力を
    受け内部水平偏向周波数を前記外部同期水平周波数に一
    致すべく制御する水平偏向周波数発生回路と、該内部水
    平偏向周波数にてスイッチングされる水平偏向トランジ
    スタと、前記変換回路の出力を受け該水平偏向トランジ
    スタのコレクタに印加する電圧を制御して水平偏向量を
    制御する水平偏向量制御回路とを備えるCRTディスプ
    レイ装置において、前記変換回路と前記水平偏向周波数
    発生回路との間に設けられる第1遅延回路と、前記変換
    回路と前記水平偏向量制御回路との間に設けられ前記第
    1遅延回路と遅延定数の異なる第2遅延回路とを備える
    ことを特徴とするCRTディスプレイ装置。5、水平偏
    向電流を流す水平偏向素子をスイッチングさせる水平偏
    向周波数を前記外部同期水平周波数に一致させるべく動
    作しまた該外部同期水平周波数に応じた電圧を前記水平
    偏向素子に印加するCRTディスプレイ装置において、
    外部同期水平周波数を高周波から低周波に切り替えたと
    きは前記水平偏向周波数の変化に対して前記水平偏向素
    子への印加電圧を早く変化させ、外部同期水平周波数を
    低周波から高周波に切り替えたときは前記水平偏向周波
    数の変化に対して前記水平偏向素子への印加電圧を遅く
    変化させる手段を備えることを特徴とするCRTディス
    プレイ装置。 6、水平偏向電流を流す水平偏向素子をスイッチングさ
    せる水平偏向周波数を前記外部同期水平周波数に一致さ
    せるべく動作しまた該外部同期水平周波数に応じた電圧
    を前記水平偏向素子に印加するCRTディスプレイ装置
    において、外部同期水平周波数を切り替え水平偏向周波
    数が切り替え後の外部同期水平周波数に一致するまでの
    過渡期に前記水平偏向素子に印加されるピーク電圧を抑
    制する手段を備えることを特徴とするCRTディスプレ
    イ装置。
JP19611990A 1990-07-26 1990-07-26 Crtディスプレイ装置 Pending JPH0483287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19611990A JPH0483287A (ja) 1990-07-26 1990-07-26 Crtディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19611990A JPH0483287A (ja) 1990-07-26 1990-07-26 Crtディスプレイ装置

Publications (1)

Publication Number Publication Date
JPH0483287A true JPH0483287A (ja) 1992-03-17

Family

ID=16352558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19611990A Pending JPH0483287A (ja) 1990-07-26 1990-07-26 Crtディスプレイ装置

Country Status (1)

Country Link
JP (1) JPH0483287A (ja)

Similar Documents

Publication Publication Date Title
KR20060048885A (ko) 화상신호 처리장치 및 위상 동기 방법
JPS5834065B2 (ja) 水平同期回路を有するテレビジヨン受像機
JP2982810B2 (ja) 信号発生回路
KR930001448B1 (ko) 텔레비젼 수상기
JP2978856B2 (ja) 水平走査パルス信号制御回路
EP0859470B1 (en) Synchronizing signal processing unit
JPH0483287A (ja) Crtディスプレイ装置
JPH0638630B2 (ja) マルチスキャン水平発振回路
KR100277367B1 (ko) 상이한 타임스케일의 신호파형 표시장치 및 방법
KR100314164B1 (ko) 비디오디스플레이용데이타신호제어오실레이터
KR960014329B1 (ko) 발진회로
JP3156425B2 (ja) 水平afc回路
JPH10191093A (ja) デジタル水平フライバック制御回路
US5940147A (en) Power supply synchronization
JP3316364B2 (ja) 表示クロック発生回路
JP3257439B2 (ja) 水平位置調整回路
JP3385821B2 (ja) 水平ブランキング生成回路
JP3022846B2 (ja) 水平同期信号処理装置及び方法
JPS61228726A (ja) 発振出力制御回路
JP3407213B2 (ja) 電源同期化装置
JPH067628Y2 (ja) 水平画面位置制御回路
JPH07334142A (ja) 位相調整回路
JP3125826B2 (ja) パルス回路及びディスプレイ装置
JPS61257075A (ja) 垂直画面位置調整回路
JPH06350864A (ja) 表示画像調整回路