JPS5834065B2 - 水平同期回路を有するテレビジヨン受像機 - Google Patents

水平同期回路を有するテレビジヨン受像機

Info

Publication number
JPS5834065B2
JPS5834065B2 JP53155046A JP15504678A JPS5834065B2 JP S5834065 B2 JPS5834065 B2 JP S5834065B2 JP 53155046 A JP53155046 A JP 53155046A JP 15504678 A JP15504678 A JP 15504678A JP S5834065 B2 JPS5834065 B2 JP S5834065B2
Authority
JP
Japan
Prior art keywords
signal
gate
circuit
pulse
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53155046A
Other languages
English (en)
Other versions
JPS5491020A (en
Inventor
ジヤン・フアン・ストラーテン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5491020A publication Critical patent/JPS5491020A/ja
Publication of JPS5834065B2 publication Critical patent/JPS5834065B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 本発明は水平同期回路および水平偏向回路を含むテレビ
ジョン受像機に関するもので、特に、前記水平同期回路
は該水平偏向回路に供給可能な発組信号を発生する可調
整発振器と、パルス発生器を用いて該発振信号から導出
したパルス状ゲート信号およびパルス状水平同期信号を
一致回路段に供給する手段とを有し、該一致回路段の出
力端子を第1位相弁別器に接続して発振信号から導出し
た基準信号と同期信号間の位相差を決定するようにする
ほか、該第1位相弁別器の出力電圧を平滑にするための
第1低域ろ波器を具え、該ろ波器を介して得られる第1
平滑電圧により該発振器の周波数もしくは位相を制御し
うるようにし、さらに、該ゲートパルスの中央の時間と
該基準信号の縁部の中央の時間との間隔を決定するため
の第2位相弁別器と、該第2位相弁別器の出力電圧を平
滑化するための第2低域済波器とを具え、該第2P波器
を介して得られる第2平滑電圧により、該基準信号の縁
部の中央の時間を制御しうるよう形成したテレビジョン
受像機に関するものである。
この種水平同期回路に関しては、オランダ国出願特許第
7511633号あるいはこれに対応の特願昭51−1
17,948号(特開昭52−45819号)に記載さ
れている。
この既知の回路においては、第2弁別器および第2低域
済波器を含む第2位相制御ループにより、前述の2つの
時間をほぼ一致させることにより、ゲートパルスを基準
信号の縁部に対しほぼ一致させるようにしており、かく
して、ゲートパルスの幅をきわめて狭くし、したがって
雑音に対する不感性を増大させるようにしている。
この場合、回路の出力信号は、その位相が受信した水平
同期パルスの位相に対して固定されていることを確認し
ながら水平偏向回路に供給しうるようにしている。
しかしながら、水平偏向回路内には、例えは、通常、電
力トランジスタにより形成したこの種回路内のスイッチ
のターンオフ時間が一定でないというような原因により
位相変化が生ずる可能性がある。
前述の先願特許においては、偏向および受信同期パルス
間の所望の固定位相関係を回復させるため、象回路の出
力信号をまず位相弁別器に供給し、これを既知の方法に
より偏向回路から導出した信号と比較することを提案し
ているが、この方法は第3の位相制御ループを必要とす
ることになるため、同期回路が複雑となり、また集積化
がさらに困難になるという欠陥を有する。
本発明の目的は2つの位相制御ループのみを有する同期
回路を提供しようとするものである。
これがため、本発明受像機においては、パルス発生器の
出力信号を受信するための第1入力端子と、水平偏向回
路の出力信号を受信するための第2入力端子と、かくし
て得られるゲートパルスを一致回路段および第2位相弁
別器に供給するための出力端子とを有するゲート回路を
具えたことを特徴とする。
以下図面により本発明を説明する。
第1図において、符号数字1は水平同期回路の入力端子
を示す。
前記入力端子1には例えば、15.625Hzまたは1
5,750Hzの水平繰返し周波数を有する水平同期パ
ルスを供給する。
これらの水平同期パルスはテレビジョン受像機内で同期
分離段における受信信号から既知の方法により抽出する
ようにし、一致回路段を構成するANDゲート2の入力
端子に供給するようにする。
第2a図は上記パルスの時間に対する変化を示すもので
図中文字符号THは水平周期(すなわち、約64μs)
を示す。
第2b図は後述するような方法で水平同期回路内で生成
され、ANDゲート2の他の入力に供給されるゲートパ
ルスの時間に対する変化を示す。
また、第2b図は、第2a図に示す関連の水平同期パル
スの中心時間t。
に関して対称な各ゲートパルスを示す。
前記水平同期パルスは、既知のように、例えば4.5μ
sないし5μsのパルス幅を有するが、ゲートパルスは
例えば7.7μsのような幾分長いパルス持続時間を有
する。
ANDゲート2の出力信号はこれを可調整スイッチ(制
御可能スイッチ)3に供給する。
ANDゲート2の2つの入力に供給されるパルスが少な
くとも部分的に同時に発生した場合には、水平同期パル
スのその部分の時間、スイッチ3は導通する。
また、スイッチ3には、後述するような方法で生成した
第20図のようなライン周波数基準信号を供給する。
この信号は同期状態においては時間toに立下り縁部を
有し、例えば、時間t。
と1サイクル後の対応する時間t1との間の時間間隔の
中央の時間に立上り縁部を有する。
このような状態のもとでは、スイッチ3の出力端子には
第2d図に示すような電圧が導出される。
この電圧は低域済波器4により平滑化してDC電圧とし
た後、電圧制御発振器5に供給するようにし、これによ
り前記発振器5の周波数もしくは位相を調整するように
する。
スイッチ3は、第2C図に示す信号の立下り縁部を第2
3図示パルスの中央の時間t。
に調整する位相弁別器としての機能を有する。
第2c図示信号の周波数が値fHから偏移している場合
、この信号と第2a図示信号の位相差は連続的に変化す
る。
この場合、発振器5に供給される制御電圧は、2つの周
波数が再び等しくなるまではAC電圧であり、等しくな
った後はDC電圧となる。
また、発振器5には、例えば、3■のDC電圧■oをも
供給するようにし、したがって、上記の制御電圧がこの
DC電圧に重畳されることになる。
電圧■。
は、そのテレビジョン受像機に適応するテレビジョン標
準方式による水平同期パルスの公称周波数に対応する。
しかしながら、上述の実施例の場合、発振器5にまり生
成される信号は、正規の場合、ライン周波数の2倍の周
波数2fHを有する。
したがって、この信号を分周回路6に供給し、この信号
を関連のテレビジョン標準方式の画像あたりの走査線数
、例えば、625または525で分周するようにする。
かくすれば、ライン位相制御ループの同期状態において
は、分周回路6の出力端子には、50Hzまたは60H
zのフィールド周波数信号が導出され、この信号は既知
の形式のフィールド同期回路に供給することができる。
また、発振器5の信号からは第3a図に示すようなのこ
ぎり波信号を導出することができ、この信号をパルス発
生器7に供給する。
こののこぎり波信号は、後述するような方法で発生させ
、パルス発生器7に供給するようにしたDC電圧■1に
より、この発生器内で第3b図に示すようなパルス波形
信号に変換される。
上記パルスの前縁部は第3a図示信号の立上り縁部と同
時に起るが、これらパルスの後縁部の起る時間は電圧■
1の値により決まることになる。
上記パルスは、例えば、マスク・スレーブフリップフロ
ップのような既知の形式の2分周器により形成した分周
回路8に供給する。
かくすれば、分周回路8の出力信号はライン周波数fH
なる周波数を有し、その一方の出力端子の信号Qs (
第3c図参照)は、第3b図に示す信号に立下り縁部が
発生する都度他のレベルに変化し、他の出力端子の信号
Qm(第3d図参照)は、第3b図に示す信号に立上り
縁部が発生する都度他のレベルに変化する。
このことは、第3b図示信号は時間軸に関して固定され
ており、第3C図示信号は電圧■1の値により変化する
ことを意味する。
出力端子信号Qmは基準信号としてスイッチ3に供給す
るようにし、また、出力端子信号Q8はこれをパルス整
形回路9に供給する。
パルス整形回路9の出力信号は、1駆動段を介するを可
としてライン出力段10に供給するに適した変化を示す
段10は受像管内の水平偏向用として偏向コイル(図示
を省略)にライン周波数電流を供給する。
段10は、通常、そのターンオン時間が比較的短かく、
ターンオフ時間が10μs程度のように比較的長い電力
トランジスタよりなるスイッチを含む。
これは、飽和トランジスタ内に過度に存在する帯電キャ
リヤを最初に除去する必要があるという事実によるもの
である。
既知のように、ターンオフ時間は、例えば、受像管のビ
ーム電流のような段10の負荷の変動の影響を受ける。
このような変動の影響は、既知のように、例えば、発振
器5と段10の出力との間に、位相弁別器、低域済波器
および発振器または移相回路を含む位相制御ループを設
けることにより補償することが可能である。
段10の出力から導出される信号は上述のような位相制
御ループ用の基準信号として使用する。
また、この種位相制御ループに関しては、オランダ国出
願特許第7103.465号あるいは対応の特願昭47
−24812号(特公昭5315335号)に記載され
ている。
第1図示回路の場合には、後述するように、これと異な
る方法で前記の補償を行うようにしている。
また、第3a図に示すのこぎり波電圧はパルス発生器1
1にも供給するようにし、前記パルス発生器11に別途
供給するようにしたDC電圧めにより第3e図に示すよ
うなパルス波形に変換する。
このパルスの立上り縁部は第3a図示波形の立上り縁部
と同時に起り、立上り縁部は第3a図示のこぎり波電圧
が値■2に達した時間に起る。
このように、上記パルスの周波数はライン周波数の2倍
の周波数2fHであるが、パルス発生器11には、分周
回路8の端子Qmに導出される信号をも供給するように
し、この信号の各立上り縁部により発生器11をカット
オンさせるようにしている。
また、段10から生成した例えば、水平帰線消去パルス
のような他のライン周波数信号もこれと同じ目的に使用
することができる。
パルス発生器11より導出されたパルスはこれをORゲ
゛−ト12の入力端子に供給する。
第3f図は、出力段10、例えば、出力段10の変成器
巻線の両端にあられれる水平帰線消去パルスを示す。
図では、簡単のため、これらを正弦波状波形として表示
しである。
水平帰線消去パルスは、はぼ、段10内のスイッチがス
イッチオンされる時間、すなわち、信号Q、(第3c図
参照)の立下り縁部が生じてから時間τ(τは可変数)
経過後に起り、かつ、これらのパルスの幅はほぼ一定で
ある。
第3f図に示すようなパルスはにのゲート13の一方の
入力端子に供給するようにし、前記ANDゲートの他の
入力端子を端子Qmに接続し、ANDゲート13の出力
端子をORゲーI・12の入力端子に接続する。
第3d図および第3f図かられかるように、ANDゲー
ト13の出力信号は、信号Q8の立上り縁部の発生時か
ら時間τ経過した時間に前縁部を有し、信号屯の立下り
縁部の発生時に後縁部を有する。
また、ゲート回路12の出力信号は、ゲート回路13の
出力信号の前縁部が起る同じ時間に前縁部を生じ、パル
ス発生器11より導出される出力信号の後縁部が起るの
と同じ時間に後縁部を生ずる。
第3g図はゲート回路12の出力端子に導出され、ゲー
ト回路2に供給されるパルス波形を示す。
このパルスの前縁部は、出力段10に生ずる遅延時間τ
に従属する時間に起り、また、後縁部の発生時間は、任
意に調整可能な電圧処にのみ従属する。
AND’7” −1−13の入力信号の1つがQmであ
るという事実にもかかわらず、前記パルスには信号Qm
に関する情報は含まれておらず、また、この情報はそれ
より後段では必要としない。
前記入力信号は信号Qmの立下り縁部の後に発生する第
3f図示パルスの部分を除去するためにのみ使用される
これと同じ結果は、例えば、その出力信号の前縁部が帰
線消去パルスと同じ時間に起り、また後縁部がパルス発
生器11の出力信号と同じ時間に起るような双安定マル
チバイフレークを使用しても得ることができる。
可調整スイッチとして形成した位相弁別器14には、分
周回路8の出力端子Qmに導出される基準信号(第3d
図参照)およびゲート回路12より導出されるゲートパ
ルスを供給するようにする。
かくすれば、スイッチ14はゲートパルスの発生してい
る間導通する。
前記スイッチの出力電圧は低域消波器15によりこれを
平滑化する。
かくして得られた平滑電圧は、回路の電源電圧から導出
したり、C電圧■3とともに差動増幅器16に供給する
ようにする。
前記差動増幅器16の出力電圧はパルス発生器7に供給
される電圧■である。
かくすれは、第3b図示パルスの幅、したがって、信号
Q、の縁部の勝間軸に沿っての位置は平滑電圧の値に従
属することになる。
構成素子7ないし16は補助制御ループを構成し、第3
g図に示す各ゲートパルスが第3d図示基準信号の縁部
、したがって、第2a図示同期パルスの中央の時間に関
して対称性を保持するよう作動する。
すなわち、かくして、ゲートパルスの幅が決定されるこ
とになる。
例えば、同期パルスの幅が4.7μ8、帰線消去パルス
の幅が12μSで、かつ帰線消去パルス(すなわち、受
信ビデオ信号内のブランキングパルス)の始まる時間と
同期パルスの始まる時間との間隔が1.5μsの場合に
は、理想的な場合、第2b図示波形の前縁部と時間t。
間の時間間隔は1.5+ダ=3.85μsに等しくなり
、段11内の電圧■2および補助制御ループの働きによ
り、第2b図示波形の後縁部は時間t。
より3.85μS後に起るので、ゲートパルスの幅は7
.7μsとなる。
実際には、このパルス幅はこれより幾分長めとなるが、
このようなどちらかといえば短い時間周期のため、雑音
および妨害に対する回路の感度を低下させることができ
、特に反射に起因する妨害に対して効果を保持させるこ
とができる。
補助制御ループの最終状態は発振器5の周波数に関係の
ない時間の後に起り、補助制御ループは雑音および妨害
による悪影響を経験し得ないため、低域消波器15の時
定数は任意に選定することができる。
この詳細については、オランダ国出願特許第75116
33号にすべて記載されているところであるが、遅延時
間τの変化を速くすることができるため、上記時定数は
例えば、低域消波器4の時定数の10分の1程度のよう
に相当小さい値にする必要がある。
例えば電源電圧の変動により発振器4の周波数が変化し
た場合、あるいは、例えば、他の送信機への切替えが行
われたことにより、受信水平同期パルスの周波数が変化
した場合には、構成素子3ないし8により形成される制
御ループの作動により、発振器4は第2図に示すような
状態に調整される。
これは、第3a図パルスの前縁部が第2a図示同期パル
スの中央の時間に起るようになるまで、第3a図、第3
b図、第3c図、第3d図および第3e図に示す各波形
が時間軸に沿って偏移することを意味する。
また、これと同じようにして、第3e図示パルスの後縁
部、したがって第3g図および第2b図に示すゲートパ
ルスの後縁部を同期パルスに対して固定させることがで
きる。
また、第30図不信号の立下り縁部と第3f図示帰線消
去パルスのスタート時間との間の遅延時間τが変った場
合、もしくは、種々の構成素子の特性の広がり、あるい
は種々のトランジスタにおける転移時間の不等などのた
め、第3g図示ゲートパルスの第3d図示基準信号に対
する偏移が生じた場合には、補助制御ループ7ないし1
6の作動により、パルス発生器7は第3d図に示すよう
な状態となるよう調整される。
この状態においては、済波器15から導出される差動増
幅器16の入力はほぼ電圧■3に等しくなるが、この状
態が生ずる前に、前記電圧は相互に偏移し電圧■1を変
化させる。
その結果、第3b図示パルスの後縁部の位置、したがっ
て、第3c図示信号Q5の縁部の位置も変化し、かくし
て、信号Qsは、第3f図示帰線消去パルスが第2a図
示同期パルスに対して固定されるまで、時間軸に沿って
偏移する。
このようにして、補助制御ループにより、時間τの変動
の影響をかなり減少させることができ、かつ、基準信号
に対するゲートパルスの偏移量をきわめて小とすること
により前記パルスの幅を短かくすることができる。
前述した先願のオランダ国出願特許第75−11633
号の場合のように、済波器4から生成される制御電圧が
ないとき公称周波数を有する信号を発生する発振器5に
供給するDC電圧鳩は済波器15の出力電圧から導出す
ることができる。
また、色同期信号をキーイングアウトするためのパルス
を第2図または第3図に示す信号の1つ、例えば、第3
a図示のこぎり波信号から抽出することもできる。
このパルスは黒レベルを安定化させるためにも使用する
ことができる。
また、一致検出器を用いて、ゲートパルスと同期パルス
を少なくとも部分的に同時に発生するようにすることモ
テキ、不一致の場合には、ゲートパルスの幅tそれより
広くするか、あるいはゲート回路2に至るゲートパルス
供給リード線を遮断し、制御ループ3ないし8のループ
利得を増大させるようにする。
既知のように、ループのロックイン特性はこの切換えに
より改善される。
このループ利得は無限に大きくすることはできないため
、一般に、第2図に示すような状況は起らず、換言すれ
ば、そこには常に残留誤差が残ることになる。
このことは、正規の状態では、第20図示基準信号の縁
部は時間t。
から僅かに偏移した時間に生じ、したがって発振器5に
供給される電圧は偵知から僅かに偏移したものとなるこ
とを意味する。
この観点から第1図示回路を次のように改良する。
発振器5に供給される制御電圧は、増幅器17にも供給
するようにする。
前記増幅器17の出力電圧がパルス発生器11に供給さ
れる電圧■2である。
増幅器17は前述の誤差を補正する機能を有する。
すなわち、前述の誤差が、例えば、第2c図示信号の立
下り縁部が時間t。
より幾分早めに起るような誤差である場合には増幅器1
7の利得は、第3a図示電圧′v!を適当な値だけ増加
させるような符号と値をもったものでなければならない
かくすれば、第3e図示パルスの立下り縁部、したがっ
て第3g図示パルスの立下り縁部は左に偏移する。
補助制御ループの作動により、第3g図示ゲートパルス
は、同期状態においては時間t。
に関してほぼ対称となるため、第3g図示パルスの立上
り縁部は、ゲートパルスの幅が短かくなるよう右方向に
偏移する。
このような偏移の結果として、帰線消去パルスは第3f
図に示す状態より幾分遅れて発生し、したがって、第3
c図示信号Q8もまた右方向に偏移する。
このことは、第3b図示信号の下降縁部が同じような偏
移を生じ、したがって、電圧■1が減少することを意味
する。
このようにして、補助制御ループ内には小さな誤差が導
入されるので、実際には、その時間軸上の位置が電圧■
1に従属しない帰線消去パルスは基準パルスに対して僅
かに偏移するが、増幅器17の適当な設計とあいまって
、帰線消去パルスは同期パルスに対して固定され、した
がって、帰線消去パルスは時間t。
に発生する。増幅器17の入力端子に制御電圧が存在し
ない場合、電圧■2に対しである値を割当て、この電圧
設定によりゲートパルスの幅を調整することができる。
また、増幅器17がない場合にも、同じような調整を与
えることができること明ら)かである。
以上の説明では、第2図および第3図のような理想的波
形について論じてきたが、実際には、例えば、第2b図
における前縁部と後縁部および例えば、第2C図示波形
の縁部はいずれも無限に急峻な傾斜を有するものではな
く、ある種ののこぎり波形状を呈する。
したがって、ここにいう対称とは、第2b図示パルスの
中央の時間と第2c図示波形の縁部の中央の時間がほぼ
同時に起ることを意味する。
ここで、前記の中央の時間とは、第1の場合、すなわち
、第2b図示波形の場合は、信号がその最大値の%より
高い時間の中央に位置し、第2の場合、すなわち、第2
c図示波形の場合は、信号が最大値の%の値に到達した
時間を意味するものと理解すべきである。
補助制御ループがロックインされている間は、上述の回
路内において、ゲートパルスの位置は時間軸に沿って変
化するが、基準信号の位置は不変のままとなる。
また、ゲートパルスの位置が制御により影響を受けず、
基準信号の位置が変化するような回路を形威しうろこと
自明である。
済波器4および15の一部を横取するコンデンサを除き
、前述の回路は半導体基体内に集積化することが可能で
ある。
また、以上の説明では、発振器は正規の状態においては
ライン周波数の2倍の周波数を有するものとしているが
、これは本発明の要件ではなく、本発明はライン周波数
あるいはライン周波数の2倍以外の倍数の公称周波数を
有する発振器の場合にも適用しうろこと当然である。
【図面の簡単な説明】
第1図は本発明テレビジョン受像機の一部を示すブロッ
クダイヤグラム、第2図および第3図は第1図示回路に
おいて使用される種々の信号波形図である。 2・・・・・・ANDゲート、3・・・・・・第1位相
弁別器(またはスイッチ)、4・・・・・・第1低域済
波器、5・・・・・・電圧制御発振器、6,8・・・・
・・分周回路、7゜11・・・・・・パルス発生器、9
・・・・・・パルス整形器、10・・・・・・ライン出
力段、12・・・・・・ORゲート、13・・・・・・
ANDゲート、14・・・・・・第2位相弁別器(また
はスイッチ)、15・・・・・・第2低域済波器、16
・・・・・・差動増幅器、17・・・・・・増幅器。

Claims (1)

  1. 【特許請求の範囲】 1 水平同期回路および水平偏向回路を含み、該水平同
    期回路は該水平偏向回路に供給可能な発振信号を発生す
    る可調整発振器を有し、またこの水平同期回路は該発振
    器の発振信号を供給される第1パルス発生器から導出し
    たパルス状ゲート信号およびパルス状水平同期信号を一
    致回路段に供給する手段を有し、該一致回路段の出力端
    子を第1位相弁別器に接続して、前記発振信号を供給さ
    れる第2パルス発生器から導出した基準信号と前記同期
    信号間の位相差を決定するようにし、またこの水平同期
    回路は該第1位相弁別器の出力電圧を平滑にするための
    第1低域済波器を具え、これにより第1平滑電圧を形成
    し該発振器の周波数もしくは位相を制御しうるようにし
    、さらに、該ゲートパルスの発生時間と該基準信号の発
    生時間との間の間隔を決定するための第2位相弁別器と
    、該第2位相弁別器の出力電圧を平滑化して、第2平滑
    電圧を発生し、これを基準電圧の位置を制御するため第
    2パルス発生器に供給する第2低域済波器とを具えたテ
    レビジョン受像機の画像表示装置において、 第1パルス発生器よりの信号を一致段に供給し、さらに
    この信号をゲート回路の出力端子により第2位相弁別器
    にも供給し、該ゲート回路は第1パルス発生器の出力信
    号を受信する第1入力端子と、水平偏向回路よりの信号
    を受信する第2入力端子とを有しており、前記ゲート回
    路の出力信号は第1縁が水平偏向回路よりの信号により
    定まり、第2縁が第1パルス発生器によって定まるパル
    スを有する如くしたことを特徴とする水平同期回路を有
    するテレビジョン受像機。 2 該ゲート回路はANDゲートとORゲートとを有し
    、このANDゲートは第1入力端子と第2入力端子とを
    有し、この第1入力端子はゲート回路の第2入力端子と
    なり、これに水平偏向回路よりの信号を受信し、またそ
    の第2入力端子は該発振器から導出した信号を供給する
    ようにし、前記ORゲートはその第1入力端子をゲート
    回路の第1入力端子とし前記第1パルス発生器よりの信
    号をこれに受信し、またその第2入力端子を該ANDゲ
    ートの出力端子に接続し、該ORゲートの出力端子によ
    り該ゲート回路の出力端子を形成せしめるようにした特
    許請求の範囲第1項記載のテレビジョン受像機。 3 該第1平滑電圧を増幅する増幅器を設け、該増幅器
    の出力電圧を前記第1パルス発生器に供給し、これによ
    ってゲート信号内のパルスの第2縁を制御するようにし
    た特許請求の範囲第1項記載のテレビジョン受像機。
JP53155046A 1977-12-19 1978-12-18 水平同期回路を有するテレビジヨン受像機 Expired JPS5834065B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7714033A NL7714033A (nl) 1977-12-19 1977-12-19 Televisie-ontvanger met een lijnsynchroniseer- schakeling.

Publications (2)

Publication Number Publication Date
JPS5491020A JPS5491020A (en) 1979-07-19
JPS5834065B2 true JPS5834065B2 (ja) 1983-07-23

Family

ID=19829783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53155046A Expired JPS5834065B2 (ja) 1977-12-19 1978-12-18 水平同期回路を有するテレビジヨン受像機

Country Status (14)

Country Link
US (1) US4228462A (ja)
JP (1) JPS5834065B2 (ja)
AT (1) AT364003B (ja)
AU (1) AU520920B2 (ja)
BR (1) BR7808302A (ja)
CA (1) CA1126397A (ja)
DE (1) DE2853927C3 (ja)
ES (1) ES476074A1 (ja)
FR (1) FR2412214A1 (ja)
GB (1) GB2011743B (ja)
IT (1) IT1108337B (ja)
NL (1) NL7714033A (ja)
NZ (1) NZ189180A (ja)
SE (1) SE439089B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI71049C (fi) * 1978-10-05 1986-10-27 Rca Corp Horisontalsynkroniseringsarrangemang foer en televisionanvisningsapparat
GB2048605B (en) * 1979-05-04 1983-03-30 Philips Electronic Associated Television receiver synchronizing arrangement
GB2056823A (en) * 1979-08-15 1981-03-18 Ibm Line scan circuit for crt display
US4292654A (en) * 1979-12-20 1981-09-29 Rca Corporation Deflection system and switched-mode power supply using a common ramp generator
US4317133A (en) * 1980-09-29 1982-02-23 Rca Corporation Two-loop horizontal AFPC system
US4351001A (en) * 1980-12-29 1982-09-21 Motorola, Inc. Horizontal phase lock loop for television
US4396948A (en) * 1981-02-11 1983-08-02 Rca Corporation Dual mode horizontal deflection circuit
US4442384A (en) * 1981-10-19 1984-04-10 Hitachi, Ltd. Horizontal deflection circuit
DE3361717D1 (en) * 1982-09-14 1986-02-13 Philips Nv Line synchronizing circuit for a picture display device
JPS5951669A (ja) * 1982-09-17 1984-03-26 Matsushita Electric Ind Co Ltd 水平afc回路
US4547710A (en) * 1983-01-26 1985-10-15 International Business Corporation Cathode ray tube display horizontal deflection system with delay compensation
US4510527A (en) * 1983-03-28 1985-04-09 Rca Corporation Horizontal deflection phasing arrangement
DE3432313A1 (de) * 1984-09-03 1986-03-13 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum synchronisieren eines signals
KR0144363B1 (ko) * 1988-09-02 1998-07-15 이우에 사또시 수평위상동기회로 및 수평위상동기방법
DE10130782A1 (de) * 2001-06-26 2003-01-02 Basf Ag Katalysator und Verfahren zur Herstellung von Polytetrahydrofuran
DE10245198A1 (de) * 2002-09-27 2004-04-01 Basf Ag Katalysator, Verfahren zu dessen Herstellung und Verfahren zur Polymerisation cyclischer Ether an diesem Katalysator
WO2016097002A1 (en) 2014-12-17 2016-06-23 Purac Biochem Bv Substrates coated or bonded with a composition comprising a polyurethane

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5245819A (en) * 1975-10-03 1977-04-11 Philips Nv Line synchronizing circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170080C (nl) * 1974-05-27 1982-09-16 Philips Nv Schakeling voor het synchroniseren van een impulsvormig uitgangssignaal in het ritme van een periodiek impulsvormig ingangssignaal, alsmede halfgeleiderlichaam als onderdeel daarvan.
NL7407097A (nl) * 1974-05-28 1975-12-02 Philips Nv Schakeling voor de lijnsynchronisatie in een televisieontvanger.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5245819A (en) * 1975-10-03 1977-04-11 Philips Nv Line synchronizing circuit

Also Published As

Publication number Publication date
BR7808302A (pt) 1979-08-07
SE439089B (sv) 1985-05-28
DE2853927B2 (de) 1980-04-24
SE7812891L (sv) 1979-06-20
FR2412214A1 (fr) 1979-07-13
ATA902978A (de) 1981-02-15
IT7869866A0 (it) 1978-12-15
GB2011743A (en) 1979-07-11
ES476074A1 (es) 1979-10-16
AU520920B2 (en) 1982-03-04
JPS5491020A (en) 1979-07-19
US4228462A (en) 1980-10-14
CA1126397A (en) 1982-06-22
NZ189180A (en) 1982-03-09
DE2853927C3 (de) 1981-01-29
AT364003B (de) 1981-09-25
DE2853927A1 (de) 1979-06-21
NL7714033A (nl) 1979-06-21
IT1108337B (it) 1985-12-09
FR2412214B1 (ja) 1983-05-27
AU4254178A (en) 1979-06-28
GB2011743B (en) 1982-03-24

Similar Documents

Publication Publication Date Title
JPS5834065B2 (ja) 水平同期回路を有するテレビジヨン受像機
US4214260A (en) Circuit for the line synchronization in a television receiver having a gated auxiliary control loop
JPS6053987B2 (ja) テレビ受像機
JPS6123708B2 (ja)
JPH0249074B2 (ja)
JPS6260875B2 (ja)
KR100228329B1 (ko) 수평 동기 장치
US6172711B1 (en) Sychronize processing circuit for multiscan display devices
JPS585536B2 (ja) 周期的パルス入力信号に従つて出力信号を同期させる回路配置
JP2794693B2 (ja) 水平偏向回路
JPH03145379A (ja) 画像表示装置用回路配置
JP2944676B2 (ja) テレビジョン装置
US4806883A (en) Multifrequency oscillator circuit
JPS62216588A (ja) 水平位相シフト回路
JPH05161029A (ja) 水平位相調整回路
KR910017831A (ko) 수평 편향 시스템
WO1989005081A1 (en) Phase adjusting circuit
JPH05152915A (ja) パルス変調器の周波数安定化回路
JP3022846B2 (ja) 水平同期信号処理装置及び方法
JP3257439B2 (ja) 水平位置調整回路
JP4540246B2 (ja) 偏向回路
JPH09219801A (ja) 垂直偏向回路並びに該回路に用いるチャージポンプ回路
JP3156425B2 (ja) 水平afc回路
JPS62234189A (ja) 映像位相回路
JP3276797B2 (ja) 水平出力パルス発生回路