JPS5951669A - 水平ａｆｃ回路 - Google Patents
水平ａｆｃ回路Info
- Publication number
- JPS5951669A JPS5951669A JP16252982A JP16252982A JPS5951669A JP S5951669 A JPS5951669 A JP S5951669A JP 16252982 A JP16252982 A JP 16252982A JP 16252982 A JP16252982 A JP 16252982A JP S5951669 A JPS5951669 A JP S5951669A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- transistor
- base
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像信号判別回路の構成要素に好適な水平ＡＦ
Ｃ回路に関する。映像信号判別回路は入力信号中の映像
信号の有無を検出し、映像信号のない時、あるいは正規
の映像信号でない入力信号の時、これを判別するもので
、たとえばこの入力信号時には音声信号を遮断する目的
で用いられる。
Ｃ回路に関する。映像信号判別回路は入力信号中の映像
信号の有無を検出し、映像信号のない時、あるいは正規
の映像信号でない入力信号の時、これを判別するもので
、たとえばこの入力信号時には音声信号を遮断する目的
で用いられる。
従来例の構成とその問題点
映像信号の有無を判別する最も簡便な方法は映像信号を
直接検出することが考えら扛るが、正規な映像信号と雑
音との区別が困難であり実用的に使用することは不可能
である。一方、テレビジョン受像機のようにフライバッ
クパルスを具備する装置では、このフライバックパルス
が同期信号と合致した位相をもち、ＡＮＤ回路やＮＡＮ
ＤＡＮＤ回路ルスの論理積をとることで比較的容易に映
像信号の有無の判別回路が構成できる。しかしながら、
フライバックパルスをＡ偏しない装置、たとえばＶＴＲ
では前記の構成は不可能であシ、これに相当する信号を
発生しなくてはならない。
直接検出することが考えら扛るが、正規な映像信号と雑
音との区別が困難であり実用的に使用することは不可能
である。一方、テレビジョン受像機のようにフライバッ
クパルスを具備する装置では、このフライバックパルス
が同期信号と合致した位相をもち、ＡＮＤ回路やＮＡＮ
ＤＡＮＤ回路ルスの論理積をとることで比較的容易に映
像信号の有無の判別回路が構成できる。しかしながら、
フライバックパルスをＡ偏しない装置、たとえばＶＴＲ
では前記の構成は不可能であシ、これに相当する信号を
発生しなくてはならない。
発明の目的
本発明はフライバックパルスをＬＪＮＬ、ｆｘいＶＴＲ
で映像信号判別回路を構成するために、フライバックパ
ルスに相自する信号を安定して供給可能な水平ＡＦＣ回
路を提供せんとするものである。
で映像信号判別回路を構成するために、フライバックパ
ルスに相自する信号を安定して供給可能な水平ＡＦＣ回
路を提供せんとするものである。
発明の構成
本発明の水平ＡＦＣ回路は定電時間もしくは放電時間が
水平同期信号とほぼ同じ期間を有する鋸歯状波全発生す
るレベルスイッチ型ＣＲ発振器と前記鋸１１状波を矩形
波に変換する波形変換回路と前記ＣＲ発振器の発振周波
数および位相を制御する位相比較回路を備え、前記矩形
＄、を前記位相比較回路の比較入力としたものである。
水平同期信号とほぼ同じ期間を有する鋸歯状波全発生す
るレベルスイッチ型ＣＲ発振器と前記鋸１１状波を矩形
波に変換する波形変換回路と前記ＣＲ発振器の発振周波
数および位相を制御する位相比較回路を備え、前記矩形
＄、を前記位相比較回路の比較入力としたものである。
実施例の説明
第１図に本発明の水平ＡＦＣ回路の回路図を示す。同図
において、１．８，１２，１３，２０゜３７．４１は端
子２，４，５，９，１０，１１゜２２．２４，２５，３
０，３１．３３，３４゜３８．４０はトランジスタ、３
．６，７，１６゜１７．１９，２１．２３，２７，２８
，２９゜３０．３２は抵抗、１４，１５．１８はコンデ
ンサ、２６．３６は定電流源である。
において、１．８，１２，１３，２０゜３７．４１は端
子２，４，５，９，１０，１１゜２２．２４，２５，３
０，３１．３３，３４゜３８．４０はトランジスタ、３
．６，７，１６゜１７．１９，２１．２３，２７，２８
，２９゜３０．３２は抵抗、１４，１５．１８はコンデ
ンサ、２６．３６は定電流源である。
第１図の回路の動作は以下の様に行なわれる。
すなわち、水平発振入力端子１３の電位は水平発振用コ
ンデンサ１８に充電さ扛る充電Ｔａ位が加わる。このコ
ンデンサ１８には端子２０に印加される直流電圧が水平
ホールドボリューム１９を介して印加される。この充電
電位はトランジスタ２４のベース電位として加えら扛、
トランジスタ２４とエミッタ接続しているトランジスタ
２５の初期ベース電位■Ｈまで充電さ九る。ＶＭは抵抗
２８゜２９．３０と電源電圧ｖｃｃとで次式で与えられ
る。
ンデンサ１８に充電さ扛る充電Ｔａ位が加わる。このコ
ンデンサ１８には端子２０に印加される直流電圧が水平
ホールドボリューム１９を介して印加される。この充電
電位はトランジスタ２４のベース電位として加えら扛、
トランジスタ２４とエミッタ接続しているトランジスタ
２５の初期ベース電位■Ｈまで充電さ九る。ＶＭは抵抗
２８゜２９．３０と電源電圧ｖｃｃとで次式で与えられ
る。
こｔ＝でＲ２８，ｌ’ｔ２９．Ｆｔ３０は第１図におけ
る抵抗２８，２９．３０の抵抗値であり、ｖｃｃは電源
端子２Ｑに加えられる電圧値である。トランジスタ２４
０ベース電位がｖＨに達するとトランジスタ２４がオン
し、トランジスタ２５がオフとなシ、トランジスタ２４
のコレクタには抵抗２７ｆｆ：介して電流源２６の７６
流１．が流れる。この結果トランジスタ３３がオンして
、トランジスタ３１および２２がオンし、トランジスタ
３１のコレクタ電位はコレクタ飼ＡＯ電圧値となる。こ
の飽和電圧をほぼ零ボルトとみなすと、この時のトラン
ジスタ２５のベース電位ＶＬは次式で与えらｎる。
る抵抗２８，２９．３０の抵抗値であり、ｖｃｃは電源
端子２Ｑに加えられる電圧値である。トランジスタ２４
０ベース電位がｖＨに達するとトランジスタ２４がオン
し、トランジスタ２５がオフとなシ、トランジスタ２４
のコレクタには抵抗２７ｆｆ：介して電流源２６の７６
流１．が流れる。この結果トランジスタ３３がオンして
、トランジスタ３１および２２がオンし、トランジスタ
３１のコレクタ電位はコレクタ飼ＡＯ電圧値となる。こ
の飽和電圧をほぼ零ボルトとみなすと、この時のトラン
ジスタ２５のベース電位ＶＬは次式で与えらｎる。
一方、トランジスタ２２がオンすると水平発振入力端子
１３に充電された電荷は抵抗２１およびトランジスタ２
２を介して前記２式で示すＶＬの電位まで放゛厄する。
１３に充電された電荷は抵抗２１およびトランジスタ２
２を介して前記２式で示すＶＬの電位まで放゛厄する。
水平発振入力端子１３すなわちトランジスタ２４０ベー
ス電位がｖＬに達するとトランジスタ２５がオンし、ト
ランジスタ２４がオフとなり、トランジスタ３３，３１
および２２のオン・オフ動作が逆になり、再反水平発振
用コンデンサ１８の充電が実行される。以上の動作を繰
シ返すことで水平発振入力端子１３には鋸歯状波が発生
する。第２図ａにこの波形を示す。
ス電位がｖＬに達するとトランジスタ２５がオンし、ト
ランジスタ２４がオフとなり、トランジスタ３３，３１
および２２のオン・オフ動作が逆になり、再反水平発振
用コンデンサ１８の充電が実行される。以上の動作を繰
シ返すことで水平発振入力端子１３には鋸歯状波が発生
する。第２図ａにこの波形を示す。
この鋸歯状波の充電時間ｔｃおよび放電時間ｔｄはほぼ
次式で与えられる。
次式で与えられる。
ここで、Ｒ１９は水平ホールドボリューム１９の抵抗値
、Ｒ２１は抵抗２１の抵抗値、０１８は水平発振用コン
デンサ１８の容量である。
、Ｒ２１は抵抗２１の抵抗値、０１８は水平発振用コン
デンサ１８の容量である。
トランジスタ３３のコレクタには第２図すに示すパルス
が出力される。このノζルスは鋸歯状波の放電期間に相
当する。この放電期間すなわちトランジスタ３３０ベー
スに出力される７４１１７幅は前記４式で示されるよう
に抵抗２１とコンデンサ１８の直に比例する。したがっ
てこの抵抗２１をたとえば牛導体集積回路で構成した場
合、コンデンサ１８の容素ヲ変えることで所望の水平発
振ノ（ルス幅ヲ選ぶことができる。毘２図Ｃに水平発振
）＜ルス出力端子４１の波形を示す。
が出力される。このノζルスは鋸歯状波の放電期間に相
当する。この放電期間すなわちトランジスタ３３０ベー
スに出力される７４１１７幅は前記４式で示されるよう
に抵抗２１とコンデンサ１８の直に比例する。したがっ
てこの抵抗２１をたとえば牛導体集積回路で構成した場
合、コンデンサ１８の容素ヲ変えることで所望の水平発
振ノ（ルス幅ヲ選ぶことができる。毘２図Ｃに水平発振
）＜ルス出力端子４１の波形を示す。
水平発振入力端子１３に生じる鋸波状波はトランジスタ
３４のベースに加えられる。この時トランジスタ３６の
ベースに直流電位Ｖ３７’ｉ加えておくと、第２図ａに
示すようにトランジスタ３４のベース電位が、ｖ３７よ
り高い鋸波状波の部分でトランジスタ３４がオ／となシ
、逆に、ｖ３７より低い部分でトランジスタ３６がオン
となる。
３４のベースに加えられる。この時トランジスタ３６の
ベースに直流電位Ｖ３７’ｉ加えておくと、第２図ａに
示すようにトランジスタ３４のベース電位が、ｖ３７よ
り高い鋸波状波の部分でトランジスタ３４がオ／となシ
、逆に、ｖ３７より低い部分でトランジスタ３６がオン
となる。
したがって、トランジスタ３６のコレクタには第２図ｄ
に示す矩形波が出力さワ、トの矩形波がトランジスタ４
のベースに加わる。この時、トランジスタ４およびトラ
ンジスタ５のベースには直流電圧端子８の電位ｖ８が抵
抗６および７を介して加えられており、トランジスタ４
０ベース電位が矩形波によってトランジスタ５のベース
電位より低くなった時トランジスタ６がオンする。今、
水平同期信号入力端子１から正パルスの水平同期信号が
加えられるとトランジスタ２がオンしてトランジスタ４
および５から電流を引き込む。こ汎を第２図ｅに示す。
に示す矩形波が出力さワ、トの矩形波がトランジスタ４
のベースに加わる。この時、トランジスタ４およびトラ
ンジスタ５のベースには直流電圧端子８の電位ｖ８が抵
抗６および７を介して加えられており、トランジスタ４
０ベース電位が矩形波によってトランジスタ５のベース
電位より低くなった時トランジスタ６がオンする。今、
水平同期信号入力端子１から正パルスの水平同期信号が
加えられるとトランジスタ２がオンしてトランジスタ４
および５から電流を引き込む。こ汎を第２図ｅに示す。
水平発振パルスと水平同期信号の位相および周波数が合
致している時には水平ＡＦＣ出力端子１２に帛２図ｆに
示す電流Δ工ＡＦＣが出力される。この出力電流は平滑
用コンデンサ１４、１５および平滑用抵抗１６によって
平滑され抵抗１７を介して水平発振用コンデンサ１８に
加えられる。地２図正に示すように水平発振パルスと水
平向ＪυＪ信号の位相および周波数が合致している時に
は１周期でのΔ、工ＡＦＣの和ＩＡＦＣ零となり水平発
振用コンデンサの充放電時間は変わらない。今、仮りに
水平発振パルスの周波数が高くなったとすｎばトランジ
スタ４０ベースに加わる矩形波（第２図ｄ）の周期が短
くなシΔ１ＡＦＣは負のほうが大きくなる。ここでΔ’
ＡＦＣの極性は、水平ＡＦＣ出力端子１２から流れ出る
方向を正としている。したがって工Ａ ＦＣは負となり
抵抗１７を介して水平発振用コンデンサ１８の充電電流
を引き込む。この結果水平発振用コンデンサ１８の充電
時間が長くなり発振周波数は低くなる。一方水平発振パ
ルスの周波＝が水平同期信号の周波数よりも低くなった
時にはトランジスタ４０ベースに加わる矩形波の周期が
長くなり、Δ工ＡＦＣは正のほうが大きくなる。したが
って工ＡＦＣは正となり、抵抗１７を介して水平発振用
コンデンサ１８に加えられるため逆に発振周波数は高く
なる。このように、水平発振器の発振パルスを水平向Ｎ
Ｊ信号に正しく合致できる。
致している時には水平ＡＦＣ出力端子１２に帛２図ｆに
示す電流Δ工ＡＦＣが出力される。この出力電流は平滑
用コンデンサ１４、１５および平滑用抵抗１６によって
平滑され抵抗１７を介して水平発振用コンデンサ１８に
加えられる。地２図正に示すように水平発振パルスと水
平向ＪυＪ信号の位相および周波数が合致している時に
は１周期でのΔ、工ＡＦＣの和ＩＡＦＣ零となり水平発
振用コンデンサの充放電時間は変わらない。今、仮りに
水平発振パルスの周波数が高くなったとすｎばトランジ
スタ４０ベースに加わる矩形波（第２図ｄ）の周期が短
くなシΔ１ＡＦＣは負のほうが大きくなる。ここでΔ’
ＡＦＣの極性は、水平ＡＦＣ出力端子１２から流れ出る
方向を正としている。したがって工Ａ ＦＣは負となり
抵抗１７を介して水平発振用コンデンサ１８の充電電流
を引き込む。この結果水平発振用コンデンサ１８の充電
時間が長くなり発振周波数は低くなる。一方水平発振パ
ルスの周波＝が水平同期信号の周波数よりも低くなった
時にはトランジスタ４０ベースに加わる矩形波の周期が
長くなり、Δ工ＡＦＣは正のほうが大きくなる。したが
って工ＡＦＣは正となり、抵抗１７を介して水平発振用
コンデンサ１８に加えられるため逆に発振周波数は高く
なる。このように、水平発振器の発振パルスを水平向Ｎ
Ｊ信号に正しく合致できる。
発明の効果
以上のように、本発明によ扛ば水平同期信号に合致した
水平発振パルスを得ることができるのでこの水平発振パ
ルス１ＡＮＤ回路あるいはＮＡＮＤ回路で水平開ルＪ信
号と論理積金とることによって、フライバックパルスを
具備しないＶＴＲにても映像信号判別回路を構成するこ
とができる。そして本発明では水平発振パルスを矩形波
に変換して水平ＡＦＣ４−動作させているので発振パル
スのパルス幅に影響されず正４ｉ１＃に発振パルスの周
波数金側ブａｌできるものである。
水平発振パルスを得ることができるのでこの水平発振パ
ルス１ＡＮＤ回路あるいはＮＡＮＤ回路で水平開ルＪ信
号と論理積金とることによって、フライバックパルスを
具備しないＶＴＲにても映像信号判別回路を構成するこ
とができる。そして本発明では水平発振パルスを矩形波
に変換して水平ＡＦＣ４−動作させているので発振パル
スのパルス幅に影響されず正４ｉ１＃に発振パルスの周
波数金側ブａｌできるものである。
第１図は本発明に係る水平ＡＦＣ回路図、第２図は第１
図の各部波形図である。 １・・・・・・水平同期信号入力端子、８．３７・・・
用直流電圧端子、１２・・・・・・水平ＡＦＣ出力端子
、１３・・・・・・水平発振入力端子、１４，１６・・
・・・・平滑用コンデンサ、１６・・・・・・平滑用抵
抗、１７・・・・・・抵抗、１８・・・・・水平発振用
コンデンサ、１９・旧・・水平ホールドボリューム、２
ｏ・・・・・・電源端子、２６．３６・・・・・・定電
流源、４１・・・・・・水平発振パルス出力端子。
図の各部波形図である。 １・・・・・・水平同期信号入力端子、８．３７・・・
用直流電圧端子、１２・・・・・・水平ＡＦＣ出力端子
、１３・・・・・・水平発振入力端子、１４，１６・・
・・・・平滑用コンデンサ、１６・・・・・・平滑用抵
抗、１７・・・・・・抵抗、１８・・・・・水平発振用
コンデンサ、１９・旧・・水平ホールドボリューム、２
ｏ・・・・・・電源端子、２６．３６・・・・・・定電
流源、４１・・・・・・水平発振パルス出力端子。
Claims (1)
- 充電時間もしくは放電時間が水平同期信号とほぼ同じ期
間を有する鋸歯状波を発生するレベルスイッチ型０８発
振器と、前記鋸歯状波を矩形波に変換する波形変換回路
と、前記ＣＲ発振器の発振周波数および位相を制御する
位相比較回路をそなえ、前記矩形波を前記位相比較回路
の比軟入力としたことを特徴とする水平ＡＦＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16252982A JPS5951669A (ja) | 1982-09-17 | 1982-09-17 | 水平ａｆｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16252982A JPS5951669A (ja) | 1982-09-17 | 1982-09-17 | 水平ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5951669A true JPS5951669A (ja) | 1984-03-26 |
| JPH0518306B2 JPH0518306B2 (ja) | 1993-03-11 |
Family
ID=15756342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16252982A Granted JPS5951669A (ja) | 1982-09-17 | 1982-09-17 | 水平ａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951669A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491020A (en) * | 1977-12-19 | 1979-07-19 | Philips Nv | Tv receiver having horizontal synchronizing circuit |
-
1982
- 1982-09-17 JP JP16252982A patent/JPS5951669A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491020A (en) * | 1977-12-19 | 1979-07-19 | Philips Nv | Tv receiver having horizontal synchronizing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0518306B2 (ja) | 1993-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951669A (ja) | 水平ａｆｃ回路 | |
| US6483356B2 (en) | Sinusoidal signal generating circuit providing small phase difference with respect to reference signal and apparatus for driving oscillating element with circuit | |
| KR100314165B1 (ko) | 펄스 발생 장치 | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| US3987371A (en) | Circuit arrangement including a synchronized oscillator that is stable with respect to temperature and voltage variations | |
| JPH0368570B2 (ja) | ||
| JP3671773B2 (ja) | 発振回路 | |
| US6087814A (en) | Power source circuit and electronic device with the same | |
| US6094077A (en) | Dynamically controlled timing signal generator | |
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| KR0136781B1 (ko) | 수직펄스발생기 | |
| JPH0750855B2 (ja) | 所定幅のパルスの生成用回路装置 | |
| JPH0761137B2 (ja) | 入力信号判別回路 | |
| JPS6318207Y2 (ja) | ||
| JP2614512B2 (ja) | マルチ走査型ｃｒｔ表示装置 | |
| JPS6016121Y2 (ja) | ダイオ−ドゲ−ト形位相検波回路 | |
| JP3257439B2 (ja) | 水平位置調整回路 | |
| JPS5857948B2 (ja) | 電磁偏向装置 | |
| JPH0322611A (ja) | パルス発生回路 | |
| JPH0363249B2 (ja) | ||
| JPH0441660Y2 (ja) | ||
| JPS59207726A (ja) | 信号判別回路 | |
| JP2002190720A (ja) | フィルタ回路 | |
| JPS6317489A (ja) | 垂直同期回路 |