JPS6016121Y2 - ダイオ−ドゲ−ト形位相検波回路 - Google Patents
ダイオ−ドゲ−ト形位相検波回路Info
- Publication number
- JPS6016121Y2 JPS6016121Y2 JP5548780U JP5548780U JPS6016121Y2 JP S6016121 Y2 JPS6016121 Y2 JP S6016121Y2 JP 5548780 U JP5548780 U JP 5548780U JP 5548780 U JP5548780 U JP 5548780U JP S6016121 Y2 JPS6016121 Y2 JP S6016121Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- connection point
- current switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Receiver Circuits (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
この考案はダイオードゲート形位相検波回路に関し、特
に駆動電流が信号系に漏れるを阻止し、入力信号を出力
側に正確に伝送するとともにIC化の容易なものを提供
せんとするものである。
に駆動電流が信号系に漏れるを阻止し、入力信号を出力
側に正確に伝送するとともにIC化の容易なものを提供
せんとするものである。
第1図はダイオードゲート回路の原理図を示し、Di?
D29039 D4は夫々ダイオードゲート回路を構
成するダイオード、SGは信号源、Iol及びIO2は
第1及び第2の定電流スイッチ、Tiは入力端子、TO
は出力端子である。
D29039 D4は夫々ダイオードゲート回路を構
成するダイオード、SGは信号源、Iol及びIO2は
第1及び第2の定電流スイッチ、Tiは入力端子、TO
は出力端子である。
そして、この場合ダイオードブリッジ回路の1対の対向
電極に第1と第2の定電流スイッチ回路IO□、 IO
2を接続し、他の1対の対向電極に入力信号回路と、出
力信号回路を夫々接続上第1と第2の定電流スイッチ回
路Io□、Io2を制御信号に依って同時にオン、オフ
制御するようになすものである。
電極に第1と第2の定電流スイッチ回路IO□、 IO
2を接続し、他の1対の対向電極に入力信号回路と、出
力信号回路を夫々接続上第1と第2の定電流スイッチ回
路Io□、Io2を制御信号に依って同時にオン、オフ
制御するようになすものである。
定電流スイッチ回路IO1,Io2が非導の状態では入
力信号eiは出力側に伝送されない。
力信号eiは出力側に伝送されない。
定電流スイッチ回路I01.■02がサンプルパルス又
は同期パルス等で導通した定電流回路として動作すると
、信号電圧に対し各ダイオードD工、D2.D3.D4
は電流スイッチとして動作し、出力にサンプルされた信
号が伝送される。
は同期パルス等で導通した定電流回路として動作すると
、信号電圧に対し各ダイオードD工、D2.D3.D4
は電流スイッチとして動作し、出力にサンプルされた信
号が伝送される。
この回路によれば定電流スイッチ回路IO1,IO2の
電流を等しくしておくことによってダイオードゲート回
路をオン、オフさせる駆動電流が外部にリークする事が
なく信号分を正確に出力側に伝送できるものである。
電流を等しくしておくことによってダイオードゲート回
路をオン、オフさせる駆動電流が外部にリークする事が
なく信号分を正確に出力側に伝送できるものである。
第2図はその応用を示し、出力側にコンデンサC□を接
続し、位相検波回路を構成した場合を示す。
続し、位相検波回路を構成した場合を示す。
この回路では信号源SGのある位相に於ける電位をVi
とし、定電流スイッチIo工、■〜が導通したときのコ
ンデンサC□の初期充電電圧をVoとすると、 (1)Vi> Voの場合は、 第1の定電流スイッチIO1よりコンデンサC□に向っ
て定電流Ioが流れコンデンサC□をそのときの入力信
号の電位Viと等しくなるまで充電する。
とし、定電流スイッチIo工、■〜が導通したときのコ
ンデンサC□の初期充電電圧をVoとすると、 (1)Vi> Voの場合は、 第1の定電流スイッチIO1よりコンデンサC□に向っ
て定電流Ioが流れコンデンサC□をそのときの入力信
号の電位Viと等しくなるまで充電する。
一方信号源SGからは第2の定電流スイッチ回路IO□
にIoを流し込む。
にIoを流し込む。
(2)Vi <Voの場合は、
逆にコンデンサC1の充電電圧が入力信号の電位Viと
等しくなるまでコンデンサC1より第2の定電流スイッ
チ回路IO2に向って放電電流を供給する。
等しくなるまでコンデンサC1より第2の定電流スイッ
チ回路IO2に向って放電電流を供給する。
この放電電流は第2の定電流スイッチ回路IO2にて一
定電流Ioに制御される。
定電流Ioに制御される。
−力率1の定電流スイッチ回路1o□よりは信号源SG
に定電流10を流し込む。
に定電流10を流し込む。
このようにして出力信号Toには常に入力信号の電位V
iと等しい出力電圧が得られるもので、この位相検波回
路によれば定電流スイッチ回路Io□、IO2の電流値
を等しくしておくことによって出力端子Toには誤差信
号が含まれず、バランスの良好な位相検波回路が実現で
きる。
iと等しい出力電圧が得られるもので、この位相検波回
路によれば定電流スイッチ回路Io□、IO2の電流値
を等しくしておくことによって出力端子Toには誤差信
号が含まれず、バランスの良好な位相検波回路が実現で
きる。
次に、この考案の具体回路の例について説明しよう。
第3図はこの考案回路をテレビジョン受像機の水平AF
C回路に適用した場合の例である。
C回路に適用した場合の例である。
図でPNP型トランジスタQ□及びNPN型トランジス
タQ2は第1及び第2の定電流スイッチ回路Io工、
Io2を構成し、トランジスタらはこれのオン、オフ制
御用トランジスタである。
タQ2は第1及び第2の定電流スイッチ回路Io工、
Io2を構成し、トランジスタらはこれのオン、オフ制
御用トランジスタである。
即ちトランジスタQ1のコレクタはダイオードブリッジ
の一つの接続点aに接続し、エミッタは抵抗器R□を通
じて正極電源十Bに接続する。
の一つの接続点aに接続し、エミッタは抵抗器R□を通
じて正極電源十Bに接続する。
トランジスタQ2のコレクタはダイオードブリッジの接
続点aと対向する接続点すに接続し、エミッタを抵抗器
R2を通じて接地する。
続点aと対向する接続点すに接続し、エミッタを抵抗器
R2を通じて接地する。
又トランジスタQのコレクタはトランジスタQ□のエミ
ッタに、エミッタはトランジスタQ2のエミッタに接続
し、ベースを制御信号入力端子Tcに接続する。
ッタに、エミッタはトランジスタQ2のエミッタに接続
し、ベースを制御信号入力端子Tcに接続する。
一方、トランジスタQ1.Q2のベースは正極電源十B
と接地間に直列接続した抵抗器R3,R,。
と接地間に直列接続した抵抗器R3,R,。
R3の夫々の接続点に接続し、定バイアスに保持する。
又入力端子Tiとダイオードブリッジの接続点eとの間
には積分回路を構成する抵抗器R6を接続し、接続点e
と接地間には積分用コンデンサC1C2を接続する。
には積分回路を構成する抵抗器R6を接続し、接続点e
と接地間には積分用コンデンサC1C2を接続する。
又ダイオードブリッジの接続点eには正極電源十Bと接
地間に接続した抵抗器R7,R8の接続中点を接続する
。
地間に接続した抵抗器R7,R8の接続中点を接続する
。
ダイオードブリッジの接続点eとf間には抵抗器R8を
接続する。
接続する。
そして、入力端子Tiには水平フライバックパルスを供
給し、これを抵抗器R6、コンデンサC2で積分し、鋸
歯状波を得、この鋸歯状波を抵抗器R7,R8の分圧電
圧に重畳し、ダイオードブリッジのe点に供給する。
給し、これを抵抗器R6、コンデンサC2で積分し、鋸
歯状波を得、この鋸歯状波を抵抗器R7,R8の分圧電
圧に重畳し、ダイオードブリッジのe点に供給する。
そして制御信号入力端子Tcに負極性の水平同期信号を
供給すると同期信号区間にトランジスタQはオフし、ト
ランジスタQ、、Q2がオンとなる。
供給すると同期信号区間にトランジスタQはオフし、ト
ランジスタQ、、Q2がオンとなる。
従って同期信号区間毎に入力に供給される鋸歯状波の電
位が出力端子Toに得られ、このサンプリング信号を積
分することによって水平発振回路の発振周波数を制御す
るようになされてる。
位が出力端子Toに得られ、このサンプリング信号を積
分することによって水平発振回路の発振周波数を制御す
るようになされてる。
なお、抵抗器R9は同期信号区間以外の区間出力側に抵
抗器R7,R8による偏倚電圧を伝達する為の抵抗器で
特にこの考案の構成要件ではない。
抗器R7,R8による偏倚電圧を伝達する為の抵抗器で
特にこの考案の構成要件ではない。
第4図はこの考案回路の他の例を売上この例は第1の定
電流スイッチ回路Io□を構成すトランジスタQ□と第
2の定電流スイッチ回路Io2を構成するトランジスタ
Q2のベース間に抵抗器R4に代えて制御用トランジス
タQを挿入た場合を示し、その他の構成及びその作用効
果は第3図の場合と同様である。
電流スイッチ回路Io□を構成すトランジスタQ□と第
2の定電流スイッチ回路Io2を構成するトランジスタ
Q2のベース間に抵抗器R4に代えて制御用トランジス
タQを挿入た場合を示し、その他の構成及びその作用効
果は第3図の場合と同様である。
以上説明したこの考案のダイオードゲート形位相検波回
路は定電流スイッチIO□、 Io2の電流値誤差が、
電流値設定抵抗の相対誤差として表わされる。
路は定電流スイッチIO□、 Io2の電流値誤差が、
電流値設定抵抗の相対誤差として表わされる。
抵抗の相対誤差は集積化の場合比較的小さく出来集積化
に都合がよい。
に都合がよい。
さらに、集積化した場合の外付部品、所有端子数共に従
来回路の平衡型タフルパルスAFC1不平衡シングルパ
ルスAFCに比較して少なくて良い等の絶大なる利点が
ある。
来回路の平衡型タフルパルスAFC1不平衡シングルパ
ルスAFCに比較して少なくて良い等の絶大なる利点が
ある。
なお、この考案によるダイオードゲート形位相検波回路
は上述したテレビジョン受像機の水平AFC回路以外の
例えばサンプル回路等にも応用出来ることは容易に理解
できよう。
は上述したテレビジョン受像機の水平AFC回路以外の
例えばサンプル回路等にも応用出来ることは容易に理解
できよう。
第1図はダイオードブリッジ回路の原理回路を示す接続
図、第2図はダイオードブリッジ回路を位相検波回路に
応用した場合を示す接続図、第3図及び第4図はこの考
案によるダイオードゲート形位相検波回路をテレビジョ
ン受像機の水平AFC回路に応用した場合の具体例を示
す接続図である。 Dl、D2.D3.D4は夫々ダイオードブリッジを構
成するダイオード、Iol及びIO2は第1及び第2の
定電流スイッチ回路、SGは信号源、Ql及びQ2は第
1及び第2の定電流スイッチ回路Io1. IO2を構
成するトランジスタ、Qは第1及び第2の定電流スイッ
チ回路をオン、オフ制御する為の制御用トランジスタで
ある。
図、第2図はダイオードブリッジ回路を位相検波回路に
応用した場合を示す接続図、第3図及び第4図はこの考
案によるダイオードゲート形位相検波回路をテレビジョ
ン受像機の水平AFC回路に応用した場合の具体例を示
す接続図である。 Dl、D2.D3.D4は夫々ダイオードブリッジを構
成するダイオード、Iol及びIO2は第1及び第2の
定電流スイッチ回路、SGは信号源、Ql及びQ2は第
1及び第2の定電流スイッチ回路Io1. IO2を構
成するトランジスタ、Qは第1及び第2の定電流スイッ
チ回路をオン、オフ制御する為の制御用トランジスタで
ある。
Claims (1)
- ダイオードブリッジ回路の第1の接続点と電源端子間に
第1のトランジスタ化定電流スイッチ回路を接続上ダイ
オードブリッジ回路の上記第1の接続点と対向する第3
の接続点と接地間に第2のトランジスタ化定電流スイッ
チ回路を接続し、これら第1及び第2のトランジスタ化
定電流スイッチの夫々の電流値を略々等しく設定し、ダ
イオードブリッジ回路の上記第1の接続点に隣り合う第
2の接続点と接地間に入力信号を供給し、上記第2の接
続点を対向する第4の接続点と接地間にコンデンサを接
続上このコンデンサの両端より出力信号を得るとともに
、上記第1、第2のトランジスタ化定電流スイッチ回路
を同時に開閉制御するトランジスタスイッチを設け、こ
のトランジスタスイッチを上記入力信号と位相比較する
比較信号で開閉制御するようにしたダイオードゲート形
位相検波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5548780U JPS6016121Y2 (ja) | 1980-04-23 | 1980-04-23 | ダイオ−ドゲ−ト形位相検波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5548780U JPS6016121Y2 (ja) | 1980-04-23 | 1980-04-23 | ダイオ−ドゲ−ト形位相検波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55179436U JPS55179436U (ja) | 1980-12-23 |
JPS6016121Y2 true JPS6016121Y2 (ja) | 1985-05-20 |
Family
ID=29289708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5548780U Expired JPS6016121Y2 (ja) | 1980-04-23 | 1980-04-23 | ダイオ−ドゲ−ト形位相検波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6016121Y2 (ja) |
-
1980
- 1980-04-23 JP JP5548780U patent/JPS6016121Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS55179436U (ja) | 1980-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2075127C (en) | Integrated circuit sampled-and-hold phase detector with integrated current setting resistor | |
JPS6239591B2 (ja) | ||
JPS6016121Y2 (ja) | ダイオ−ドゲ−ト形位相検波回路 | |
US4370569A (en) | Integratable single pulse circuit | |
JPS6149850B2 (ja) | ||
US4659946A (en) | Memory gate for error sampler | |
SU1197022A1 (ru) | Преобразователь напр жени | |
JPS60198971A (ja) | 同期分離回路 | |
JP3194738B2 (ja) | Cr発振回路 | |
JP2573607B2 (ja) | ピ−ク電圧保持回路 | |
JP2543725Y2 (ja) | 発振回路 | |
JPH0526825Y2 (ja) | ||
JPS6390213A (ja) | 自動モ−ド切換pll回路 | |
RU2066915C1 (ru) | Устройство для регулирования мощности | |
JPH08148978A (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
KR890005518Y1 (ko) | 수직동기신호 스위칭회로 | |
RU1791940C (ru) | Устройство дл управлени двухтактным преобразователем посто нного напр жени в переменное | |
SU1700727A1 (ru) | Преобразователь посто нного напр жени | |
JPH0218710Y2 (ja) | ||
JPH026454B2 (ja) | ||
SU1322426A1 (ru) | Релаксационный генератор | |
JPS5951669A (ja) | 水平afc回路 | |
JPH03244279A (ja) | 垂直同期信号分離回路 | |
JPS60128708A (ja) | 発振回路 | |
JP2002190720A (ja) | フィルタ回路 |