JP2543725Y2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP2543725Y2 JP2543725Y2 JP1990079700U JP7970090U JP2543725Y2 JP 2543725 Y2 JP2543725 Y2 JP 2543725Y2 JP 1990079700 U JP1990079700 U JP 1990079700U JP 7970090 U JP7970090 U JP 7970090U JP 2543725 Y2 JP2543725 Y2 JP 2543725Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- capacitor
- transistors
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は発振回路に関し、特に、低周波発振のための
発振回路に関する。
発振回路に関する。
（従来の技術） まず、第２図を参照して、従来の発振回路（CR発振回
路）について説明する。
路）について説明する。
このCR発振回路は、コンパレター21と、第１及び第２
の抵抗器R1及びR2からなる分圧回路と、コンデンサーC1
とを有し、分圧回路の分圧点にコンパレーター21の非反
転端子を接続し、コンデンサーC1に反転端子を接続して
いる。
の抵抗器R1及びR2からなる分圧回路と、コンデンサーC1
とを有し、分圧回路の分圧点にコンパレーター21の非反
転端子を接続し、コンデンサーC1に反転端子を接続して
いる。
コンパレーター21の出力と分圧回路との間には正帰還
用の第３の抵抗器R3が接続され、コンパレター21の出力
とコンデンサーC1との間には負帰還用の第２の抵抗器R4
が接続されている。
用の第３の抵抗器R3が接続され、コンパレター21の出力
とコンデンサーC1との間には負帰還用の第２の抵抗器R4
が接続されている。
上記のCR発振器では、電源Vccが印加されると、コン
パレーター21の出力がハイレベルとなり、第４の抵抗器
R4を通してコンデンサーC1が充電される。そして、コン
デンサーC1の充電電圧が非反転端子の電圧まで上昇する
と、コンパレーター21の出力は反転し、コンデンサーC1
は放電を開始する。このことによって、反転端子の電圧
が所定値まで低下すると、コンパレーター21の出力は再
びハイレベルとなる。以後、上述の動作を繰り返して出
力端子TOUTにはコンデンサーC1の容量と第４の抵抗器R4
の抵抗値とで決まる周波数の発振出力が得られる。
パレーター21の出力がハイレベルとなり、第４の抵抗器
R4を通してコンデンサーC1が充電される。そして、コン
デンサーC1の充電電圧が非反転端子の電圧まで上昇する
と、コンパレーター21の出力は反転し、コンデンサーC1
は放電を開始する。このことによって、反転端子の電圧
が所定値まで低下すると、コンパレーター21の出力は再
びハイレベルとなる。以後、上述の動作を繰り返して出
力端子TOUTにはコンデンサーC1の容量と第４の抵抗器R4
の抵抗値とで決まる周波数の発振出力が得られる。
（考案が解決しようとする課題） ところで、上述のCR発振回路の場合、発振周波数は、
コンデンサーC1の容量と第４の抵抗器R4とで決定される
から、発振周波数を低くするためには、コンデンサーC1
の容量を大きくしなければならない。つまり、コンデン
サーC1の面積が大きくなってしまい、CR発振回路をIC化
しようとする場合、IC化が困難となる場合がある。
コンデンサーC1の容量と第４の抵抗器R4とで決定される
から、発振周波数を低くするためには、コンデンサーC1
の容量を大きくしなければならない。つまり、コンデン
サーC1の面積が大きくなってしまい、CR発振回路をIC化
しようとする場合、IC化が困難となる場合がある。
本考案の目的はIC化が容易な発振回路を提供すること
にある。
にある。
（課題を解決するための手段） 本考案によれば、電源ライン及びアースラインを有
し、該電源ラインにエミッタが接続され第１及び第２の
コレクターを有するマルチコレクター型トランジスター
と、前記アースラインにエミッタが接続されるとともに
前記第１のコレクターにコレクタが接続された第１のト
ランジスターと、前記アースラインにエミッタが接続さ
れるとともに前記第２のコレクターにコレクターが接続
された第２のトランジスターとを備え、前記第１及び前
記第２のトランジスターはベース同士が第１の接続点で
接続されるとともに該ベースが前記第１のコレクターに
接続されて前記マルチコレクター型トランジスターによ
って前記第１のトランジスタに流れるコレクター電流は
前記第２のトランジスタに流れるコレクター電流よりも
予め定められた割合で大きく規定されており、さらに、
第２の接続点で前記第２のコレクタに接続されるととも
に前記アースラインに接続されたコンデンサーと、前記
第２のコレクターに接続されるとともに前記第１及び前
記第２のトランジスターのベースに接続され前記コンデ
ンサーの充電量が予め設定された第１の値となると前記
第１の接続点と前記第２の接続点を接続して前記第１及
び前記第２のトランジスターをオンし前記第１の値より
も小さい第２の値になると前記第１の接続点と前記第２
の接続点を切り離して前記第１及び前記第２のトランジ
スターをオフするスイッチング回路とを有することを特
徴とする発振回路が得られる。
し、該電源ラインにエミッタが接続され第１及び第２の
コレクターを有するマルチコレクター型トランジスター
と、前記アースラインにエミッタが接続されるとともに
前記第１のコレクターにコレクタが接続された第１のト
ランジスターと、前記アースラインにエミッタが接続さ
れるとともに前記第２のコレクターにコレクターが接続
された第２のトランジスターとを備え、前記第１及び前
記第２のトランジスターはベース同士が第１の接続点で
接続されるとともに該ベースが前記第１のコレクターに
接続されて前記マルチコレクター型トランジスターによ
って前記第１のトランジスタに流れるコレクター電流は
前記第２のトランジスタに流れるコレクター電流よりも
予め定められた割合で大きく規定されており、さらに、
第２の接続点で前記第２のコレクタに接続されるととも
に前記アースラインに接続されたコンデンサーと、前記
第２のコレクターに接続されるとともに前記第１及び前
記第２のトランジスターのベースに接続され前記コンデ
ンサーの充電量が予め設定された第１の値となると前記
第１の接続点と前記第２の接続点を接続して前記第１及
び前記第２のトランジスターをオンし前記第１の値より
も小さい第２の値になると前記第１の接続点と前記第２
の接続点を切り離して前記第１及び前記第２のトランジ
スターをオフするスイッチング回路とを有することを特
徴とする発振回路が得られる。
（作用） 本考案では、マルチコレクター型トランジスターを介
してコンデンサーが第１の値に充電されると、第１及び
第２のトランジスターがオンされ、コンデンサーからの
放電電流が第２のトランジスターを介してアースライン
に流れる。この際、第１及び第２のトランジスターには
マルチコレクター型トランジスターを介して電源ライン
から電流（以下マルチコレクター型トランジスターを介
して第１のトランジスターに流れる電流を第１の電流、
第２のトランジスターに流れる電流を第２の電流とい
う）が流れる。第１及び第２及び第２の電流はそれぞれ
第１及び第２のコレクターの特性によって決定され（例
えば、第１の電流と第２の電流とは所定の割合であり、
第１の電流＞第２の電流とされる）、上述のように、マ
ルチコレクター型トランジスタによって第１の電流は第
２の電流より予め定められた割合で大きく規定されてい
るから、コンデンサーからの放電電流は第１の電流によ
って規定されることになる。つまり、コンデンサーから
の放電電流によって第２のトランジスタには第２の電流
と放電電流とが流れることになるが、第２の電流と放電
電流との和は第１の電流によって規定されることなる。
この結果、コンデンサーの充電量が第２の値になるまで
の時間が長くなる。
してコンデンサーが第１の値に充電されると、第１及び
第２のトランジスターがオンされ、コンデンサーからの
放電電流が第２のトランジスターを介してアースライン
に流れる。この際、第１及び第２のトランジスターには
マルチコレクター型トランジスターを介して電源ライン
から電流（以下マルチコレクター型トランジスターを介
して第１のトランジスターに流れる電流を第１の電流、
第２のトランジスターに流れる電流を第２の電流とい
う）が流れる。第１及び第２及び第２の電流はそれぞれ
第１及び第２のコレクターの特性によって決定され（例
えば、第１の電流と第２の電流とは所定の割合であり、
第１の電流＞第２の電流とされる）、上述のように、マ
ルチコレクター型トランジスタによって第１の電流は第
２の電流より予め定められた割合で大きく規定されてい
るから、コンデンサーからの放電電流は第１の電流によ
って規定されることになる。つまり、コンデンサーから
の放電電流によって第２のトランジスタには第２の電流
と放電電流とが流れることになるが、第２の電流と放電
電流との和は第１の電流によって規定されることなる。
この結果、コンデンサーの充電量が第２の値になるまで
の時間が長くなる。
そして、コンデンサーの充電量が第２の値（零を含
む）になると、第１及び第２のトランジスターがオフさ
れ、再び、コンデンサーが充電される。
む）になると、第１及び第２のトランジスターがオフさ
れ、再び、コンデンサーが充電される。
上述のように、本考案では、コンデンサーからの放電
電流が所定の値に規定されるのでつまり、コンデンサー
の放電時間を長くできるので、コンデンサーの容量を大
きくすることなく、低周波発振を実現することができ
る。
電流が所定の値に規定されるのでつまり、コンデンサー
の放電時間を長くできるので、コンデンサーの容量を大
きくすることなく、低周波発振を実現することができ
る。
（実施例） 以下本考案について実施例によって説明する。
第１図を参照して、電源ライン11にはNPN型トランジ
スター12及びマルチコレクター型トランジスター13のエ
ミッタが接続されている。トランジスター12及びトラン
ジスター13のベース同士は互いに連結されるとともにト
ランジスター12のコレクターに接続され、トランジスタ
ー12及びトランジスター13によってカレントミラー回路
が構成される。トランジスター12のコレクターはトラン
ジスター14及び抵抗器14aを介してアースライン15に接
続されている。
スター12及びマルチコレクター型トランジスター13のエ
ミッタが接続されている。トランジスター12及びトラン
ジスター13のベース同士は互いに連結されるとともにト
ランジスター12のコレクターに接続され、トランジスタ
ー12及びトランジスター13によってカレントミラー回路
が構成される。トランジスター12のコレクターはトラン
ジスター14及び抵抗器14aを介してアースライン15に接
続されている。
トランジスター13は、図示のように第１及び第２のコ
レクターを有しており、第１のコレクターはNPNトラン
ジスター（第１のトランジスター）16を介してアースラ
イン15に接続されている。一方、第２のコレクターはNP
Nトランジスター（第２のトランジスター）17を介して
アースライン15に接続されている。そして、トランジス
ター16及び17のベース同士は互いに連結されるとともに
トランジスター16のコレクターに接続され、トランジス
ター16及び17によってカレントミラー回路が構成され
る。
レクターを有しており、第１のコレクターはNPNトラン
ジスター（第１のトランジスター）16を介してアースラ
イン15に接続されている。一方、第２のコレクターはNP
Nトランジスター（第２のトランジスター）17を介して
アースライン15に接続されている。そして、トランジス
ター16及び17のベース同士は互いに連結されるとともに
トランジスター16のコレクターに接続され、トランジス
ター16及び17によってカレントミラー回路が構成され
る。
図示のように、第２のコレクターとアースライン15と
の間にはコンデンサー18が配置されている。つまり、ト
ランジスター17に並列にコンデンサー18が配置されてい
る。さらに、第２のコレクターにはスイッチング回路19
が接続され、このスイッチング回路19はトランジスター
16及び17のベースに接続されている。
の間にはコンデンサー18が配置されている。つまり、ト
ランジスター17に並列にコンデンサー18が配置されてい
る。さらに、第２のコレクターにはスイッチング回路19
が接続され、このスイッチング回路19はトランジスター
16及び17のベースに接続されている。
次に、上述した発振回路の発振動作について説明す
る。
る。
トランジスター14がオンされると、トランジスター12
のコレクターがアースライン15に接続され、これによっ
て、トランジスター12がオンする。そして、トランジス
ター12のオンによってトランジスター13がオンする。な
お、ここでは、トランジスター13において、第１及び第
２のコレクターの電流比は２対１に設定されている。
のコレクターがアースライン15に接続され、これによっ
て、トランジスター12がオンする。そして、トランジス
ター12のオンによってトランジスター13がオンする。な
お、ここでは、トランジスター13において、第１及び第
２のコレクターの電流比は２対１に設定されている。
上述の状態では、第１及び第２のトランジスター16及
び17はオフ状態であり、この結果、第２のコレクターか
らの電流は全てコンデンサー18に流れ、コンデンサーが
充電される。コンデンサー18が充電され、第１の充電量
になると、つまり、図中Q1点（第２の接続点）が第１の
電位になると、スイッチング回路がオンし、トランジス
ター16及び17に第１の電位が加わる。つまり、図中Q2点
（第１の接続点）がハイレベルとなる。この結果、トラ
ンジスター16及び17がオンとなり、トランジスター16及
び17を介してアースライン15に電流が流れる。
び17はオフ状態であり、この結果、第２のコレクターか
らの電流は全てコンデンサー18に流れ、コンデンサーが
充電される。コンデンサー18が充電され、第１の充電量
になると、つまり、図中Q1点（第２の接続点）が第１の
電位になると、スイッチング回路がオンし、トランジス
ター16及び17に第１の電位が加わる。つまり、図中Q2点
（第１の接続点）がハイレベルとなる。この結果、トラ
ンジスター16及び17がオンとなり、トランジスター16及
び17を介してアースライン15に電流が流れる。
この際、コンデンサー18が放電し、この放電電流がト
ランジスター17を介してアースライン15に流れる。
ランジスター17を介してアースライン15に流れる。
ところで、マルチコレクター型トランジスタ13からト
ランジスタ16及び17に流れる電流の比は２対１に設定さ
れているから、コンデンサ18の放電による放電電流はト
ランジスタ16に流れる電流によって規定されることにな
る。つまり、コンデンサ18の放電があっても、トランジ
スタ17に流れる電流はトランジスタ16に流れる電流で規
定されることになる。従って、放電電流は所定の値に規
定されることになる。
ランジスタ16及び17に流れる電流の比は２対１に設定さ
れているから、コンデンサ18の放電による放電電流はト
ランジスタ16に流れる電流によって規定されることにな
る。つまり、コンデンサ18の放電があっても、トランジ
スタ17に流れる電流はトランジスタ16に流れる電流で規
定されることになる。従って、放電電流は所定の値に規
定されることになる。
放電電流をＩ、コンデンサー18の電圧をＶ、コンデン
サーの容量をＣとすると、放電時間ｔは、ｔ＝CV/Iで示
され、この場合、Ｉは所定の値に規定されるから、放電
時間、つまり、発振周期を長くすることができる。
サーの容量をＣとすると、放電時間ｔは、ｔ＝CV/Iで示
され、この場合、Ｉは所定の値に規定されるから、放電
時間、つまり、発振周期を長くすることができる。
Q1点の電位が第２の電位（第２の電位＜第１の電位）
となると、つまり、コンデンサー18の充電量が第２の値
（零を含み、第２の値＜第１の値）となると、スイッチ
ング回路19がオフし、その結果、トランジスター16及び
17がオフして、再び、コンデンサー18が充電される。以
後、この充放電が繰り返され、低周波発振出力が得られ
る。
となると、つまり、コンデンサー18の充電量が第２の値
（零を含み、第２の値＜第１の値）となると、スイッチ
ング回路19がオフし、その結果、トランジスター16及び
17がオフして、再び、コンデンサー18が充電される。以
後、この充放電が繰り返され、低周波発振出力が得られ
る。
（考案の効果） 以上説明したように、本考案ではマルチコンレクター
型トランジスターを用いてコンデンサーの放電時間を長
くすることによって発振周波数を低くすることができ、
その結果、コンデンサーの容量を大きくする必要がな
く、容易にIC化できるという効果がある。
型トランジスターを用いてコンデンサーの放電時間を長
くすることによって発振周波数を低くすることができ、
その結果、コンデンサーの容量を大きくする必要がな
く、容易にIC化できるという効果がある。
第１図は本考案による発振回路の一実施例を示す回路
図、第２図は従来の発振回路の一例を示す回路図であ
る。 11……電源ライン、12……トランジスター、13……マル
チコレクター型トランジスター、14……トランジスタ
ー、15……アースライン、16……トランジスター、17…
…トランジスター、18……コンデンサー、19……スイッ
チング回路。
図、第２図は従来の発振回路の一例を示す回路図であ
る。 11……電源ライン、12……トランジスター、13……マル
チコレクター型トランジスター、14……トランジスタ
ー、15……アースライン、16……トランジスター、17…
…トランジスター、18……コンデンサー、19……スイッ
チング回路。
Claims (1)
- 【請求項１】電源ライン及びアースラインを有し、該電
源ラインにエミッタが接続され第１及び第２のコレクタ
ーを有するマルチコレクター型トランジスターと、前記
アースラインにエミッタが接続されるとともに前記第１
のコレクターにコレクタが接続された第１のトランジス
ターと、前記アースラインにエミッタが接続されるとと
もに前記第２のコレクターにコレクターが接続された第
２のトランジスターとを備え、前記第１及び前記第２の
トランジスターはベース同士が第１の接続点で接続され
るとともに該ベースが前記第１のコレクターに接続され
て前記マルチコレクター型トランジスターによって前記
第１のトランジスタに流れるコレクター電流は前記第２
のトランジスタに流れるコレクター電流よりも予め定め
られた割合で大きく規定されており、さらに、第２の接
続点で前記第２のコレクタに接続されるとともに前記ア
ースラインに接続されたコンデンサーと、前記第２のコ
レクターに接続されるとともに前記第１及び前記第２の
トランジスターのベースに接続され前記コンデンサーの
充電量が予め設定された第１の値となると前記第１の接
続点と前記第２の接続点を接続して前記第１及び前記第
２のトランジスターをオンし前記第１の値よりも小さい
第２の値になると前記第１の接続点と前記第２の接続点
を切り離して前記第１及び前記第２のトランジスターを
オフするスイッチング回路とを有することを特徴とする
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990079700U JP2543725Y2 (ja) | 1990-07-30 | 1990-07-30 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990079700U JP2543725Y2 (ja) | 1990-07-30 | 1990-07-30 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0438136U JPH0438136U (ja) | 1992-03-31 |
| JP2543725Y2 true JP2543725Y2 (ja) | 1997-08-13 |
Family
ID=31624095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990079700U Expired - Fee Related JP2543725Y2 (ja) | 1990-07-30 | 1990-07-30 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543725Y2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5474661A (en) * | 1977-11-28 | 1979-06-14 | Nec Corp | Waveform generation circuit |
| JPS5550733A (en) * | 1978-10-06 | 1980-04-12 | Matsushita Electric Ind Co Ltd | Saw tooth wave generation circuit |
| JPS62155602A (ja) * | 1985-12-27 | 1987-07-10 | Matsushita Electric Ind Co Ltd | カレントミラ−回路 |
| JPS62193404A (ja) * | 1986-02-20 | 1987-08-25 | Nec Corp | カレントミラ−回路 |
| JP2623467B2 (ja) * | 1986-04-28 | 1997-06-25 | キヤノン株式会社 | 信号波発振回路 |
| JPH0766303B2 (ja) * | 1986-12-08 | 1995-07-19 | 株式会社東芝 | 微少電流生成回路とこの回路を用いた発振回路 |
| JPS6432517A (en) * | 1987-07-27 | 1989-02-02 | Nippon Electric Ic Microcomput | Time constant circuit |
-
1990
- 1990-07-30 JP JP1990079700U patent/JP2543725Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438136U (ja) | 1992-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| JPS63302620A (ja) | 出力回路 | |
| EP0296668B1 (en) | Relaxation oscillator | |
| JP2543725Y2 (ja) | 発振回路 | |
| JPH09238054A (ja) | タイマー回路 | |
| CN118353424B (zh) | 一种与vdd无关的三角波发生器 | |
| JPS6118461Y2 (ja) | ||
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JP2796866B2 (ja) | チャージポンプ回路 | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JPS6017953Y2 (ja) | 発振器 | |
| JPH062345Y2 (ja) | 近接スイツチ | |
| JPH0360514A (ja) | 電圧制御発振回路 | |
| JPH06216722A (ja) | 三角波発振回路 | |
| JPS5811763B2 (ja) | デンアツセイギヨハツシンキ | |
| JPH053933B2 (ja) | ||
| JPH0233407Y2 (ja) | ||
| JPS635296Y2 (ja) | ||
| JPH0216043B2 (ja) | ||
| JP3148469B2 (ja) | フィルタ回路 | |
| JP2001085974A5 (ja) | ||
| JPH05160690A (ja) | 発振器 | |
| JPS62200815A (ja) | 遅延回路 | |
| JPH0148697B2 (ja) | ||
| JPH0431226B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |