JP3022846B2 - 水平同期信号処理装置及び方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、水平同期信号処理
装置及び方法に関し、特に複数の同期信号周波数を取り
扱うテレビやパーソナルコンピュータ等の画像表示装置
の水平同期信号処理装置及び方法に関する。

【０００２】

【従来の技術】従来の水平同期信号処理装置の一例を図
７に示す。図８、図９、図１０は、従来の水平同期信号
処理装置の動作を示すタイミングチャートである。図７
に示すように、従来の水平同期信号処理装置は、水平同
期入力信号１０１を受ける遅延回路１０２と、パルス発
生回路１０３と、位相比較回路１０４と、ループフィル
タ１０５と、電圧電流変換回路１０６と、フライバック
パルス信号１０７を受ける遅延回路１０８と、発振周波
数設定電圧１０９（ＶＦ／Ｖ）を受ける電圧電流変換回
路１１０と、加算回路１１１と、電流制御発振回路（Ｏ
ＳＣ）１１２と、デューティ（ＤＵＴＹ）回路１１３
と、出力回路１１４とを有している。

【０００３】遅延回路１０２は、水平同期入力信号１０
１を遅延して遅延出力信号１０２ａをパルス発生回路１
０３に与える。パルス発生回路１０３は、一定のパルス
幅のパルス出力信号１０３ａを生成して位相比較回路１
０４に与える。遅延回路１０８は、フライバックパルス
信号１０７を遅延してフライバック遅延信号１０８ａを
位相比較回路１０４に与える。位相比較回路１０４は、
パルス出力信号１０３ａとフライバック遅延信号１０８
ａとを比較して位相差信号１０４ａをループフィルタ１
０５に与える。ループフィルタ１０５は、位相差信号１
０４ａを平滑して出力信号１０５ａを電圧電流変換回路
１０６に与える。電圧電流変換回路１０６は、ループフ
ィルタ１０５からの出力信号１０５ａを電流に変換して
位相差電流１０６ａを加算回路１１１に与える。

【０００４】電圧電流変換回路１１０は、発振周波数設
定電圧１０９を電流に変換して設定電流を加算回路１１
１に与える。加算回路１１１は、位相差電流１０６ａと
設定電流とを加算して電流制御発振回路１１２に与え
る。電流制御発振回路１１２の出力信号は、デューティ
回路１１３の一定のデューティ比の信号となり出力回路
１１４に与えられる。電圧電流変換回路１１０の設定電
流１１０ａは、遅延回路１０２の遅延時間とパルス発生
回路１０３のパルス出力信号１０３ａのパルス幅と、遅
延回路１０８の遅延時間とを制御する構成になってい
る。

【０００５】図１１は、遅延回路１０２、パルス発生回
路１０３、遅延回路１０８の構成の一例を示す回路図で
ある。図１２は、図１１に示される回路構成における信
号のタイミングチャートである。ＳーＲフリップフロッ
プＳーＲＦＦのセット端子Ｓへの入力がＬｏｗである時
はスイッチＳＷ１がＯＮであり、スイッチＳＷ２がＯＦ
Ｆとなっており、Ａ点の電圧はＶＢ＋ＶＦとなってい
る。ＶＦはＰＮＰ１、ＰＮＰ２のベース・エミッタ間電
圧である。セット端子Ｓへの入力がＨｉｇｈになるとス
イッチＳＷ１がＯＦＦとなりスイッチＳＷ２がＯＮとな
りので、Ａ点は電流Ｉ２によってコンデンサＣの充電電
圧を放電して電圧がＶＦになると、コンパレータＣｏｍ
ｐは、ＳーＲフリップフロップＳーＲＦＦのリセット端
子Ｒにリセット信号を送る。図７の従来の水平同期信号
処理装置では、電流Ｉ２は電圧電流変換回路１１０から
の出力電流である。

【０００６】電流制御発振回路１１２の発振周波数が水
平同期入力信号１０１の周波数に一致するように発振周
波数設定電圧１０９（ＶＦ／Ｖ）を設定する。画像表示
装置として使用する時には、水平同期出力信号１１５か
ら偏向回路を介した信号を遅延回路１０８に入力し、こ
の間には図８に示すようにＴＤＦの遅延が生じる。従来
の水平同期信号処理装置は、遅延回路１０２で水平同期
入力信号１０１の前縁から一定時間Ｔｄの遅延後、パル
ス発生回路１０３にてパルス幅ＴＷのパルス信号を生成
し、このパルス発生回路１０３のパルス信号のパルス幅
の１／２の位置と遅延回路１０８の出力の後縁とが一致
するようにフライバックパルス信号１０７のタイミング
が決定される。発振周波数設定電圧１０９（ＶＦ／Ｖ）
が目的の電圧からずれても電流制御発振回路１１２の発
振周波数が水平同期入力信号１０１の周波数に同期する
範囲を引込み範囲と呼ぶ。また、水平ポジションは、水
平同期入力信号１０１とフライバックパルス信号１０７
の時間差ＴＰと水平同期入力信号１０１の周期との比で
表される。

【０００７】

【発明が解決しようとする課題】従来の水平同期信号処
理装置の遅延回路１０２の遅延時間とパルス発生回路１
０３のパルス幅と遅延回路１０８の遅延時間とを制御す
る電流は、発振周波数設定電圧１０９（ＶＦ／Ｖ）に比
例した電流であるので、水平同期入力信号１０１の周波
数が変化しても水平ポジションは変化しない。

【０００８】例えば、水平同期入力信号１０１の周波数
がｆＨである時に、図８のように水平ポジションはＴＰ
×ｆＨである。水平同期入力信号１０１の周波数が２×
ｆＨである時は、図９のように遅延回路１０２の遅延時
間とパルス発生回路１０３のパルス信号のパルス幅と遅
延回路１０８の遅延時間とは、それぞれ水平同期入力信
号１０１の周波数がｆＨである時の１／２となり、水平
ポジションは（ＴＰ／２）×（２×ｆＨ）＝ＴＰ×ｆＨ
と一緒となる。

【０００９】しかし、この発振周波数設定電圧１０９
（ＶＦ／Ｖ）と水平ポジションとが比例するため、引込
み範囲内における水平ポジションが変動してしまう。例
えば、引込み範囲が±５０％だけ変化した時に発振周波
数設定電圧１０９（ＶＦ／Ｖ）は、０．５×ＶＦ／Ｖ〜
１．５×ＶＦ／Ｖの範囲内では電流制御発振回路１１２
の発振周波数が水平同期入力信号１０１の周波数ｆＨに
同期してしまうため、図１０に示したように発振周波数
設定電圧１０９（ＶＦ／Ｖ）が０．５×ＶＦ／Ｖである
時は、遅延回路１０２の遅延時間とパルス発生回路１０
３のパルス信号のパルス幅と遅延回路１０８の遅延時間
とは、それぞれｆＨ時の２倍となり水平ポジションは２
×ＴＰ×ｆＨと２倍になってしまうという問題がある。

【００１０】また、図１３および図１４に示される水平
同期信号処理装置は、それぞれ特開平９−３７１００号
公報および特開平６−３５４０８号公報に記載されてい
る。図１３の水平同期信号処理装置は、電圧制御発振回
路の出力を可変遅延回路に入力している。図１４の水平
同期信号処理装置は、フリーランニング周波数制御信号
Ｖｏｓｃを水平シフトゲイン信号Ｖｍｏｄによって変調
した後、水平シフト制御信号と合成する構成となってい
る。

【００１１】本発明は、引込み範囲内で発振周波数設定
電圧がばらついても水平ポジションの変動を抑えること
ができる水平同期信号処理装置及び方法を提供すること
を目的とする。

【００１２】

【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、水平同期信号を入力とする
第１の遅延回路と、第１の遅延回路からの出力を入力し
て一定のパルス幅を出力するパルス発生回路と、フライ
バックパルス信号を入力とする第２の遅延回路と、パル
ス発生回路からの出力と第２の遅延回路からの出力との
位相を比較して位相差を出力する位相比較回路と、位相
比較回路からの出力を平滑するループフィルタ回路と、
ループフィルタ回路からの出力を電流に変換する第１の
電圧電流変換回路と、電流制御型発振回路のフリーラン
発振周波数を水平同期信号の周波数に合わせるための周
波数設定電圧を入力し、電流に変換して出力する第２の
電圧電流変換回路と、第１の電圧電流変換回路からの出
力と第２の電圧電流変換回路からの出力とを加算する加
算回路と、加算回路からの出力電流に比例した周波数で
発振する電流制御型発振回路と、電流制御型発振回路か
らの出力のデューティを制御するデューティ回路と、出
力端子にデューティ回路からの出力を水平ドライブ信号
として出力する出力回路とを備え、加算回路より出力さ
れる電流を平滑して出力するローパスフィルタと、ロー
パスフィルタからの出力電流により第１の遅延回路の遅
延時間とパルス発生回路によるパルス信号のパルス幅と
第２の遅延回路の遅延時間とを制御する制御手段とを有
することを特徴とする。

【００１３】請求項２記載の発明は、水平同期信号を入
力とする第１の遅延回路と、第１の遅延回路からの出力
を入力して一定のパルス幅を出力するパルス発生回路
と、フライバックパルス信号を入力とする第２の遅延回
路と、パルス発生回路からの出力と第２の遅延回路から
の出力との位相を比較して位相差を出力する位相比較回
路と、位相比較回路からの出力を平滑するループフィル
タ回路と、ループフィルタ回路からの出力を電流に変換
する第１の電圧電流変換回路と、電流制御型発振回路の
フリーラン発振周波数を水平同期信号の周波数に合わせ
るための周波数設定電圧を入力し、電流に変換して出力
する第２の電圧電流変換回路と、第１の電圧電流変換回
路からの出力と第２の電圧電流変換回路からの出力とを
加算する加算回路と、加算回路からの出力電流に比例し
た周波数で発振する電流制御型発振回路と、電流制御型
発振回路からの出力のデューティを制御するデューティ
回路と、出力端子にデューティ回路からの出力を水平ド
ライブ信号として出力する出力回路とを備え、第２の電
圧電流変換回路からの出力電流により第１の遅延回路の
遅延時間と第２の遅延回路の遅延時間とを制御する第１
の遅延回路及び第２の遅延回路と、加算回路より出力さ
れる電流を平滑して出力するローパスフィルタと、ロー
パスフィルタからの出力電流によりパルス発生回路によ
るパルス信号のパルス幅を制御する制御手段とを有する
ことを特徴とする。

【００１４】請求項３記載の発明は、水平同期信号を入
力とする遅延回路と、遅延回路からの出力を入力して一
定のパルス幅を出力するパルス発生回路と、パルス発生
回路からの出力とフライバックパルス信号との位相を比
較して位相差を出力する位相比較回路と、位相比較回路
からの出力を平滑するループフィルタ回路と、ループフ
ィルタ回路からの出力を電流に変換する第１の電圧電流
変換回路と、電流制御型発振回路のフリーラン発振周波
数を水平同期信号の周波数に合わせるための周波数設定
電圧を入力し、電流に変換して出力する第２の電圧電流
変換回路と、第１の電圧電流変換回路からの出力と第２
の電圧電流変換回路からの出力とを加算する加算回路
と、加算回路からの出力電流に比例した周波数で発振す
る電流制御型発振回路と、電流制御型発振回路からの出
力のデューティを制御するデューティ回路と、出力端子
にデューティ回路からの出力を水平ドライブ信号として
出力する出力回路とを備え、加算回路より出力される電
流を平滑して出力するローパスフィルタと、ローパスフ
ィルタからの出力電流により遅延回路の遅延時間とパル
ス発生回路によるパルス信号のパルス幅とを制御する制
御手段とを有することを特徴とする。

【００１５】請求項４記載の発明は、水平同期信号を入
力とする第１の遅延回路と、第１の遅延回路からの出力
を入力して一定のパルス幅を出力するパルス発生回路
と、フライバックパルス信号を入力とする第２の遅延回
路と、パルス発生回路からの出力と第２の遅延回路から
の出力との位相を比較して位相差を出力する位相比較回
路と、位相比較回路からの出力を平滑するループフィル
タ回路と、ループフィルタ回路からの出力を電流に変換
する第１の電圧電流変換回路と、電流制御型発振回路の
フリーラン発振周波数を水平同期信号の周波数に合わせ
るための周波数設定電圧を入力し、電流に変換して出力
する第２の電圧電流変換回路と、第１の電圧電流変換回
路からの出力と第２の電圧電流変換回路からの出力とを
加算する加算回路と、加算回路からの出力電流に比例し
た周波数で発振する電流制御型発振回路と、電流制御型
発振回路からの出力のデューティを制御するデューティ
回路と、出力端子にデューティ回路からの出力を水平ド
ライブ信号として出力する出力回路とを備える水平同期
信号処理装置における水平同期信号処理方法において、
加算回路より出力される電流を平滑して出力する出力ス
テップと、出力ステップにより出力される出力電流によ
り第１の遅延回路の遅延時間とパルス発生回路によるパ
ルス信号のパルス幅と第２の遅延回路の遅延時間とを制
御する制御ステップとを有することを特徴とする。

【００１６】請求項５記載の発明は、水平同期信号を入
力とする第１の遅延回路と、第１の遅延回路からの出力
を入力して一定のパルス幅を出力するパルス発生回路
と、フライバックパルス信号を入力とする第２の遅延回
路と、パルス発生回路からの出力と第２の遅延回路から
の出力との位相を比較して位相差を出力する位相比較回
路と、位相比較回路からの出力を平滑するループフィル
タ回路と、ループフィルタ回路からの出力を電流に変換
する第１の電圧電流変換回路と、電流制御型発振回路の
フリーラン発振周波数を水平同期信号の周波数に合わせ
るための周波数設定電圧を入力し、電流に変換して出力
する第２の電圧電流変換回路と、第１の電圧電流変換回
路からの出力と第２の電圧電流変換回路からの出力とを
加算する加算回路と、加算回路からの出力電流に比例し
た周波数で発振する電流制御型発振回路と、電流制御型
発振回路からの出力のデューティを制御するデューティ
回路と、出力端子にデューティ回路からの出力を水平ド
ライブ信号として出力する出力回路とを備える水平同期
信号処理装置における水平同期信号処理方法において、
第２の電圧電流変換回路からの出力電流により第１の遅
延回路の遅延時間と第２の遅延回路の遅延時間とを制御
する遅延時間制御ステップと、加算回路より出力される
電流を平滑して出力する出力ステップと、出力ステップ
により出力される出力電流によりパルス発生回路による
パルス信号のパルス幅を制御する制御ステップとを有す
ることを特徴とする。

【００１７】請求項６記載の発明は、水平同期信号を入
力とする遅延回路と、遅延回路からの出力を入力して一
定のパルス幅を出力するパルス発生回路と、パルス発生
回路からの出力とフライバックパルス信号との位相を比
較して位相差を出力する位相比較回路と、位相比較回路
からの出力を平滑するループフィルタ回路と、ループフ
ィルタ回路からの出力を電流に変換する第１の電圧電流
変換回路と、電流制御型発振回路のフリーラン発振周波
数を水平同期信号の周波数に合わせるための周波数設定
電圧を入力し、電流に変換して出力する第２の電圧電流
変換回路と、第１の電圧電流変換回路からの出力と第２
の電圧電流変換回路からの出力とを加算する加算回路
と、加算回路からの出力電流に比例した周波数で発振す
る電流制御型発振回路と、電流制御型発振回路からの出
力のデューティを制御するデューティ回路と、出力端子
にデューティ回路からの出力を水平ドライブ信号として
出力する出力回路とを備える水平同期信号処理装置にお
ける水平同期信号処理方法において、加算回路より出力
される電流を平滑して出力する出力ステップと、出力ス
テップにより出力される出力電流により遅延回路の遅延
時間とパルス発生回路によるパルス信号のパルス幅とを
制御する制御ステップとを有することを特徴とする。

【００１８】

【発明の実施の形態】次に、本発明の実施の形態を添付
図面に基づいて詳細に説明する。図１は、本発明の第１
の実施形態としての水平同期信号処理装置の構成を示す
回路図である。また、図２は、図１の水平同期信号処理
装置の動作を示すタイミングチャートである。図１およ
び図２に基づいて本発明の第１の実施形態を説明する。

【００１９】図１に示すように、本発明の水平同期信号
処理装置は、水平同期入力信号１を受ける遅延回路２
と、パルス発生回路３と、位相比較回路４と、ループフ
ィルタ５と、電圧電流変換回路６と、フライバックパル
ス信号７を受ける遅延回路８と、発振周波数設定電圧９
（ＶＦ／Ｖ）を受ける電圧電流変換回路１０と、加算回
路１１と、電流制御発振回路１２と、デューティ回路１
３と、出力回路１４と、ローパスフィルタ１６とを有し
ている。

【００２０】遅延回路２は、水平同期入力信号１を遅延
して遅延出力信号２ａをパルス発生回路３に与える。パ
ルス発生回路３は、一定のパルス幅のパルス出力信号３
ａを作って位相比較回路４に与える。遅延回路８は、フ
ライバックパルス信号７を遅延してフライバック遅延信
号８ａを位相比較回路４に与える。位相比較回路４は、
パルス出力信号３ａとフライバック遅延信号８ａと比較
して位相差信号４ａをループフィルタ５に与える。ルー
プフィルタ５は、位相差信号４ａを平滑して出力信号５
ａを電圧電流変換回路６に与える。電圧電流変換回路６
は、ループフィルタ５からの出力信号５ａを電流に変換
して位相差電流６ａを加算回路１１に与える。

【００２１】電圧電流変換回路１０は、発振周波数設定
電圧９を電流に変換して設定電流を加算回路１１に与え
る。加算回路１１は、位相差電流６ａと設定電流とを加
算して出力電流を電流制御発振回路１２に与える。電流
制御発振回路１２の出力信号は、デューティ回路１３の
一定のデューティ比の信号となり出力回路１４に与えら
れる。出力回路１４は、水平ドライブ信号１５を出力す
る。加算回路１１の出力電流は、ローパスフィルタ１６
を介して遅延回路２の遅延時間とパルス発生回路３のパ
ルス信号のパルス幅と遅延回路８の遅延時間とを制御す
る構成になっている。

【００２２】図２に示すように遅延回路２で水平同期入
力信号１の前縁から一定時間Ｔｄの遅延後に、パルス発
生回路３にてパルス幅ＴＷのパルス信号を作り、パルス
発生回路３のパルス信号のパルス幅の１／２の位置と遅
延回路８のフライバック遅延信号８ａの後縁が一致する
ようにフライバックパルス信号７のタイミングが決定さ
れる。発振周波数設定電圧９（ＶＦ／Ｖ）が引込み範囲
内であれば電流制御発振回路１２の発振周波数が水平同
期入力信号１の周波数に同期するので加算回路１１の出
力電流も水平同期入力信号１の周波数に比例している。
この加算回路１１の出力電流をローパスフィルタ１６で
平滑するとともに、位相比較のループ応答より遅くなる
ように設定して、ローパスフィルタ１６の出力電流を遅
延回路２とパルス発生回路３と遅延回路８とに供給する
ことにより、遅延回路２の遅延時間とパルス発生回路３
のパルス信号のパルス幅と遅延回路８の遅延時間とは、
水平同期入力信号１の周波数に比例した電流なので変動
せず、引込み範囲内で発振周波数設定電圧９（ＶＦ／
Ｖ）がばらついても水平ポジションの変動を抑えられ
る。

【００２３】次に、本発明の第２の実施形態としての水
平同期信号処理装置を図３および図４に基づいて説明す
る。図３は、本発明の第２の実施形態としての水平同期
信号処理装置を示すブロック図である。また、図４は、
図３の水平同期信号処理装置の動作を示すタイミングチ
ャートである。本発明の第２の実施形態としての水平同
期信号処理装置は、図１の本発明の第１の実施形態と同
じ参照符号を付された構成要素を有している。

【００２４】図３に示すように、本発明の水平同期信号
処理装置は、加算回路１１の出力電流をローパスフィル
タ１６を介してパルス発生回路３のパルス幅を制御する
構成になっている。図４に示すように、発振周波数設定
電圧９（ＶＦ／Ｖ）が２倍となった時でも、遅延回路２
の遅延時間と遅延回路８の遅延時間とは２倍になるがパ
ルス発生回路３のパルス信号のパルス幅は変動しないの
で水平ポジションの変動を抑えることができる。

【００２５】次に、本発明の第３の実施形態としての水
平同期信号処理装置を図５および図６に基づいて説明す
る。図５は、本発明の第３の実施形態としての水平同期
信号処理装置を示すブロック図である。また、図６は、
図５の水平同期信号処理装置の動作を示すタイミングチ
ャートである。本発明の第２の実施形態としての水平同
期信号処理装置は、図１の本発明の第１の実施形態と同
じ参照符号を付された構成要素を有している。

【００２６】図５に示すように、本発明の水平同期信号
処理装置は、加算回路１１の出力電流をローパスフィル
タ１６を介して遅延回路２の遅延時間とパルス発生回路
３のパルス幅とを制御し、かつ、フライバックパルス信
号７を直接に位相比較回路４で位相比較する構成になっ
ている。発振周波数設定電圧９（ＶＦ／Ｖ）が２倍とな
った時でも、ローパスフィルタ１６の出力電流を遅延回
路２とパルス発生回路３とに供給することにより、図６
に示すように遅延回路２の遅延時間とパルス発生回路３
のパルス信号のパルス幅は変動しないので水平ポジショ
ンの変動を抑えることができる。

【００２７】

【発明の効果】以上の説明より明らかなように、本発明
の水平同期信号処理装置および方法によれば、電流制御
発振回路に流す制御電流をローパスフィルタを介して遅
延回路とパルス発生回路および遅延回路の少なくともパ
ルス発生回路とに供給する構成とすることにより、引込
み範囲内で発振周波数設定電圧がばらついても水平ポジ
ションの変動を抑えることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態としての水平同期信号
処理装置を示すブロック図である。

【図２】図１の水平同期信号処理装置の動作を説明する
ためのタイミングチャートである。

【図３】本発明の第２の実施形態としての水平同期信号
処理装置を示すブロック図である。

【図４】図３の水平同期信号処理装置の動作を説明する
ためのタイミングチャートである。

【図５】本発明の第３の実施形態としての水平同期信号
処理装置を示すブロック図である。

【図６】図３の水平同期信号処理装置の動作を説明する
ためのタイミングチャートである。

【図７】従来の水平同期信号処理装置を示すブロック図
である。

【図８】図７の従来の水平同期信号処理装置の動作を説
明するためのタイミングチャートである。

【図９】図７の従来の水平同期信号処理装置の動作を説
明するための他のタイミングチャートである。

【図１０】図７の従来の水平同期信号処理装置の動作を
説明するための他のタイミングチャートである。

【図１１】図７の従来の水平同期信号処理装置の遅延回
路、パルス発生回路および遅延回路を示す回路図であ
る。

【図１２】図１１の回路の動作を説明するためのタイミ
ングチャートである。

【図１３】従来の他の水平同期信号処理装置を示すブロ
ック図である。

【図１４】従来の他の水平同期信号処理装置を示すブロ
ック図である。

【符号の説明】

１ 水平同期入力信号 ２ 遅延回路 ３ パルス発生回路 ４ 位相比較回路 ５ ループフィルタ ６ 電圧電流変換回路 ７ フライバックパルス信号 ８ 遅延回路 ９ 発振周波数制御電圧 １０ 電圧電流変換回路 １１ 加算回路 １２ 電流制御型発振回路 １３ デューティ回路 １４ 出力回路 １５ 水平ドライブ信号

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−192658（ＪＰ，Ａ) 特開 平８−32829（ＪＰ，Ａ) 特開 平６−35408（ＪＰ，Ａ) 特開 平３−127555（ＪＰ，Ａ) 特開 昭63−78076（ＪＰ，Ａ) 特開 平10−187081（ＪＰ，Ａ) 特開 平４−186973（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 3/227 H04N 3/27 H04N 5/12

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 水平同期信号を入力とする第１の遅延回
   路と、 該第１の遅延回路からの出力を入力して一定のパルス幅
   を出力するパルス発生回路と、 フライバックパルス信号を入力とする第２の遅延回路
   と、 前記パルス発生回路からの出力と前記第２の遅延回路か
   らの出力との位相を比較して位相差を出力する位相比較
   回路と、 該位相比較回路からの出力を平滑するループフィルタ回
   路と、 該ループフィルタ回路からの出力を電流に変換する第１
   の電圧電流変換回路と、電流制御型発振回路のフリーラン発振周波数を前記水平
   同期信号の周波数に合わせるための周波数設定電圧を入
   力し、電流に変換して出力する 第２の電圧電流変換回路
   と、 前記第１の電圧電流変換回路からの出力と前記第２の電
   圧電流変換回路からの出力とを加算する加算回路と、 該加算回路からの出力電流に比例した周波数で発振する
   電流制御型発振回路と、 該電流制御型発振回路からの出力のデューティを制御す
   るデューティ回路と、 出力端子に前記デューティ回路からの出力を水平ドライ
   ブ信号として出力する出力回路とを備え、 前記加算回路より出力される電流を平滑して出力するロ
   ーパスフィルタと、 該ローパスフィルタからの出力電流により前記第１の遅
   延回路の遅延時間と前記パルス発生回路によるパルス信
   号のパルス幅と前記第２の遅延回路の遅延時間とを制御
   する制御手段とを有することを特徴とする水平同期信号
   処理装置。
2. 【請求項２】 水平同期信号を入力とする第１の遅延回
   路と、 該第１の遅延回路からの出力を入力して一定のパルス幅
   を出力するパルス発生回路と、 フライバックパルス信号を入力とする第２の遅延回路
   と、 前記パルス発生回路からの出力と前記第２の遅延回路か
   らの出力との位相を比較して位相差を出力する位相比較
   回路と、 該位相比較回路からの出力を平滑するループフィルタ回
   路と、 該ループフィルタ回路からの出力を電流に変換する第１
   の電圧電流変換回路と、電流制御型発振回路のフリーラン発振周波数を前記水平
   同期信号の周波数に合わせるための周波数設定電圧を入
   力し、電流に変換して出力する 第２の電圧電流変換回路
   と、 前記第１の電圧電流変換回路からの出力と前記第２の電
   圧電流変換回路からの出力とを加算する加算回路と、 該加算回路からの出力電流に比例した周波数で発振する
   電流制御型発振回路と、 該電流制御型発振回路からの出力のデューティを制御す
   るデューティ回路と、 出力端子に前記デューティ回路からの出力を水平ドライ
   ブ信号として出力する出力回路とを備え、 前記第２の電圧電流変換回路からの出力電流により前記
   第１の遅延回路の遅延時間と前記第２の遅延回路の遅延
   時間とを制御する前記第１の遅延回路及び前記第２の遅
   延回路と、 前記加算回路より出力される電流を平滑して出力するロ
   ーパスフィルタと、 該ローパスフィルタからの出力電流により前記パルス発
   生回路によるパルス信号のパルス幅を制御する制御手段
   とを有することを特徴とする水平同期信号処理装置。
3. 【請求項３】 水平同期信号を入力とする遅延回路と、 該遅延回路からの出力を入力して一定のパルス幅を出力
   するパルス発生回路と、 該パルス発生回路からの出力とフライバックパルス信号
   との位相を比較して位相差を出力する位相比較回路と、 該位相比較回路からの出力を平滑するループフィルタ回
   路と、 該ループフィルタ回路からの出力を電流に変換する第１
   の電圧電流変換回路と、電流制御型発振回路のフリーラン発振周波数を前記水平
   同期信号の周波数に合わせるための周波数設定電圧を入
   力し、電流に変換して出力する 第２の電圧電流変換回路
   と、 前記第１の電圧電流変換回路からの出力と前記第２の電
   圧電流変換回路からの出力とを加算する加算回路と、 該加算回路からの出力電流に比例した周波数で発振する
   電流制御型発振回路と、 該電流制御型発振回路からの出力のデューティを制御す
   るデューティ回路と、 出力端子に前記デューティ回路からの出力を水平ドライ
   ブ信号として出力する出力回路とを備え、 前記加算回路より出力される電流を平滑して出力するロ
   ーパスフィルタと、 該ローパスフィルタからの出力電流により前記遅延回路
   の遅延時間と前記パルス発生回路によるパルス信号のパ
   ルス幅とを制御する制御手段とを有することを特徴とす
   る水平同期信号処理装置。
4. 【請求項４】 水平同期信号を入力とする第１の遅延回
   路と、 該第１の遅延回路からの出力を入力して一定のパルス幅
   を出力するパルス発生回路と、 フライバックパルス信号を入力とする第２の遅延回路
   と、 前記パルス発生回路からの出力と前記第２の遅延回路か
   らの出力との位相を比較して位相差を出力する位相比較
   回路と、 該位相比較回路からの出力を平滑するループフィルタ回
   路と、 該ループフィルタ回路からの出力を電流に変換する第１
   の電圧電流変換回路と、電流制御型発振回路のフリーラン発振周波数を前記水平
   同期信号の周波数に合わせるための周波数設定電圧を入
   力し、電流に変換して出力する 第２の電圧電流変換回路
   と、 前記第１の電圧電流変換回路からの出力と前記第２の電
   圧電流変換回路からの出力とを加算する加算回路と、 該加算回路からの出力電流に比例した周波数で発振する
   電流制御型発振回路と、 該電流制御型発振回路からの出力のデューティを制御す
   るデューティ回路と、 出力端子に前記デューティ回路からの出力を水平ドライ
   ブ信号として出力する出力回路とを備える水平同期信号
   処理装置における水平同期信号処理方法において、 前記加算回路より出力される電流を平滑して出力する出
   力ステップと、 該出力ステップにより出力される出力電流により前記第
   １の遅延回路の遅延時間と前記パルス発生回路によるパ
   ルス信号のパルス幅と前記第２の遅延回路の遅延時間と
   を制御する制御ステップとを有することを特徴とする水
   平同期信号処理方法。
5. 【請求項５】 水平同期信号を入力とする第１の遅延回
   路と、 該第１の遅延回路からの出力を入力して一定のパルス幅
   を出力するパルス発生回路と、 フライバックパルス信号を入力とする第２の遅延回路
   と、 前記パルス発生回路からの出力と前記第２の遅延回路か
   らの出力との位相を比較して位相差を出力する位相比較
   回路と、 該位相比較回路からの出力を平滑するループフィルタ回
   路と、 該ループフィルタ回路からの出力を電流に変換する第１
   の電圧電流変換回路と、電流制御型発振回路のフリーラン発振周波数を前記水平
   同期信号の周波数に合わせるための周波数設定電圧を入
   力し、電流に変換して出力する 第２の電圧電流変換回路
   と、 前記第１の電圧電流変換回路からの出力と前記第２の電
   圧電流変換回路からの出力とを加算する加算回路と、 該加算回路からの出力電流に比例した周波数で発振する
   電流制御型発振回路と、 該電流制御型発振回路からの出力のデューティを制御す
   るデューティ回路と、 出力端子に前記デューティ回路からの出力を水平ドライ
   ブ信号として出力する出力回路とを備える水平同期信号
   処理装置における水平同期信号処理方法において、 前記第２の電圧電流変換回路からの出力電流により前記
   第１の遅延回路の遅延時間と前記第２の遅延回路の遅延
   時間とを制御する遅延時間制御ステップと、 前記加算回路より出力される電流を平滑して出力する出
   力ステップと、 該出力ステップにより出力される出力電流により前記パ
   ルス発生回路によるパルス信号のパルス幅を制御する制
   御ステップとを有することを特徴とする水平同期信号処
   理方法。
6. 【請求項６】 水平同期信号を入力とする遅延回路と、 該遅延回路からの出力を入力して一定のパルス幅を出力
   するパルス発生回路と、 該パルス発生回路からの出力とフライバックパルス信号
   との位相を比較して位相差を出力する位相比較回路と、 該位相比較回路からの出力を平滑するループフィルタ回
   路と、 該ループフィルタ回路からの出力を電流に変換する第１
   の電圧電流変換回路と、電流制御型発振回路のフリーラン発振周波数を前記水平
   同期信号の周波数に合わせるための周波数設定電圧を入
   力し、電流に変換して出力する 第２の電圧電流変換回路
   と、 前記第１の電圧電流変換回路からの出力と前記第２の電
   圧電流変換回路からの出力とを加算する加算回路と、 該加算回路からの出力電流に比例した周波数で発振する
   電流制御型発振回路と、 該電流制御型発振回路からの出力のデューティを制御す
   るデューティ回路と、 出力端子に前記デューティ回路からの出力を水平ドライ
   ブ信号として出力する出力回路とを備える水平同期信号
   処理装置における水平同期信号処理方法において、 前記加算回路より出力される電流を平滑して出力する出
   力ステップと、 該出力ステップにより出力される出力電流により前記遅
   延回路の遅延時間と前記パルス発生回路によるパルス信
   号のパルス幅とを制御する制御ステップとを有すること
   を特徴とする水平同期信号処理方法。