JP4540246B2 - 偏向回路 - Google Patents
偏向回路 Download PDFInfo
- Publication number
- JP4540246B2 JP4540246B2 JP2001104904A JP2001104904A JP4540246B2 JP 4540246 B2 JP4540246 B2 JP 4540246B2 JP 2001104904 A JP2001104904 A JP 2001104904A JP 2001104904 A JP2001104904 A JP 2001104904A JP 4540246 B2 JP4540246 B2 JP 4540246B2
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- circuit
- pulse
- signal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の属する技術分野】
本発明は、テレビジョン受像機などに使われる垂直偏向回路に関するものであり、特にテレビ画面上の縦方向の画像位置を調整する垂直偏向回路に関する。
【0002】
【従来の技術】
テレビジョン受像機に使われる偏向回路には、映像信号から同期分離された水平同期信号及び垂直同期信号が印加される。水平偏向回路は、この水平同期信号に基づき水平出力パルスを作成し、垂直偏向回路は、この垂直同期信号に基づき垂直ランプ信号を作成し、最終的に水平及び垂直偏向コイルをドライブする。
【0003】
図2は、テレビジョン受像機に使われる偏向回路を示す。図2の入力端子(1)からの水平同期信号は、位相比較回路(2)、LPF(3)、VCO(電圧制御発振器)(4)、及び水平カウントダウン回路(5)から構成される水平AFC回路(6)に印加される。水平カウントダウン回路(5)は、複数のT型フリップフロップなどが直列に接続された構成であり、入力信号の分周を行うとともに前記T型フリップフロップの出力段を選ぶことにより所望の周波数の信号が得られる。
【0004】
いま、水平カウントダウン回路(5)から周波数fH(水平同期信号周波数)の信号が位相比較回路(2)に印加されているとする。この位相比較回路(2)によって両信号の比較が行われ、その位相差に応じた電流がLPF(3)で平滑される。この平滑された直流電圧に応じてVCO(4)の周波数及び位相が調整される。そのため、周波数及び位相が入力端子(1)からの水平同期信号に同期した信号が水平カウントダウン回路(5)に印加される。
【0005】
水平カウントダウン回路(5)は、水平偏向用のパルスを水平偏向回路(7)に印加する。また、水平カウントダウン回路(5)は周波数2fHの垂直カウントダウン用のクロック信号を垂直カウントダウン回路(8)に印加する。水平偏向回路(7)は、水平出力パルスを作成し、ブラウン管(9)の水平偏向コイル(10)をドライブする。
【0006】
一方、周波数2fHのクロック信号は、垂直カウントダウン回路(8)で分周され、262.5H(Hは1水平同期信号周期)周期の垂直同期パルスに変換される。垂直カウントダウン回路(8)は、端子(11)からの垂直同期信号によりカウント動作を行うので、出力される複数の分周出力信号のタイミングは、垂直同期信号のそれに一致する。
【0007】
垂直カウントダウン回路(8)からの複数の分周出力信号としてはa:垂直ブランキングパルス、b:AGC(自動利得制御)パルスc:EW(画面横方向)パラボラタイミングパルスなどがある。
【0008】
垂直カウントダウン回路(8)からの垂直同期パルスは、垂直偏向回路(12)で増幅され垂直ランプ信号としてブラウン管(9)の垂直偏向コイル(13)を駆動する。
【0009】
【発明が解決しようとする課題】
ところで、テレビ画面上の縦方向の画像位置を調整する垂直シフトという機能がある。テレビ画面の垂直シフトを行うのには、垂直ランプ信号の位相をシフトさせることにより行う。これにより、TVセットの生産ラインでの画面位置の最終調整が可能となる。
【0010】
しかしながら、垂直シフトを正しく行うためには、垂直ランプ信号の位相をシフトさせるだけでなく、垂直ブランキングパルス、AGC(自動利得制御)パルス、EWパラボラタイミングパルス等も同時にシフトする必要がある。従来は、これらのパルスを個別にシフトさせていたため、移相回路が複数個、必要となり素子数が増加してしまうという欠点があった。
【0011】
【課題を解決するための手段】
本発明の偏向回路は、上述した従来技術の課題に鑑みてなされたものであり、垂直同期信号に応じたリセット信号によりリセットされると共に、水平同期信号に応じたクロック信号を分周し複数の分周出力信号及び第1の垂直同期パルスを発生する分周回路を含む第1の垂直カウントダウン回路と、前記リセット信号の位相をシフトさせる1つの移相回路と、前記移相回路により位相がシフトされたリセット信号に応じてリセットされ、前記水平同期信号に応じたクロック信号を分周し垂直ブランキングパルス及びAGCパルスを含む複数の分周出力信号及び第2の垂直同期パルスを発生する第2の垂直カウントダウン回路とを備えることを特徴とする。
【0014】
【発明の実施の形態】
次に、本発明の実施形態について、図面を参照しながら説明する。図1は、本発明の実施形態に係る偏向回路の回路図である。なお、図1において、図2と同一の回路については同一の符号を付し、説明を省略する。
【0015】
(20)は第1の垂直カウントダウン回路、(21)は第1の垂直カウントダウン回路(20)からのリセット信号の移相を行うシフト回路である。
【0016】
また、(22)はシフト回路(移相回路)(21)の出力信号がリセット信号として印加され、水平カウントダウン回路(5)等などで作成されるクロック信号を分周して、垂直ブランキングパルス、AGC(自動利得制御)パルス、EWパラボラタイミングパルスなどを作成する第2の垂直カウントダウン回路である。
【0017】
(23)は第1の垂直カウントダウン回路(20)からの垂直同期パルス又は第2の垂直カウントダウン回路(22)からの垂直同期パルスを垂直偏向回路(12)に印加するスイッチである。
【0018】
図1でも図2の場合と同様に、入力端子(1)からの水平同期信号は、位相比較回路(2)、LPF(3)、VCO(4)、及び水平カウントダウン回路(5)から構成される水平AFC回路(6)に印加される。水平カウントダウン回路(5)は、入力信号の分周を行うとともに前記T型フリップフロップの出力段を選ぶことにより所望の周波数の信号が得られる。
【0019】
いま、水平カウントダウン回路(5)から周波数fHの信号が位相比較回路(2)に印加されているとする。すると、位相比較回路(2)において、両信号の比較が行われ、その位相差に応じた電流がLPF(3)で平滑される。この平滑された直流電圧に応じてVCO(4)の周波数及び位相が調整される。そのため、周波数及び位相が入力端子(1)からの水平同期信号に同期した信号が水平カウントダウン回路(5)に印加される。
【0020】
水平カウントダウン回路(5)は、水平偏向用のパルスを水平偏向回路(7)に、周波数2fHの垂直カウントダウン用のクロック信号を第1の垂直カウントダウン回路(20)に印加する。水平偏向回路(7)は、水平出力パルスを作成し、ブラウン管(9)の水平偏向コイル(10)をドライブする。
【0021】
図3は図1の第1の垂直カウントダウン回路(20)の内部ブロックを示す。図3の端子(30)には垂直同期信号が印加されスイッチ(31)を介して分周回路(32)のリセット端子Rに印加される。分周回路(32)のクロック端子CKには端子(33)から周波数2fHの垂直カウントダウン用のクロック信号が印加され垂直周期の垂直同期パルスが端子(34)に発生する。
【0022】
第1の垂直カウントダウン回路(20)は、自己リセット機能を有しており、外部からの垂直同期信号が安定して入力されると自分自身でリセットをかけるように働く。例えば分周回路(32)の分周出力信号Q1、Q2、及びQ3(3つでなくともよい)を用いて内部リセットパルス発生回路(35)により内部リセットパルスを作成する。この内部リセットパルスをスイッチ(31)を介して分周回路(32)のリセット端子Rに印加する。これにより、分周回路(32)は自己リセット状態を継続する。本発明ではこの時のリセット端子Rに印加されるリセットパルスを別途設けた第2の垂直カウントダウン回路(22)に印加し、垂直ブランキングパルス、AGC(自動利得制御)パルス、EWパラボラタイミングパルスなどを作成している。
【0023】
即ち、図1の第1の垂直カウントダウン回路(20)から発生するリセット信号(パルス)は、シフト回路(21)でシフトされてから第2の垂直カウントダウン回路(22)のリセット端子に印加される。第2の垂直カウントダウン回路(22)は、第1の垂直カウントダウン回路(20)と同様に端子(40)からのクロック信号(周波数2fHの垂直カウントダウン用のクロック信号でもよい)を分周して複数の分周出力信号を発生する。ここで、シフト回路(21)での移相量を調整すれば、所望のタイミングで同一の移相量の垂直同期パルス、垂直ブランキングパルス、AGC(自動利得制御)パルス、及びEWパラボラタイミングパルスが得られる。垂直同期パルスは、スイッチ(23)を介して垂直偏向回路(12)に印加される。
【0024】
図4は、本発明による垂直ランプ信号の垂直出力シフトを示す波形図である。図4(a)は、垂直同期信号を示し図4(b)は、垂直同期信号に基づき作成された垂直ランプ信号の波形である。テレビ画面上の縦方向の画像位置を調整するには、この垂直ランプ信号の波形を前後にずらせばよい。図1のシフト回路(21)によれば、図4(b)の波形は図4(c)に遅らせることができる。これにより、テレビ画面上の縦方向の画像位置が調整され、これに伴い同じ量だけ移相させる必要のある垂直ブランキングパルス、AGCパルス、及びEWパラボラタイミングパルスも全く同じ量の位相シフトが行われる。
【0025】
【発明の効果】
本発明の垂直偏向回路によれば、第1の垂直カウントダウン回路に内蔵される分周回路をリセットするリセットパルスの位相を変化させる移相回路と、その移相回路の出力信号に応じてリセットされ、クロック信号を分周し、複数の分周出力信号を発生する第2の垂直カウントダウン回路とを備えているので、垂直シフトによりテレビ画面上の縦方向の画像位置を調整する際に、垂直同期パルスと同じ量だけ位相シフトさせる必要のある垂直ブランキングパルス、AGCパルス、及びEWパラボラタイミングパルスを1つの移相回路で全て位相シフトさせることができる。このため、少ない素子数でテレビ画面の画像位置を調整できる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る偏向回路の回路図である。
【図2】従来例に係る偏向回路の回路図である。
【図3】本発明の第1の垂直カウントダウン回路の内部ブロックを示す回路図である。
【図4】本発明による垂直ランプ信号の垂直シフトを示す波形図である。
【符号の説明】
1 入力端子
2 位相比較回路
3 LPF
4 VCO
5 水平カウントダウン回路
6 水平AFC回路
7 水平偏向回路
9 ブラウン管
10 水平偏向コイル
20 第1の垂直カウントダウン回路
21 シフト回路
22 第2の垂直カウントダウン回路
Claims (3)
- 垂直同期信号に応じたリセット信号によりリセットされると共に、水平同期信号に応じたクロック信号を分周し複数の分周出力信号及び第1の垂直同期パルスを発生する分周回路を含む第1の垂直カウントダウン回路と、
前記リセット信号の位相をシフトさせる1つの移相回路と、
前記移相回路により位相がシフトされたリセット信号に応じてリセットされ、前記水平同期信号に応じたクロック信号を分周し垂直ブランキングパルス及びAGCパルスを含む複数の分周出力信号及び第2の垂直同期パルスを発生する第2の垂直カウントダウン回路とを備えることを特徴とする偏向回路。 - 垂直偏向回路と、前記第1の垂直同期パルス又は前記第2の垂直同期パルスを前記垂直偏向回路に印加するスイッチとを備え、前記垂直偏向回路は、前記スイッチを介して印加された前記第1の垂直同期パルス又は前記第2の垂直同期パルスに基づき、ブラウン管の垂直偏向コイルを駆動する垂直ランプ信号を作成することを特徴とする請求項1に記載の偏向回路。
- 前記第1の垂直カウントダウン回路は、前記分周回路により発生された複数の分周出力信号を用いて前記リセット信号を作成するリセット信号発生回路を備えることを特徴とする請求項1又は2に記載の偏向回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001104904A JP4540246B2 (ja) | 2001-04-03 | 2001-04-03 | 偏向回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001104904A JP4540246B2 (ja) | 2001-04-03 | 2001-04-03 | 偏向回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002305669A JP2002305669A (ja) | 2002-10-18 |
JP4540246B2 true JP4540246B2 (ja) | 2010-09-08 |
Family
ID=18957692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001104904A Expired - Fee Related JP4540246B2 (ja) | 2001-04-03 | 2001-04-03 | 偏向回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4540246B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043662A (ja) * | 1990-04-20 | 1992-01-08 | Matsushita Electric Ind Co Ltd | 垂直シフト回路 |
JPH1165511A (ja) * | 1997-08-22 | 1999-03-09 | Nec Corp | 垂直タイミング信号生成回路 |
JP2000078425A (ja) * | 1998-09-03 | 2000-03-14 | Sony Corp | テレビジョン受像機 |
-
2001
- 2001-04-03 JP JP2001104904A patent/JP4540246B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043662A (ja) * | 1990-04-20 | 1992-01-08 | Matsushita Electric Ind Co Ltd | 垂直シフト回路 |
JPH1165511A (ja) * | 1997-08-22 | 1999-03-09 | Nec Corp | 垂直タイミング信号生成回路 |
JP2000078425A (ja) * | 1998-09-03 | 2000-03-14 | Sony Corp | テレビジョン受像機 |
Also Published As
Publication number | Publication date |
---|---|
JP2002305669A (ja) | 2002-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3703544B2 (ja) | インターレース形ビデオの垂直パン装置 | |
US4769705A (en) | Deflection synchronizing apparatus | |
US4490741A (en) | Synchronization signal stabilization for video image overlay | |
US4327376A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
JP3655275B2 (ja) | 水平偏向システム | |
US6795043B2 (en) | Clock generation circuit having PLL circuit | |
GB2034137A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
JP4540246B2 (ja) | 偏向回路 | |
KR100267002B1 (ko) | 비디오영상표시제어장치 | |
US6275265B1 (en) | Video signal synchronizing apparatus | |
KR100256160B1 (ko) | 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치 | |
JP2794693B2 (ja) | 水平偏向回路 | |
CA1317670C (en) | Television synchronizing arrangement | |
US5337023A (en) | Reduced phase-jitter horizontal sweep control phase-lock-loop and method | |
JPS62216588A (ja) | 水平位相シフト回路 | |
JP2565174B2 (ja) | 鋸歯状波発生回路 | |
JP3008382B2 (ja) | Pal用信号変換回路およびそれを用いたpal用ビデオ信号生成方法 | |
JPS6053985B2 (ja) | 垂直同期装置 | |
JP2687484B2 (ja) | 自動周波数制御回路 | |
JPH0635573Y2 (ja) | 倍速テレビの水平回路 | |
JPH04192885A (ja) | テレビジョン受像機の水平同期回路 | |
JPH089188A (ja) | ダイナミックフォーカス回路 | |
JPH01208079A (ja) | 水平偏向回路 | |
JPH06350864A (ja) | 表示画像調整回路 | |
JP2000047623A (ja) | Crtディスプレイ画像水平歪補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |