KR100267002B1 - 비디오영상표시제어장치 - Google Patents

비디오영상표시제어장치 Download PDF

Info

Publication number
KR100267002B1
KR100267002B1 KR1019970034644A KR19970034644A KR100267002B1 KR 100267002 B1 KR100267002 B1 KR 100267002B1 KR 1019970034644 A KR1019970034644 A KR 1019970034644A KR 19970034644 A KR19970034644 A KR 19970034644A KR 100267002 B1 KR100267002 B1 KR 100267002B1
Authority
KR
South Korea
Prior art keywords
signal
output
coupled
output signal
horizontal
Prior art date
Application number
KR1019970034644A
Other languages
English (en)
Other versions
KR980013247A (ko
Inventor
컷 힝 람
궉 반 닢
제럴드 룬
Original Assignee
비센트 비.인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아
Publication of KR980013247A publication Critical patent/KR980013247A/ko
Application granted granted Critical
Publication of KR100267002B1 publication Critical patent/KR100267002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)

Abstract

수평 동기 펄스(265)를 입력받고 수평 구동 출력 신호(455)를 발생시키는 음극선관(CRT) 표시 장치용 제어 회로(100)가 개시되어 있다. 수평 제어 회로(100)는 2개의 램프 신호를 발생시킨다. 제1 램프 신호(410)는 CRT 표시 화면 상의 영상에 대한 수평 위치 조절용으로 사용되고, 제2 램프 신호(440)는 CRT 표시 장치에 결합된 편향 회로(155)의 전송 지연을 보상하기 위해 사용된다. 또한, 제어 회로(100)는 수평 구동 신호(455)의 듀티 싸이클을 디지털 방식으로 제어한다

Description

비디오 영상 표시 제어 장치{METHOD AND APARATUS FOR CONTROLLING THE DISPLAY OF A VIDEO IMAGE}
본 발명은 비디오 표시 장치의 제어에 관한 것으로, 특히 비디오 영상의 표시를 제어하기 위한 방법 및 장치에 관한 것이다.
비디오 모니터는 수직 및 수평 동기 신호를 비롯한 제어 신호를 입력받아서 이 신호를 비디오 영상 표시를 제어하는데 이용한다. 종래의 비디오 모니터에서는 수평 위치 제어 회로가 수평 동기 신호를 입력받아서 이 신호를 이용하여 표시 화면을 가로질러 행해지는 수평 주사를 제어한다. 또한, 수평 위치 제어 회로에는 비디오 영상의 수평 위치를 조절하는 수단이 마련되어 있다.
수평 위치 제어 회로는 수평 스캐닝을 제어하기 위하여 수평 동기 펄스가 발생될 때 수평 구동 출력 신호를 발생시켜 편향 회로에 입력시킨다. 그러나, 편향 회로는 그 고유한 특성상 전송 지연을 일으키는데, 편향 회로의 종류에 따라 이 전송 지연도 달라진다. 이러한 전송 지연은 수평 동기 펄스가 발생하는 시간과 수평 구동 출력 신호가 발생하는 시간 사이에 지연이 생기도록 한다. 이러한 편향 회로의 전송 지연에 의해 야기되는 문제점을 극복하기 위하여, 공지의 수평 위치 제어 회로를 이용하여 편향 회로의 전송 지연에 해당하는 시간만큼 편향 회로로 입력되는 수평 구동 출력을 미리 발생시키는 방법이 있다. 상기 공지의 수평 위치 제어 회로는 전송 지연의 범위에 이를 정도로 충분히 긴 지속 시간(duration)을 갖는 램프(ramp) 특성을 나타내는 기준 램프 신호를 발생시키고 이 램프를 이용하여 수평 구동 출력 신호를 발생시킴으로써 상기 동작을 수행하게 된다.
종래에는, 기준 램프 신호를 수평 제어 회로에서도 사용하여 수평 위치를 일정한 범위로 조절할 수 있게 하고 있다. 하나의 기준 램프 신호의 램프를 이중의 용도로 사용하는 이러한 방법은 모토롤라사에 의해 제조되는 MC13081 집적 회로에서 사용된다. 폭 넓은 범위의 전송 지연 보상과 수평 위치 조절에 대한 요구 조건을 만족시키기 위하여, 기준 램프 신호의 램프의 지속 시간을 증가시켜 단일의 기준 신호의 램프가 더욱 완만한 경사(Slope)를 갖도록 할 수 있다. 그러나, 경사가 완만해지면 수평 제어 회로에서 잡음이 증가하여 표시 장치의 비디오 영상에 지터(jitter)가 생기게 된다.
따라서, 비디오 영상에 지터가 많이 생기지 않도록 하면서 전송 지연을 광범위하게 보상하고 수평 위치를 일정한 범위로 조절할 수 있도록 하는 수평 제어 회로가 요구되고 있다.
도 1은 종래 기술의 수평 위치 제어 루프의 기능 블럭도.
도 2는 도 1의 수평 위치 제어 루프에 대한 타이밍도.
도 3은 본 발명의 바람직한 실시예에 따른 제어 회로의 기능 블럭도.
도 4는 도 3의 제어 회로에 대한 타이밍도.
도 5는 도 3의 제어 회로의 동작을 상세히 설명하는 플로우챠트.
＜도면의 주요 부분에 대한 부호의 설명＞
100 : 제어 회로
110 : 루프 필터
115: 발진기
120 : 5 비트 카운터 디코더
125 : 제1 램프 발생기
130, 140 : 제1, 제2 비교기
135 : 위상 검출기
150 : 수평 구동기
315 : 제2 디지털 비교기
325 :제2 램프 발생기
340 : 상승 및 하강 에지 디코더
따라서, 본 발명의 한 특징에 따르면, 음극선관(CRT) 표시 장치용 제어 회로 장치가 제공되는데, 이 회로 장치는
제어기로부터 수평 동기 신호를 입력받기 위한 입력단, 상기 입력단에 결합되어 상기 수평 동기 신호를 입력받고 제1 기준 출력 신호와 제2 기준 출력 신호를 출력하기 위한 기준 회로,
상기 기준 회로에 결합되어 상기 제1 기준 출력 신호를 입력받고 제1 램프 신호를 발생시키기 위한 제1 램프 발생기,
상기 제1 램프 발생기에 결합되어 상기 제1 램프 신호를 입력받고 이를 원하는 수평 위치 신호와 비교하여 플라이백 기준 신호를 출력하기 위한 제1 비교기,
상기 제1 비교기에 결합되어 상기 플라이백 기준 신호와 상기 CRT 표시 장치로부터의 현재의 플라이백 신호를 입력받고 이들 신호들 간의 위상차를 나타내는 출력 신호를 출력하기 위한 위상 검출기,
상기 기준 회로에 결합되어 상기 제2 기준 출력 신호를 입력받고 제2 램프 신호를 발생시키기 위한 제2 램프 발생기,
상기 제2 램프 발생기와 상기 위상 검출기 회로에 결합되어 상기 제2 램프 신호를 입력받고 이를 상기 위상 검출기로부터의 출력 신호와 비교하여 시작 펄스 시간을 나타내는 제어 신호를 출력하기 위한 제2 비교기, 및
상기 제2 비교기에 결합되어 상기 제어 신호를 입력받고 상기 CRT 표시 장치용 수평 구동 신호를 출력하기 위한 수평 출력 회로를 포함하는 음극선관(CRT) 표시 장치용 제어 회로
를 포함하게 된다.
이하, 첨부 도면을 참조하여 본 발명에 따른 제어 회로의 한 실시예를 더욱 상세히 설명하기로 한다.
도 1과 도 2를 참조해 보면, 기준 위상 검출기(105)는 입력(103)에 결합된 제1 입력단을 가지고 있어 제어기 (도시되지 않음)로부터 수평 동기 신호(HSYNC)(205)를 입력받는다. 기준 위상 검출기(105)의 제2 입력단은 5-비트 카운터-디코더(120)의 제1 출력단과 결합되어 그로부터 롤오버(roll over) 신호를 입력받도록 되어 있다. 기준 위상 검출기(105)는 수평 동기 신호(HSYNC)(205)와 롤오버 신호와의 위상차를 나타내는 출력 신호를 루프 필터(110)의 입력단에 공급한다.
기준 위상 검출기(105)는 루프 필터(110)를 충방전시키도록 수평 동기 신호(HSYNC)(205)의 수평 동기 펄스(265)에 의해 인에이블되는(enabled) 비교기이다. 수평 동기 신호(HSYNC)(205)가 논리 값 "1"일 때, 기준 위상 검출기(115)에 의해 루프 필터(110)의 입력단으로 전류가 들어가거나 나오지 않는다. 5-비트 카운터-디코더(120)의 제1 입력단으로부터의 롤오버 신호가 논리값 "1"이고 수평 동기 신호(HSYNC)(205)가 논리값 "0"일 때, 즉 수평 동기 펄스(265)가 발생될 때, 루프 필터(110)의 입력단으로부터 기준 위상 검출기(105)의 출력단으로 전류가 들어간다. 5-비트 카운터-디코더(120)의 제1 출력단으로부터의 롤오버 신호가 논리값 "0"이고 수평 동기 신호(HSYNC)(205)가 논리값 "0"일 때, 즉 수평 동기 펄스(265)가 발생될 때, 기준 위상 검출기(105)의 출력단으로부터 전류가 나와 루프 필터(110)의 입력단으로 들어간다.
기준 위상 검출기(105), 루프 필터(110), 발진기(115) 및 5-비트 카운터-디코더(120)에 의해 구성된 위상 고정 루프가 위상 고정되어 있을 때, 5-비트 카운터-디코더(120)의 최상위 비트인 5-비트 카운터-디코더(120)의 제1 출력단으로부터의 롤오버 신호의 상승 에지는 수평 동기 신호(HSYNC)(205)의 수평 동기 펄스(265)의 중심과 정렬되어 있다. 이를 도면에서는 기준 표시자(260)에 의해 나타내었다. 또한, 위상 고정 상태에서는 루프 필터(110)의 충전 및 방전 시간이 일치한다. 루프 필터(110)은 2.7K 저항, 1㎌ 커패시터 및 10nF 커패시터를 포함한다.
루프 필터(110)는 발진기(115)의 입력단과 결합되어 그로 필터링된 출력 신호 전압을 공급하기 위한 출력단을 구비하고 있다. 발진기(115)는 그 입력단이 루프 필터(110)의 출력단과 결합되어 루프 필터(110)의 출력단으로부터 필터링된 출력 신호를 입력받고, 그 출력단에서 구형 펄스 출력 신호(CLK)를 출력하도록 되어 있는 전압 제어 발진기이다. 구형 펄스 출력 신호(CLK)의 주파수는 루프 필터(110)의 필터링된 출력 전압에 역비례한다. 발진기(115)의 출력단은 5-비트 카운터-디코더(120)의 입력단에 결합되어 구형 펄스 출력 신호(CLK)를 공급하도록 되어 있다. 또한, 발진기(115)의 또 다른 출력단은 제1 램프 발생기(125)와 수평 구동 출력 펄스 폭 램프 발생 회로(145)에 결합되어 기준 신호(IREF)를 공급하도록 되어있다. 기준 신호(IREF)는 하나의 기준값(single reference)을 마련하여 이들 3개의 회로간에 동기를 맞출 수 있도록 해준다.
5-비트 카운터-디코더(120)는 동기형 5-비트 업 카운터(118)와 디코더(119)로 되어 있다. 5-비트 업카운터(118)는 발진기(115)의 출력단과 결합되어 그로부터 구형 펄스 출력 신호(CLK)의 펄스들을 입력받도록 되어있다. 5-비트 업카운터(118)는 구형 펄스 출력 신호(CLK)의 펄스를 계수하여 계수된 구형 펄스 출력 신호(CLK)의 펄스의 수인 현재 계수값(CNTR1)(210)을 유지한다. 5-비트 업카운터(118)의 현재 계수값(CNTR1)(210)은 00(16진수)(270)에서 1F(16진수)(272)까지이며, 1F까지 계수가 이루어지면 5-비트 업카운터(118)는 계수값을 00(16진수)(270)으로 떨어뜨려 계수를 반복한다.
디코더(119)는 그 입력단이 5-비트 업카운터(118)의 출력단에 결합되어 있다. 디코더(119)는 그 제1 출력단이 기준 위상 검출기(105)의 제2 입력단에 결합되어 5-비트 카운터 디코더(120)의 제1 출력단을 거쳐 롤오버 신호를 공급하도록 되어있다. 디코더(119)는 그 제2 출력단이 제1 램프 발생기(125)의 입력단에 결합되어 있다. 디코더(119)는 제1 디지털 비교기로서 동작하여 제1 기준 출력 신호를 제2 출력단으로부터 제1 램프 발생기(125)로 공급한다. 제1 기준 출력 신호는 구형 펄스 신호(H1PULSE)이다. 제1 램프 발생기(125)가 구형 펄스 신호(H1PULSE)를 입력받으면, 제1 램프 발생기는 램프(271) 특성을 나타내는 제1 램프 출력 신호(HRAMP1)(225)를 발생시킨다. 구형 펄스 신호(H1PULSE)는 5-비트 업카운터(118)의 미리 결정된 계수값에 의해 결정되는 시작 시간(262)과 종료 시간(263)을 갖는다. 따라서, 계수값을 낮게 선택함으로써, 제1 램프 발생기(125)에 의해 제1 램프 출력 신호(HRAMP1)(225)의 램프(271)의 발생이 앞당겨 지도록, 즉 시간상으로 일찍 일어나도록 할 수 있다.
다른 방법으로는, 계수값을 높게 선택하여 램프(271)의 발생이 지연되도록, 즉 시간상으로 늦게 일어나도록 할 수 있다. 미리 결정된 계수값이 17(16진수)이고 5-비트 업카운터(118)에 의해 계수된 현재의 계수값(CNTR1)(210)이 17(16진수)(273)로서 시작 시간(262)을 나타낼 때, 구형 펄스 신호(H1PULSE)는 논리값 "0"에서 논리값 "1"로 상태를 바꾼다. 또한, 5-비트 업카운터(118)에 의해 계수된 현재의 계수값(CNTR1)(210)이 OF(16진수)(274)로서 종료 시간(263)을 나타낼 때, 구형 펄스 신호(H1PULSE)는 논리값 "1"에서 논리값 "0"으로 상태를 바꾼다. 구형 펄스 신호(H1PULSE)는 시작 시간(262)과 종료 시간(263)의 선택은 제1 램프 발생기(125)의 입력 구동 요구 조건과 같은 설계 조건에 따라 달라질 수 있다. 또 다른 실시예에서는, 시작 시간(262)과 종료 시간(263)의 선택값을 프로그램 가능한 변수로 하여 동적으로 설정하여 저장할 수도 있다.
제1 램프 발생기(125)는 그 입력단이 디코더(119)의 제2 출력단에 결합되어 그로부터 구형 펄스 신호(H1PULSE)를 입력받고, 그 출력단이 제1 비교기(130)의 제1 입력단에 결합되어 있다. 구형 펄스 신호(H1PULSE)가 논리값 "1"일 때, 제1 램프 발생기(125)에 있는 커패시터가 제1 램프 발생기(125)에 있는 전류원에 의해 충전되어 램프(271)이 발생된다. 구형 펄스 신호(H1PULSE)가 논리값 "0"일 때, 제1 램프 발생기(125)에 있는 커패시터가 제1 램프 발생기(125)에 있는 다른 전류원에 의해 방전되어 램프(276)가 발생된다. 제1 램프 발생기(125)에는 클램핑 회로를 구현하여 제1램프 출력 신호(HRAMP1)의 전압을 1∼6v 사이로 제한한다. 제1 램프 출력 신호(HRAMP1)(225)의 램프(271)는 편향 회로(155)의 전송 지연 보상 범위와 편향 회로가 결합되어 있는 비디오 표시 장치에서의 비디오 영상에 대한 수평 위치 조절 범위를 모두 만족시키는 시간 범위 또는 지속 시간을 갖고 있다.
제1 비교기(130)의 제1 입력단은 제1 램프 발생기(125)의 출력단에 결합되어 제1 램프 출력 신호(HRAMP1)(225)를 입력받는다. 제1 비교기(130)의 제2 입력단은 외부 신호원 (도시되지 않음)에 결합되어 그로부터 원하는 수평 위치 신호(HORIZONTAL)(215)를 입력받고, 제1 비교기(130)의 출력단은 위상 검출기(135)의 제1 입력단에 결합되어 있다. 원하는 수평 위치 신호(HORIZONTAL POSITION)(215)는 표시 화면에서의 영상의 수평 위치를 결정하는 직류(DC) 전압 레벨을 가리킨다. 제1 비교기(130)은 제1 램프 출력 신호(HRAMP1)(225)의 램프(271)의 전압과 원하는 수평 위치 신호(HORIZONTAL POSITION)(215)의 전압을 비교하여 플라이백 기준 신호(FLYBACK REF)(230)를 발생시킨다.
플라이백 기준 신호(FLYBACK REF)(230)는 제1 램프 출력 신호(HRAMP1)(220)의 램프(271)의 전압이 원하는 수평 위치 신호(HORIZONTAL POSITION)(215)의 전압보다 클 때 논리값 "1"이 된다. 플라이백 기준 신호(FLYBACK REF)(230)는 제1 램프 출력 신호(HRAMP1)(220)의 램프(271)의 전압이 원하는 수평 위치 신호(HORIZONTAL POSITION)(215)의 전압 미만일 때 논리값 "0"이 된다. 따라서, 원하는 수평 위치 신호(HORIZONTAL POSITION)(215)의 직류(DC) 전압 레벨을 변화시킴으로써 플라이백 기준 신호(FLYBACK REF)(230)의 상승 에지(275)가 일찍 또는 늦게 일어나도록 할 수 있다.
후술하는 바와 같이, 플라이백 기준 신호(FLYBACK REF)(230)의 상승 에지(275)는 비디오 표시 화면에서의 비디오 영상의 수평 스캔이 시작되는 시작 시간을 설정하며, 이 시작 시간은 비디오 표시 화면에서의 비디오 영상의 수평 위치를 결정한다. 종료 시간(263)에서는 구형 펄스 신호(H1PULSE)가 논리값 "1"에서 논리값 "0"으로 바뀌어, 제1 램프 발생기(125)에 있는 커패시터가 전류원에 의해 방전됨으로써, 제1 램프 발생기(125)의 출력에 의해 방전 램프(discharge ramp)(276)가 형성된다는 점에 유의하기로 하자. 방전 램프(276)의 전압이 원하는 수평 위치 신호(HORIZONTAL POSITION)(215)의 전압 보다 낮을 때 플라이백 기준 신호(FLYBACK REF)(230)는 논리값 "1"에서 논리값 "0"으로 바뀌어, 하강 에지(277)가 형성된다.
위상 검출기(135), 제2 비교기(140), 수평 구동 출력 펄스 폭 램프 발생기 회로(145), 수평 구동기(150) 및 외부 편향 회로(155)는 서로 결합되어 또 다른 위상 고정 루프를 형성한다. 위상 검출기(135)는 그 제1 입력단이 제1 비교기(130)의 출력단에 결합되어 플라이백 기준 신호(FLYBACK REF)(230)를 입력받으며, 그 제2 입력단이 외부 편향 회로(155)에 결합되어 현재의 플라이백 신호(FLYBACK)(235)를 입력받게 되어 있다.
위상 검출기(135)는 외부 필터(Cext)(137)에 출력 신호를 공급하고, 외부 필터(Cext)(137)는 출력 전압 신호(PD2)(220)를 출력한다. 출력 전압 신호(PD2)(220)의 전압 레벨은 현재의 플라이백 신호(FLYBACK)(235)의 현재의 플라이백 펄스(280)와 플라이백 기준 신호(FLYBACK REF)(230)의 상승 에지(275) 사이의 위상 차를 나타낸다. 위상 검출기(135)는 현재의 플라이백 신호(FLYBACK)(235)에 의해 인에이블되어 외부 필터(Cext)(137)를 충방전시키고 출력 전압 신호(PD2)(220)를 발생시킨다. 현재의 플라이백 신호(FLYBACK)(235)가 논리값 "0"일 때는, 외부 필터(Cext)(137)로 전류가 들어가거나 나오지 않는다. 플라이백 기준 신호(FLYBACK REF)(230)가 논리값이 "1"이고 현재의 플라이백 신호(FLYBACK)(235)가 논리값 "1"일 때, 외부 필터(Cext)(137)로부터 전류가 나온다. 플라이백 기준 신호(FLYBACK REF)(230)이 논리값 "0"이고 현재의 플라이백 신호(FLYBACK)(235)가 논리값 "1"일 때, 외부 필터(Cext)(137)로 전류가 들어간다.
위상 검출기(135), 제2 비교기(140), 수평 구동 출력 펄스 폭 램프 발생 회로(145), 수평 구동기(150) 및 외부 편향 회로(155)에 의해 구성된 위상 고정 루프가 위상 고정 상태에 있을 때, 플라이백 기준 신호(FLYBACK REF)(230)의 상승 에지(275)는 현재의 플라이백 신호(FLYBACK)(235)의 플라이백 펄스(280)의 중심과 정렬되고, 외부 필터(Cext)(137)의 충전 시간과 방전 시간이 같아지게 된다.
제2 비교기(140)는 그 제1 입력단이 외부 필터(Cext)(137)에 결합되어 있고, 그 제2 입력단이 제1 램프 발생기(125)의 출력단에 결합되어 제1 램프 출력 신호(HRAMP1)(225)를 입력받는다. 제2 비교기(140)는 제1 램프 출력 신호(HRAMP1)(225)의 램프(271)의 전압과 외부 필터(Cext)(137)의 출력 전압 신호(PD2)(220)의 전압 레벨을 비교하여 논리 출력 신호(COMP2)(240)를 발생시킨다.
논리 출력 신호(COMP2)(240)는, 수평 구동 출력 펄스 폭 램프 발생 회로(145)와 수평 구동기(150)를 통해 외부 편향 회로(155)로 입력되는 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)에 대한 시작 펄스 시간(286)과 종료 펄스 시간(289)을 나타내는 제어 신호이다. 논리 출력 신호(COMP2)(240)는 논리값 "0"에서 논리값 "1"로 바뀌어 시작 펄스 시간(286)에서 상승 에지(285)를 형성한다. 종료 펄스 시간은 제1 램프 출력 신호(HRAMP1)(225)의 램프(271)의 전압이 출력 전압 신호(PD2)(220)의 전압 레벨 보다 클 때이다. 논리 출력 신호(COMP2)(240)은 논리값 "1"에서 논리값 "0"로 바뀌어, 종료 펄스 시간(289)에서의 하강 에지(287)를 형성한다. 종료 펄스 시간은 제1 램프 출력 신호(HRAMP1)(225)의 램프(276)의 전압이 출력 전압 신호(PD2)(220)의 전압 레벨 미만일 때이다.
수평 구동 출력 펄스 폭 램프 발생 회로(145)는 제1 및 제2 입력단과 출력단을 구비하는데, 그 제1 입력단이 제2 비교기(140)의 출력단에 결합되어 논리 출력 신호(COMP2)(240)을 입력받고, 그 제2 입력단이 외부 신호원(도시되지 않음)과 결합되어 그로부터 듀티 싸이클 제어 신호(DUTY CYCLE CONTROL)(250)를 입력받도록 되어 있다. 듀티 싸이클 제어 신호(DUTY CYCLE CONTROL)(250)는 수평 구동 출력 펄스 폭 램프 발생 회로(145)의 출력 신호의 듀티 싸이클을 결정하는 직류(DC) 전압 레벨이다. 수평 구동 출력 펄스 폭 램프 발생 회로(145)는 D-타입 쌍안정기(bistable), 2개의 전류원, 기준 전압원(voltage reference) 및 커패시터를 포함한다. 논리 출력 신호(COMP2)(240)의 상승 에지(285)는 D-타입 쌍안정기에 클럭을 공급하여 이를 세트시킴으로써 제1 전류원이 커패시터를 방전시키도록 한다. 커패시터의 전압이 방전되면 방전 램프(290)가 형성된다. 커패시터의 전압이 기준 전압원에 의한 기준 전압, 즉 1V 미만일 때, D-타입 쌍안정기가 리셋되어 제2 전류원이 커패시터를 충전시키게 된다. 커패시터의 충전 전압은 충전 램프(292)를 형성한다.
그 후, 충전 램프(292)의 전압은 듀티 싸이클 제어 신호(DUTY CYCLE CONTROL)(250)의 전압 레벨과 비교되어 논리 출력이 출력된다. 이 논리 출력은 NAND 게이트의 제1 입력단에 결합되어 있으며, 상기 D-타입 쌍안정기의 출력단은 상기 NAND 게이트의 제2 입력단에 결합되어 있다. 상기 NAND 게이트는 수평 구동기(150)에 출력 신호를 공급한다. 따라서, 논리 출력 신호(COMP2)(240)이 D-타입 쌍안정기에 클럭을 공급하여 이를 세트시킬 때, 즉 논리 출력 신호(COMP2)(240)가 논리값 "0"에서 논리값 "1"로 바뀔 때, 수평 구동 출력 펄스 폭 램프 발생 회로(145)의 출력 신호는 논리값 "0"에서 논리값 "1"로 바뀐다. 충전 램프(292)의 전압이 듀티 싸이클 제어 신호(DUTY CYCLE CONTROL)(250)의 전압 레벨 보다 크고 논리 출력 신호(COMP2)(240)가 논리값 "1"일 때, 수평 구동 출력 펄스 폭 램프 발생 회로(145)의 출력 신호는 논리값 "1"에서 논리값 "0"으로 바뀐다. 이러한 방식으로, 듀티 싸이클 제어 신호의 애널로그 직류(DC) 레벨이 수평 구동기(150)로 입력되는 수평 구동 출력 펄스 폭 램프 발생 회로(145)의 출력 신호의 듀티 싸이클을 결정하게 된다.
수평 구동기(150)는 수평 구동 출력 펄스 폭 램프 발생 회로(145)의 출력단과 외부 편향 회로(155)에 결합되어 있다. 수평 구동기(150)는 수평 구동 출력 펄스 폭 램프 발생 회로(145)로부터의 출력 신호를 버퍼링하여 오픈 콜렉터트랜지스터를 구동시키며, 이 오픈 콜렉터 트랜지스터는 외부 편향 회로(155)에 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)를 공급한다. 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)의 듀티 싸이클은 수평 구동 출력 펄스 폭 램프 발생 회로(145)의 출력 신호의 듀티 싸이클에 의해 제어된다. 결과적으로, 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)는 그 상승 에지(294)가 상승 에지(285)에 의해 결정되고 그 하강 에지(296)가 듀티 싸이클 제어 신호(DUTY CYCLE CONTROL)(250)에 의해 결정된다.
외부 편향 회로(155)는 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)의 상승 에지(294)를 감시한다. 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)의 상승 에지(294)에서, 외부 편향 회로(155)는 표시 화면을 가로질러 수평 주사가 이루어지도록 하고 현재의 플라이백 신호(FLYBACK)(235)의 플라이백 펄스(280)를 발생시킨다. 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)의 상승 에지(294)와 현재의 플라이백 신호(FLYBACK)(235)의 플라이백 펄스(280) 사이의 시간 간격이 외부 편향 회로(155)의 고유한 전송 지연(298)이 된다.
위상 검출기(135), 제2 비교기(140), 수평 구동 출력 펄스 폭 램프 발생 회로(145), 수평 구동기(150), 및 외부 편향 회로(155)를 포함하는 위상 고정 루프의 동작은, 위상 오차, 즉 현재의 플라이백 신호(FLYBACK)(235)의 플라이백 펄스(280)가 발생하는 시간과 플라이백 기준 신호(FLYBACK REF)(230)의 상승 에지에서의 시간과의 차이가 클수록, 논리 출력 신호(COMP2)(240)의 상승 에지(285)가 현재의 플라이백 신호(FLYBACK)(235)의 플라이백 펄스(280)에 비하여 앞서 나타나도록 하는 것이다. 결과적으로, 위상 고정 루프가 위상 고정된 상태에 있을 때, 논리 출력 신호(COMP2)(240)의 상승 에지(285)가 현재의 플라이백 신호(FLYBACK)(235)의 플라이백 펄스(280) 보다 외부 편향 회로(155)의 전송 지연(298)과 동일한 시간 간격 만큼 앞서 나타나게 된다.
성능을 최적화시키기 위해서는, 각기 다른 편향 회로마다 각기 다른 듀티 싸이클을 갖는 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)를 필요로 한다. 따라서, 다양한 편향 회로를 최적으로 정합시키기 위하여는 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)의 듀티 싸이클을 변화시킬 수 있어야 한다. 듀티 싸이클 제어 신호(DUTY CYCLE CONTROL)(250)는 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(255)의 듀티 싸이클을 제어하는 애널로그 신호이다. 그러나, 애널로그 제어 신호를 이용하게 되면, 애널로그 전압 레벨이 동작 조건에 따라 변동되기 때문에, 특히 자동화 비디오 모니터 제조 공정과 같은 비디오 모니터 제조기에 의한 제조 공정이 원활히 이루어지지 못한다.
제1 램프 출력 신호(HRAMP1)(225)의 램프(271)는 플라이백 기준 신호(FLYBACK REF)(230)와 논리 출력 신호(COMP2)(240)를 유도해 내는데 기초로 사용되는 기준값을 제공한다. 결과적으로, 제1 램프 출력 신호(HRAMP1)(225)의 램프(271)의 지속 시간은 폭 넓은 범위의 전송 지연 보상과 일정한 수평 위치 조절을 행할 수 있을 정도가 되어야 한다. 램프(271)의 전압 범위가 1∼6V로 제한되어 있기 때문에, 전송 지연 보상 범위와 수평 위치 조절 범위라는 두 가지 범위에 대한 요구 조건을 모두 만족시키기 위해서는 램프(271)가 완만한 경사를 가져야 한다.
그러나, 회로에 있어서 위상 잡음은 램프(271)의 경사에 역비례한다. 따라서, 램프(271)의 기울기가 완만하면 할수록, 즉 기울기가 덜 급격하면 할수록, 회로에서의 위상 잡음은 커지게 된다. 비디오 표시 장치를 이용하는 이용자 입장에서는 위상 잡음이 바람직하지 못한 디스플레이 지터를 일으키고 따라서 최소화되어야 한다. 또한, 동작 조건의 변동에 덜 민감한 수평 구동 출력 신호의 듀티 싸이클을 설정하는 보다 나은 방법이 요구된다.
따라서, 폭 넓은 범위로 전송 지연을 보상하고 일정 범위로 수평 조절을 하고자 하는 요구를 충족시키는데 있어서의 종래 기술의 공지의 단일 램프 회로의 성능은 비디오 표시 장치의 이용자가 허용할 수 없을 정도의 심한 디스플레이 지터에 의해 제한을 받는다.
도 3에는 음극선관(CRT) 표시 장치에 대한 제어 회로(300)의 본 발명에 다른 바람직한 실시예가 예시되어 있다. 도 3과 도 4를 참조해 보면, 기준 위상 검출기(105), 루프 필터(110), 발진기(115) 및 5-비트 카운터 디코더(302)에 의해 구성된 위상 고정 루프가 전술한 위상 고정 루프와 유사함을 알 수 있다. 또한, 제1 램프 발생기(125), 제1 비교기(130) 및 위상 검출기(135)의 구성과 동작은 전술한 구성 및 동작과 유사하다.
발진기(115)는 제1 램프 발생기(125)와 제2 램프 발생기(325)에 결합되어 그로 기준 신호(IREF)를 공급하여 이들 3개의 회로 간에 동기를 맞출 수 있게 해준다. 5-비트 카운터 디코더(302)는 5-비트 업카운터(118)과 디코더(303)을 포함한다. 디코더(303)는 그 제1 출력단에서 기준 위상 검출기(105)의 제2 입력단으로 롤오버 신호를 공급하고, 그 제2 출력단에서 제1 램프 발생기(125)로 구형 펄스 신호(H1PULSE)를 공급한다. 디코더(303)는 전술한 공지의 제어 회로(100)의 디코더(119)에 의해 수행되는 방식과 동일한 방식으로 롤오버 신호와 구형 펄스 신호(H1PULSE)를 발생시킨다.
제1 램프 발생기(125)가 구형 펄스 신호(H1PULSE)를 입력받으면, 제1 램프 발생기(125)는 램프(461)를 갖는 제1 램프 출력 신호(HRAMP1)(410)을 발생시킨다. 디코더(303)는 5-비트 업카운터(118)의 현재 계수값(CNTR1)(210)이 미리 결정된 계수값과 같을 때 구형 펄스 신호(HIPULSE)를 발생시킨다. 미리 결정된 계수값이 1D(16진수)이고 5-비트 업카운터(118)에 의해 계수된 현재의 계수값(CNTR1)(210)이 1D(16진수)(481)로서 시작 시간(480)을 나타낼 때, 구형 펄스 신호(H1PULSE)는 논리값 "0"에서 논리값 "1"로 상태를 바꾼다.
또한, 현재의 계수값(CNTR1)(210)이 0D(16진수)(482)로서 종료 시간(483)을 나타낼 때, 구형 펄스 신호(H1PULSE)는 논리값 "1"에서 논리값 "0"으로 상태를 바꾼다. 제1 램프 발생기(125)는 디코더(303)의 제2 출력단으로부터 구형 펄스 신호(H1PULSE)를 입력받는 입력단을 구비하고 있다. 구형 펄스 신호(H1PULSE)가 논리값 "0"에서 논리값 "1"로 상태를 바꿀 때, 즉 시작 시간(480)에서, 제1 램프 발생기(125)가 램프(461)을 갖는 제1 램프 출력 신호(HRAMP1)를 발생시킨다.
구형 펄스 신호(H1PULSE)가 논리값 "1"에서 논리값 "0"으로 바뀔 때, 즉 종료 시간(483)에서, 제1 램프 발생기(125)가 램프(462)를 갖는 제1 램프 출력 신호(HRAMP1)(410)를 발생시킨다. 제1 램프 출력 신호(HRMAP1)(410)의 램프(461)는 편향 회로(155)가 결합되어 있는 비디오 표시 장치 상의 비디오 영상의 수평 위치 조절 범위를 마련하도록 최적화된 시간 범위 또는 지속 시간에 걸쳐 있다.
제1 비교기(130)는 제1 램프 출력 신호(HRAMP1)(410)의 램프(461)의 전압과 수평 위치 신호(HORIZONTAL POSITION)(405)의 전압을 비교하여 상승 에지(463)와 하강 에지(464)를 갖는 플라이백 기준 신호(FLYBACK REF)(415)를 발생시킨다. 위상 검출기(135)는 플라이백 기준 신호(FLYBACK REF)(415)와 현재의 플라이백 신호(FLYBACK)(420)의 플라이백 펄스(465)를 입력받아 이들 신호를 비교하여 출력 전압 신호(PD2)(430)를 발생시키는 외부 필터(Cext)(137)에 출력 신호를 공급한다.
출력 전압 신호(PD2)(430)의 전압 레벨은 플라이백 기준 신호(FLYBACK REF)(415)의 상승 에지(463)과 현재의 플라이백 신호(FLYBACK)(420)의 플라이백 펄스(465) 사이의 위상차를 나타낸다. 출력 전압 신호(PD2)(430)는 제2 비교기(140)의 제1 입력단에 공급된다.
공지의 제어 회로(100)의 5-비트 카운터 디코더(302)와는 달리, 이 5-비트 카운터 디코더(303)는 추가의 출력 신호를 발생시킨다. 이 추가의 출력 신호로는 제3 출력단을 거쳐 5-비트 카운터(118)로부터 나오는 현재의 계수 신호와 제어 출력단을 거쳐 디코더(303)으로부터 나오는 로드 신호가 있다. 현재의 계수 신호는 5-비트 업카운터(118)의 현재의 계수값(CNTR1)(210)을 나타낸다. 로드 신호는 래치(305)의 내용을 수평 구동 출력 펄스 폭 카운터(310)로 로드하라는 지시를 수평 구동 출력 펄스 폭 카운터(310)에 전달한다.
제2 디지털 비교기(315)는 제1 입력단이 디코더(303)의 제3 출력단에 결합되어 5-비트 업 카운터(118)로부터 현재의 계수 신호를 입력받는다. 제2 디지털 비교기(315)는 그 제2 입력단이 업-다운 카운터(320)의 출력단에 결합되어 그로부터 선택된 계수 신호(selected count signal)를 입력받는다. 선택된 계수 신호는 업 다운 카운터(320)의 선택된 계수값(CNTR2)을 나타낸다.
제2 디지털 비교기(315)는 현재의 계수 신호에 의해 표시되는 현재의 계수 값(CNTR1)(210)과 선택된 계수 신호에 의해 표시되는 선택된 계수값(CNTR2)을 비교하여 그 출력단으로부터 제2 램프 발생기(325)의 입력단에 제2 기준 출력 신호를 공급한다. 현재의 계수값(CNTR1)(210)과 선택된 계수값(CNTR2)이 같을 때, 제2 디지털 비교기(315)는 제2 기준 출력 신호를 발생시킨다. 제2 기준 출력 신호는 선택된 계수값(CNTR2)이 시작 시간(484)에서 19(16진수)(487)일 때 논리값 "0"에서 논리값 "1"로 바뀌는 구형 펄스(H2PULSE)이다. 구형 펄스(H2PULSE)는 선택된 계수값(CNTR2)이 종료 시간(486)에서 09(16진수)(485)일 때 논리값 "1"에서 논리값 "0"로 바뀐다.
구형 펄스 신호(H2PULSE)는 제2 디지털 비교기(315)의 출력단으로부터 제2 램프 발생기(325)의 입력단으로 공급되어, 제2 램프 발생기(325)가 램프(466)을 갖는 제2 램프 신호(HRAMP2)(440)를 발생시키도록 한다. 제2 램프 발생기(325)는 제1 램프 발생기(125)와 유사하나, 비슷한 값을 갖는 커패시터가 사용된다. 램프(466)를 갖는 제2 램프 신호(HRAMP2)(440)는 제2 커패시터(140)의 제2 입력단에 공급된다.
선택된 계수값(CNTR2)은 제2 비교기(140)가 구형 펄스 신호(H2PULSE)를 발생시키는 시간을 결정하며, 이로 인해 제2 램프 발생기(325)가 램프(466)를 발생시키게 된다. 따라서, 선택된 계수값(CNTR2)을 변화시킴으로써, 램프(466)의 시작을 제1 램프 출력 신호(HRAMP1)(410)의 램프(461)의 시작에 무관하게 앞당기거나 늦출 수 있게 된다.
업-다운 카운터(320)는 외부 신호원 (도시되지 않음)과 결합되어 그로부터 업 입력 신호, 다운 입력 신호 및 수직 플라이백 신호(VERTICAL FLYBACK)를 입력받는다. 업-다운 카운터(320)는 5-비트 카운터를 포함한다. 업-다운 카운터(320)은 업 입력 신호(UP)를 입력 받으면 상향 계수를 수행하고 다운 입력 신호(DOWN)를 입력받으면 하향 계수를 수행하여, 선택된 계수값(CNTR2)을 결정한다.
업 입력 신호(UP)가 논리값 "1"이고 하향 입력 신호(DOWN)가 논리값 "0"이면, 업-다운 카운터(320)은 외부에서 공급된 수직 플라이백 신호(VERTICAL FLYBACK)를 입력받을 때 상향 계수를 수행한다 (즉, CNTR2 = CNTR2 + 1). 업 입력 신호(UP)가 논리값 "0"이고 다운 입력 신호(DOWN)가 논리값 "1"이면, 업-다운 카운터(320)는 수직 플라이백 신호(VERTICAL FLYBACK)를 입력받을 때 하향 계수를 수행한다(즉, CNTR2 = CNTR2 - 1). 업 입력 신호(UP)와 다운 입력 신호(DOWN) 모두 논리값 "0"이면, 업-다운 카운터(320)은 수직 플라이백 신호(VERTICAL FLYBACK)를 입력받을 때 계수를 중단한다 (즉, CNTR2 = CNTR2).
상한 비교기(330)는 그 제1 입력단이 외부 필터(Cext)(137)에 결합되어 출력 전압 신호(PD2)(220)를 입력받는다. 상한 비교기(330)의 제2 입력단은 외부 신호원 (도시되지 않음)에 결합되어 그로부터 미리 결정된 상한 기준 전압 신호(Vup)(425)를 입력받는다. 상한 비교기(330)는 출력 전압 신호(PD2)(430)의 전압 레벨과 미리 결정된 상한 기준 전압 신호(Vup)(425)의 전압 레벨을 비교하여 업 입력 신호(UP)를 발생시킨다.
출력 전압 신호(PD2)(430)의 전압 레벨이 미리 결정된 상한 기준 전압 신호(Vup)(425)의 전압 레벨 보다 높으면, 상한 비교기(330)는 논리값 "1"을 갖는 업 입력 신호(UP)를 발생시킨다. 출력 전압 신호(PD2)(430)의 전압 레벨이 미리 결정된 상한 기준 전압 신호(up)(425)의 전압 레벨 보다 낮으면, 상한 비교기(330)는 논리값 "0"을 갖는 업 입력 신호(UP)를 발생시킨다.
하한 비교기(335)는 그 제1 입력단이 외부 필터(Cext)(137)에 결합되어 출력 전압 신호(PD2)(430)를 입력받는다. 하한 비교기(335)의 제2 입력단은 외부 신호원(도시되지 않음)에 결합되어 그로부터 미리 결정된 하한 기준 전압 신호(Vdown)(435)를 입력받는다. 하한 비교기(335)는 출력 전압 신호(PD2)(430)의 전압 레벨과 미리 결정된 하한 기준 전압 신호(Vdown)(435)의 전압 레벨을 비교하여 다운 입력 신호(DOWN)을 발생시킨다.
출력 전압 신호(PD2)(430)의 전압 레벨이 미리 결정된 하한 기준 전압 신호(Vdown)(435)의 전압 레벨 보다 낮을 때, 하한 비교기(330)는 논리값 "1"을 갖는 다운 입력 신호(DOWN)을 발생시킨다. 출력 전압 신호(AD2)(220)의 전압 레벨이 미리 결정된 하한 기준 전압 신호(Vdown)(435)의 전압 레벨 보다 크면, 하한 비교기(330)는 논리값 "0"을 갖는 다운 입력 신호(DOWN)를 발생시킨다.
제2 비교기(140)는 제2 비교기(140)의 제1 입력단에 공급되는 출력 전압 신호(PD2)(430)와 제2 비교기(140)의 제2 입력단에 공급되는 램프(466)를 갖는 제2 램프 신호(440)(HRAMP2)를 비교한다. 제2 비교기(140)는 그 출력단이 상승/하강 에지 디코더(340)에 결합되어 있다. 제2 비교기(140)는 상승 에지(468)과 하강 에지(469)를 갖는 논리 출력 신호(COMP2)(445)를 발생시킨다.
제2 비교기(140)는 제2 램프 신호(440)(HRAMP2)의 전압이 출력 전압 신호(PD2)(430) 보다 클 때 상승 에지(468)를 발생시킨다. 제2 비교기(140)는 제2 램프 신호(440)(HRAMP2)의 전압이 출력 전압 신호(PD2)(430)의 전압 레벨 미만일 때 하강 에지(469)를 발생시킨다.
상승-하강 에지 디코더(340)는 제2 비교기(140)의 출력단에 결합되어 그로부터 논리 출력 신호(COMP2)(445)를 입력받고, 수평 구동 출력 펄스 폭 카운터(310)의 출력단과 결합되어 그로부터 펄스 폭 신호(HWOUTPUT)를 입력받도록 된 논리 게이트이다. 상승-하강 에지 디코더(340)는 논리 출력 펄스를 갖는 출력 논리 펄스 신호(HDRIVE)를 발생시킨다.
출력 논리 펄스 신호(HDRIVE)의 논리 출력 펄스의 상승 에지는 논리 출력 신호(COMP2)(445)의 상승 에지(468)와 정렬되어 있다. 출력 논리 펄스 신호(HDRIVE)의 하강 에지는 수평 구동 출력 펄스 폭 카운터(310)으로부터의 펄스 폭 신호(HWOUTPUT)의 하강 에지에 의해 결정된다. 따라서, 수평 구동 출력 펄스 폭 카운터(310)으로부터의 펄스 폭 신호(HWOUTPUT)는 출력 논리 펄스 신호(HDRIVE)의 논리 출력 펄스의 듀티 싸이클을 결정한다.
수평 구동기(150)의 입력단은 상승-하강 에지 디코더(340)의 출력단과 결합되어 출력 논리 펄스 신호(HDRIVE)의 논리 출력 펄스를 입력받는다. 수평 구동기(150)는 공지의 회로(100)에서와 마찬가지로 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(455)를 편향 회로(150)에 공급한다. 편향 회로(150)는 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(455) 입력받으면, 플라이백 신호(FLYBACK)(420)의 플라이백 펄스(465)를 발생시킨다.
래치(305)는 그 입력단이 외부 신호원 (도시되지 않음)과 결합되어 그로부터 듀티 싸이클 제어 신호(DUTY CYCLE CONTROL)를 입력받으며, 그 출력단이 수평 구동 출력 펄스 폭 카운터(310)의 입력단에 결합되어 있다. 듀티 싸이클 제어 신호(DUTY CYCLE CONTROL)는 래치(305)에 데이터를 전달하며, 전달된 데이터는 래치(305)에 저장된다. 수평 구동 출력 폭 카운터(310)은 래치(305)에 결합되어 그로부터 데이터 입력 신호를 입력받으며, 발진기(115)의 출력단에 결합되어 그로부터 구형 펄스 출력 신호(CLK)의 펄스들을 입력받으며, 5-비트 카운터 디코더(302)에 결합되어 그로부터 로드 신호(LOAD)를 입력받는다.
수평 구동 출력 폭 카운터(310)는 그 출력단이 상승/하강 에지 디코더(340)의 입력단에 결합되어, 펄스 폭 신호(HWOUTPUT)를 공급한다. 수평 구동 출력 폭 카운터(310)는 계수값(CNTR3)을 갖는 하향 계수기이다. 수평 구동 출력 폭 카운터(310)가 5-비트 카운터-디코더(302)의 네 번째 출력단으로부터 로드 신호(LOAD)를 입력받을 때, 수평 구동 출력 폭 카운터(310)가 트리거되어 래치(305)로부터 저장된 데이터를 판독한다.
래치(305)에 저장된 데이터는 데이터 입력 신호에 의해 수평 구동 출력 폭 카운터(310)으로 전달된다. 예를 들어, 래치(305)로부터 판독된 데이터가 10(16진수)이면, 수평 구동 출력 폭 카운터(310)의 계수값(CNTR3)(450)은 10(16진수)이다. 수평 구동 출력 폭 카운터(310)는 10(16진수)으로부터 하향 계수를 시작하여 계수값(CNTR3)이 00(16진수)으로 될 때 계수를 중단한다.
수평 구동 출력 폭 카운터(310)가 제2 비교기(140)으로부터 논리 출력 신호(COMP2)(445)를 입력받으면, 수평 구동 출력 폭 카운터(310)는 하향 계수를 시작한다. 이와 동시에, 수평 구동 출력 폭 카운터(310)은 출력 논리 펄스 신호(HDRIVE)가 논리값 "0"에서 논리값 "1"로 바뀌도록 하며, 이에 의해 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(455)가 논리값 "0"에서 논리값 "1"로 바뀌어 상승 에지(470)가 형성된다.
수평 구동 출력 폭 카운터(310)가 하향 계수를 하는 동안에, 펄스 폭 신호(HWOUTPUT)는 논리값 "1"로 세트되어 있다. 수평 구동 출력 폭 카운터(310)가 계수를 중단하면, 펄스 폭 신호(HWOUTPUT)는 논리값 "1"에서 논리값 "0"로 바뀌고 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(455)가 논리값 "1"에서 논리값 "0"로 바뀌어 하강 에지(471)가 형성된다. 따라서, 이런 방식으로 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(455)의 듀티 싸이클이 래치(305)로부터 공급된 데이터에 의해 디지털 방식으로 설정된다.
가변 이득 제어기(345)는 전류원을 온/오프시키는 논리 스위치이다. 전류원은 수직 플라이백 신호(VERTICAL FLYBACK)의 수직 펄스를 입력받으면, 인에이블되어 위상 검출기(135)에 더 많은 전류를 공급하여 이득을 증가시킴으로써 위상 검출기(135)의 고정 시간(lock time)을 개선시킨다.
도 5에 도시된 바와 같이, 수평 제어 회로(100)의 동작은 여러 단계로 이루어진다. 단계(505)에서 동작이 시작되는데, 우선 수평 제어 회로(100)는 수평 동기 신호(HSYNC)(205)를 공급받는다. 단계(510)에서, 업-다운 카운터(320), 상한 비교기(330), 하한 비교기(335), 기준 위상 검출기(105), 루프 필터(110), 발진기(115), 5-비트 카운터-디코더(120), 및 제2 디지털 비교기(315)를 포함하는 기준 회로가 수평 동기 신호(HSYNC)(205)를 입력받으면 제1 기준 신호(H1PULSE)와 제2 기준 신호(H2PULSE)를 발생시킨다.
단계(515)에서, 제1 램프 발생기(130)는 제1 기준 신호(H1PULSE)를 입력받으면 램프(461)를 갖는 제1 램프 신호(HRAMP1)(410)를 발생시킨다. 단계(520)에서, 제2 램프 발생기(325)는 제2 기준 신호(H2PULSE)를 입력받으면 램프(466)을 갖는 제2 램프 신호(HRAMP2)(440)를 발생시킨다. 단계(525)에서 제1 램프 신호(HRAMP1)(410)와 원하는 수평 위치 신호(HORIZONTAL POSITION)가 제1 비교기(130)에 의해 비교되어 플라이백 기준 신호(FLYBACK REF)(415)가 발생된다.
단계(530)에서, 플라이백 기준 신호(FLYBACK REF)(415)와 현재의 플라이백 신호(FLYBACK)(420)가 위상 검출기(135)에 의해 비교되어, 플라이백 기준 신호(FLYBACK REF)(415)와 현재의 플라이백 신호(FLYBACK)(420) 사이의 위상차를 나타내는 출력 신호(PD2)(430)가 발생된다.
단계(535)에서, 제2 비교기(140)는 출력 신호(PD2)(430)와 제2 램프 신호(HRAMP2)(440)를 비교하여 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(455)의 시작을 나타내는 논리 출력 신호(COMP2)(445)를 발생시킨다. 이와 동시에 단계(540)에서, 수평 구동기(150)는 수평 구동 출력 신호(HORIZONTAL DRIVE OUTPUT)(455)를 발생시킨다.
따라서, 본 발명의 바람직한 실시예에 따른 수평 제어 회로는 2개의 독립적인 램프를 이용한다. 제1 램프는 비디오 영상의 수평 위치 조절용으로 사용되고, 제2 램프는 전송 지연을 폭 넓은 범위로 보상하는 용도로 사용된다. 2개의 램프가 서로 독립적이기 때문에, 최소한의 영상 지터를 발생시키도록 필요한 범위의 조절과 보상을 하기 위해 램프 각각의 기울기를 서로 별도로 최적화시킬 수 있다. 또한, 수평 제어 회로는 외부 편향 회로의 듀티 싸이클을 설정하는 디지털 수단을 이용하므로, 듀티 싸이클을 설정하는 처리 과정을 자동화 비디오 모니터 제조 공정에 편리하게 일체로 포함시킬 수 있게 된다.
따라서, 수평 제어 회로는 비디오 모니터의 표시 화면에 많은 양의 비디오 영상 지터를 발생시키지 않고도 전송 지연을 광범위하게 보상하고 수평 위치를 일정 범위로 조절할 수 있다. 또한, 수평 제어 회로는 외부 편향 회로로 입력되는 구동 신호의 듀티 싸이클을 디지털 식으로 프로그램할 수 있게 해준다.

Claims (6)

  1. 음극선관 디스플레이(CRT display)를 위한 제어 회로에 있어서,
    제어기로부터 수평 동기 신호를 수신하기 위한 입력 단자,
    상기 입력 단자에 연결되어 수평 동기 신호를 수신하고 제1 기준 출력 신호 및 제2 기준 출력 신호를 발생시키기 위한 기준 회로(reference circuit),
    상기 기준 회로에 연결되어 상기 제1 기준 출력 신호를 수신하고 제1 램프 신호를 발생시키기 위한 제1 램프 발생기(first ramp generator),
    상기 제1 램프 발생기에 연결되어 상기 제1 램프 신호를 수신하고 소정의 수평 위치 신호와 비교하여 플라이백 기준 신호(flyback reference signal)를 발생시키기 위한 제1 비교기,
    상기 제1 비교기에 연결되어 상기 플라이백 기준 신호와 상기 CRT 디스플레이로부터 현재 플라이백 신호를 수신하고 그들 사이의 위상 차이를 표시하는 출력 신호를 제공하기 위한 위상 검출기,
    상기 기준 회로에 연결되어 상기 제2 기준 출력 신호를 수신하고 제2 램프 신호를 발생시키기 위한 제2 램프 발생기,
    상기 제2 램프 발생기 및 상기 위상 검출기 회로에 연결되어 상기 제2 램프 신호를 수신하고 상기 위상 검출기로부터의 출력 신호와 비교하여 시작 펄스 시간을 표시하는 제어 신호를 발생시키기 위한 제2 비교기, 및
    상기 제2 비교기에 연결되어 상기 제어 신호를 수신하고 상기 CRT 디스플레이를 위한 수평 구동 신호(horizontal drive signal)를 제공하기 위한 수평 출력 회로
    를 포함하는 제어 회로.
  2. 제1항에 있어서, 상기 기준 회로는
    상기 입력 단자에 연결되어 상기 수평 동기 신호 및 롤 오버(roll over) 신호를 수신하고 그들 사이의 위상 차이를 표시하는 출력 신호를 제공하기 위한 기준 위상 검출기,
    상기 기준 위상 검출기에 연결되어 상기 기준 위상 검출기로부터 상기 출력 신호를 수신하고 필터된 출력 신호(filtered output signal)를 제공하기 위한 루프 필터(loop filter),
    상기 루프 필터에 연결되어 상기 필터된 출력 신호를 수신하고 상기 필터된 출력 신호에 비례하는 주파수에서 일련의 펄스를 포함하는 발진기 출력 신호를 제공하기 위한 발진기,
    상기 발진기에 연결되어 상기 발진기 출력 신호를 수신하고 그 신호의 펄스를 카운트하며, 현재의 카운트 값이 롤 오버 값에 도달하였을 때 상기 롤 오버 신호를 제공하기 위한 롤 오버 카운터,
    상기 롤 오버 카운터에 연결되어 그 내부에 있는 현재 카운트 값과 선정된 카운트 값을 비교하고 상기 2개의 카운트 값이 동일할 때 상기 제1 기준 출력 신호를 제공하기 위한 제1 디지털 비교기, 및
    상기 롤 오버 카운터에 연결되어 그 내부에 있는 현재 카운트 값과 선택된 카운트 값을 비교하고 상기 2개의 카운트 값이 동일할 때 상기 제2 기준 출력 신호를 제공하기 위한 제2 디지털 비교기,
    를 포함하는 제어 회로.
  3. 제2항에 있어서, 상기 기준 회로는
    상기 위치 검출기 회로 및 상기 제2 디지털 비교기에 연결되어 상기 위상 검출기의 출력 신호를 수신하고, 선정된 상한(upper limit) 신호와 선정된 하한(lower limit) 신호를 비교하여 상기 위상 검출기의 출력 신호가 상기 상한 신호보다 위인 경우는 제1 카운트 값을 갖는 상기 선택된 카운트 값을 제공하고, 상기 위상 검출기의 출력 신호가 상기 하한 신호보다 아래인 경우는 제2 카운트 값을 갖는 상기 선택된 카운트 값을 제공하고, 상기 위상 검출기의 출력 신호가 상기 상한 신호 및 하한 신호의 사이에 있는 경우는 제3 카운트 값을 갖는 상기 선택된 카운트 값을 제공하기 위한 카운트 선택기(count selector)
    를 더 포함하는 제어 회로.
  4. 제3항에 있어서, 상기 카운트 선택기는
    상기 위상 검출기에 연결되어 상기 위상 검출기의 출력 신호를 수신하고 상기 선정된 상한 신호와 비교하여 상기 위상 검출기의 출력 신호가 상기 상한 신호보다 위인 경우에 업 신호(up signal)를 제공하기 위한 상한 비교기,
    상기 위상 검출기에 연결되어 상기 위상 검출기의 출력 신호를 수신하고 상기 선정된 하한 신호와 비교하여 상기 위상 검출기의 출력 신호가 상기 하한 신호보다 아래인 경우에 다운 신호(down signal)를 제공하기 위한 하한 비교기,
    상기 상한 비교기 및 상기 하한 비교기에 연결되어 상기 업 신호 및 상기 다운 신호를 수신하고 상기 상한 비교기로부터 상기 업 신호를 수신할 때 상기 제1 카운트 값을 갖는 상기 선택된 카운트 값을 제공하고, 상기 하한 비교기로부터 상기 다운 신호를 수신할 때 상기 제2 카운트 값을 갖는 상기 선택된 카운트 값을 제공하고, 업 신호 또는 다운 신호 어느 것도 수신되지 않았을 때는 상기 제3 카운트 값을 갖는 상기 선택된 카운트 값을 제공하기 위한 업다운 카운터(up-down counter)
    를 더 포함하는 제어 회로.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 수평 출력 회로는
    상기 롤 오버 카운터 및 상기 발진기에 연결되어 상기 롤 오버 카운터로부터의 로드(load) 신호, 상기 발진기 출력 신호 및 소정의 듀티 사이클 입력(duty cycle input)을 수신하고, 정지 펄스 시간을 표시하는 펄스 폭 신호를 제공하기 위한 펄스 폭 카운터,
    상기 제2 비교기 및 상기 펄스 폭 카운터에 연결되어 상기 제어 신호 및 상기 펄스 폭 신호를 수신하고, 적어도 한 개의 펄스를 포함하는 구동 신호를 발생시키기 위한 에지 디코더(edge decoder) - 상기 펄스의 지속 기간은 상기 제어 신호에 의해 표시되는 상기 시작 펄스 시간과 상기 펄스 폭 신호에 의해 표시되는 상기 정지 펄스 시간에 종속됨 - , 및
    상기 에지 디코더에 연결되어 상기 구동 신호를 수신하고 상기 수평 구동 신호를 발생시키는 수평 구동기
    를 포함하는 제어 회로.
  6. 제5항에 있어서, 상기 수평 출력 회로는 상기 펄스 폭 카운터에 연결되어 그 내부에 저장되어 있는 상기 소정의 듀티 사이클 입력을 수신하고, 상기 펄스 폭 카운터에 상기 소정의 듀티 사이클 입력을 제공하기 위한 래치
    를 더 포함하는 제어 회로.
KR1019970034644A 1996-07-24 1997-07-24 비디오영상표시제어장치 KR100267002B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG9610365 1996-07-24
SG9610365-0 1996-07-24

Publications (2)

Publication Number Publication Date
KR980013247A KR980013247A (ko) 1998-04-30
KR100267002B1 true KR100267002B1 (ko) 2000-09-15

Family

ID=20429444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034644A KR100267002B1 (ko) 1996-07-24 1997-07-24 비디오영상표시제어장치

Country Status (3)

Country Link
US (1) US6005634A (ko)
JP (1) JPH10136229A (ko)
KR (1) KR100267002B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2978856B2 (ja) * 1997-09-29 1999-11-15 山形日本電気株式会社 水平走査パルス信号制御回路
US6177959B1 (en) * 1997-12-31 2001-01-23 Telecruz Technology, Inc. Circuit and method for generating a clock signal synchronized with time reference signals associated with television signals
JP3270406B2 (ja) * 1998-12-08 2002-04-02 エヌイーシーマイクロシステム株式会社 ポジション制御回路
US6819305B2 (en) * 1999-01-28 2004-11-16 Conexant Systems, Inc. Method and apparatus for detection of a video display device
KR100335490B1 (ko) * 1999-02-10 2002-05-04 윤종용 음극 선관 구동용 전압 발생 장치 및 방법
US6452425B1 (en) * 2001-02-13 2002-09-17 Exar Corporation Automatic frequency rate switch
US7126592B2 (en) * 2002-08-26 2006-10-24 Intel Corporation Forming modulated signals that digitally drive display elements

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2048605B (en) * 1979-05-04 1983-03-30 Philips Electronic Associated Television receiver synchronizing arrangement
US4351001A (en) * 1980-12-29 1982-09-21 Motorola, Inc. Horizontal phase lock loop for television
US4802009A (en) * 1987-07-13 1989-01-31 Rca Licensing Corporation Digitally controlled phase locked loop system
NL8902579A (nl) * 1989-10-18 1991-05-16 Philips Nv Schakeling in een beeldweergeefinrichting met een videosignaalverwerkingsschakeling en een lijnsynchroniseerschakeling.
CA2038780C (en) * 1990-03-26 1995-10-24 Todd J. Christopher Adjustable video/raster phasing for horizontal deflection system
US5121086A (en) * 1991-04-09 1992-06-09 Zenith Electronics Corporation PLL including static phase error responsive oscillator control
US5179321A (en) * 1991-12-30 1993-01-12 Thomson Consumer Electronics, Inc. Centering circuit
JPH06334894A (ja) * 1993-05-19 1994-12-02 Toshiba Corp 水平同期装置

Also Published As

Publication number Publication date
JPH10136229A (ja) 1998-05-22
KR980013247A (ko) 1998-04-30
US6005634A (en) 1999-12-21

Similar Documents

Publication Publication Date Title
US5394020A (en) Vertical ramp automatic amplitude control
US4686432A (en) Vertical deflection circuit for electron beams in picture tubes
KR100267002B1 (ko) 비디오영상표시제어장치
US6140881A (en) Display apparatus with a circuit for controlling the input voltage of PLL according to display mode and method
EP0713627B1 (en) Synchronizing arrangement and method
US5223931A (en) Synchronized scanning at horizontal frequency
RU2108684C1 (ru) Строчная отклоняющая система и горизонтально центрирующая схема для видеосигналов из альтернативных источников
US6795043B2 (en) Clock generation circuit having PLL circuit
KR100379313B1 (ko) 동기주사회로
JP2978856B2 (ja) 水平走査パルス信号制御回路
US4795949A (en) Deflection current correction circuit
US6424379B1 (en) Vertical synchronization separation circuit
JP3333216B2 (ja) 水平偏向システム
US5329367A (en) Horizontal blanking
KR100256160B1 (ko) 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치
KR960014329B1 (ko) 발진회로
US6226344B1 (en) Generation of a time period
JPH10191093A (ja) デジタル水平フライバック制御回路
US6417632B1 (en) Deflection apparatus and control method thereof
JP4540246B2 (ja) 偏向回路
KR100270972B1 (ko) 모니터의 수직 사이즈 제어 회로
RU2215372C2 (ru) Система горизонтального отклонения
KR820000207B1 (ko) 시간 교정 수평 편향 회로
JPH09214798A (ja) Ｐｌｌ回路
KR0135987B1 (ko) 핀 밸런스 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee