JP3333216B2 - 水平偏向システム - Google Patents

水平偏向システム

Info

Publication number
JP3333216B2
JP3333216B2 JP08744991A JP8744991A JP3333216B2 JP 3333216 B2 JP3333216 B2 JP 3333216B2 JP 08744991 A JP08744991 A JP 08744991A JP 8744991 A JP8744991 A JP 8744991A JP 3333216 B2 JP3333216 B2 JP 3333216B2
Authority
JP
Japan
Prior art keywords
frequency
signal
timing signal
locked loop
phase locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08744991A
Other languages
English (en)
Other versions
JPH0779357A (ja
Inventor
ユージン フアーンスラー ロナルド
ロドリゲス−カバゾス エンリーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JPH0779357A publication Critical patent/JPH0779357A/ja
Application granted granted Critical
Publication of JP3333216B2 publication Critical patent/JP3333216B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/30Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical otherwise than with constant velocity or otherwise than in pattern formed by unidirectional, straight, substantially horizontal or vertical lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Details Of Television Scanning (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Absorbent Articles And Supports Therefor (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一般的に言ってテレ
ビジョン装置の水平偏向システムの分野に関するもので
ある。より詳しくは、この発明は基本的な水平走査周波
数すなわち標準水平走査周波数よりも高い周波数でビデ
オ信号を表示するシステムに有用な水平同期信号を発生
する技術に関するものである。
【0002】
【発明の背景】テレビジョン装置では、ラスタ走査を発
生する回路は表示しようとするビデオ信号に同期してい
る必要がある。たとえば、標準NTSC信号は飛越し型
の連続フィールドで表示され、この場合各フィールドは
約15734Hzの基本的な水平走査周波数すなわち標
準水平走査周波数のラスタ走査動作によって発生する。
【0003】ビデオ信号のこの基本的な走査周波数は、
H 、1fH および1Hというように多様に表現され
る。1fH 信号の実際の周波数はビデオ標準の違いによ
って変化する。テレビジョン装置の画質を改善しようと
する努力によって、ビデオ信号を順次方式で非飛越し型
に表示するシステムが開発された。順次走査方式では、
飛越し型の2フィールドのうちの1つを走査するために
割当てられた時間と同じ時間内に、各表示フレームを走
査せねばならない。
【0004】従って、水平走査周波数は飛越し型ビデオ
信号の場合の2倍にしなければならない。この様な順次
走査型表示用の走査周波数は2fH および2Hという様
に種々の形に表現される。米国の標準による2fH 走査
周波数は、たとえば、約31468Hzである。放送用
またはケーブル伝送用としてより高い水平走査周波数、
たとえば2fH 、を有するビデオ信号を、4fH でまた
は他の倍数周波数で表示する場合にも、上記と同様な関
係になる。
【0005】ビデオ信号中の第1の水平同期信号、たと
えば1fH から、第2の水平同期信号たとえば2fH
発生させる場合に遭遇する可能性のある問題は、その第
1同期信号の周期内に第2同期信号が充分高精度の対称
性をもって確実に位置づけされるようにすることであ
る。第2信号の周期は、第1信号中のパルスの端縁部の
揺らぎ(ジッタ)のために変動しやすい。もしも、たと
えばどの1fH 周期内においても2fH 同期信号の対称
性が充分に正確でなかったとすると、たとえばラスタ中
の1本おきの線における2fH 走査が他の線におけると
は異なった時点で開始されるようになる。
【0006】この様な事態になると、たとえば図8に示
されるように、ラスタ分離現象が生じる。ラスタ2は、
右方へ偏った画像部分Rを形成する1本おきの走査線か
ら成る第1セットと、左方へ偏った画像部分Lを形成す
る1本おきの走査線の第2セットを持っている。隣接す
る走査期間のそれぞれに流れるヨーク電流のピーク・ピ
ーク値は異なるので、隣接する帰線パルスの振幅は異な
ったものとなる。隣接する走査期間中に相異なるピーク
・ピーク値のヨーク電流が流れる理由は、隣接する走査
期間の長さがそれぞれ異なるからである。
【0007】隣接する線相互間における走査の差の量
は、その期間の差の大きさと、偏向回路の全エネルギ回
収効率とによって決まる。図8には、このラスタ分離現
象が誇張して描かれており、部分Lの走査線は部分Rの
走査線よりも早期に始まっている。しかし、隣接走査期
間相互間の100ナノ秒程度に過ぎない時間差でも、
容できない大きさのラスタ分離を引起こすことがある
【0008】位相ロックループ・システムは広く周知で
あり、またテレビジョン装置に利用されている。事実、
正確な1f同期信号を生成するために2重位相ロック
ループ・システムが開発されている。その様なシステム
では、第1位相ロックループは通常の位相ロックループ
であって、電圧制御発振器の出力、またはカウンタで分
周されたデジタル発振器の出力を、陰極線管に表示すべ
き処理されたビデオ信号から分離した入来水平同期パル
スと比較し、続いてそのパルスにロックする作用を行な
う。
【0009】第2位相ロックループは、同様に1fH
動作するものであるが、第1ループにおけると同じ発振
器出力を、1fH 走査電流の発生に使用される偏向ヨー
クの両端間に生じる帰線電圧を表わす1fH 周波数のパ
ルスと比較する。この第2の位相比較によって得られる
誤差電圧はパルス幅変調信号の発生に使用されるもの
で、この変調信号は、1fH 出力装置のターンオン開始
を、続いて帰線開始または垂直フィールド内の各線の位
相を、決定する。このパルス幅変調出力信号と1fH
力スイッチングトランジスタ間の一定マーク/スペース
比は、1ショット・タイミング装置で与えることができ
る。
【0010】第1位相ロックループのループ応答は通常
比較的遅い。従って、この第1位相ロックループは、通
常、狭い帯域幅を有し、受信区域の周辺部におけるよう
に入力RF信号強度が弱い場合における位相揺らぎの低
減を最適化している。第2位相ロックループは、通常、
より速いループ応答を持っている。そのため、第2位相
ロックループは広い帯域幅を有し、水平出力トランジス
タの蓄積時間の変動および高電圧変圧器の同調作用に起
因するラスタ走査電流の変動に、非常に緊密に追随する
ことができて、その結果あらゆるビーム電流負荷状態の
下で真直ぐでわん曲しないラスタを得ることができる。
【0011】この動作モードに対する唯一の例外は、ビ
デオカセット・レコードまたはそれに類似する物からの
信号にこの第1位相ロックループを適合させる場合に要
する妥協に関することで、上記の信号の場合には位相に
最高10マイクロ秒の階段状変化を生ずることが時々生
じる。受像機の動作に顕著な総合的な低下を生じさせる
ことなく、充分に対弱小信号動作を行い得るように、各
ループ応答の調整(妥協)を行なうことができる。
【0012】たとえば1fH の第1同期信号の非対称性
は、位相ロックループ中の位相比較器に帰還信号として
第1の、すなわち1fH の、タイミング信号を使用する
ことが必要な、この同期システムに使用する位相ロック
ループの性質自体によって、導入される。従来は、この
非対称性は、たとえば第1位相ロックループの動作に関
連して使用される特別の信号処理回路および/または1
H タイミング信号を2fH タイミング信号または同期
信号に変換するために使用する回路によって、補正され
ていた。その様なやり方は、コストが高くなり、また偏
向回路を通して伝達される同期情報に不要な遅れを与え
る欠点がある。
【0013】
【発明の概要】この発明の一つの特徴は、同期/タイミ
ング信号の周期的な乱れに起因する非対称性がある様
な、倍数走査周波数でビデオ信号を表示する場合に使用
する正確な同期回路を具えた水平偏向システムを提供す
ることである。この発明の上記特徴に従えば、第1位相
ロックループが、ビデオ信号における水平同期成分に相
当する第1水平同期周波数の第1のタイミング信号を発
生する。変換器回路によって、この第1タイミング信号
から、上記第1の周波数の倍数である第2の周波数を有
しかつ上記第1の周波数に相当する周波数で周期的に周
波数が変動するような、第2タイミング信号が取出され
る。
【0014】第2位相ロックループが、上記第2タイミ
ング信号と、第2周波数に応じた帰還信号を受入れ、か
つ第2周波数の平坦な水平同期信号を発生する電圧制御
発振器を具えている。この第2位相ロックループは、電
圧制御発振器が第2タイミング信号の変動速度のように
速い周波数変化をしないように阻止するループ応答特性
を持っている。水平出力偏向段がこの第2位相ロックル
ープに結合されて、第2周波数に応じて同期水平走査を
行なうようにされている。上記2つの位相ロックループ
は、信号周波数変換器、すなわち倍周器と共にタンデム
構成をとっている。第1位相ロックループによって発生
されるタイミング信号の対称性、または上記変換器から
抽出された倍数周波数タイミング信号の対称性を修正す
るのに、上記以外の付加信号処理回路は必要としない。
【0015】一実施例においては、上記第1位相ロック
ループは第1水平走査周波数例えば1fH で動作し、電
圧制御発振器を含む第2位相ロックループは第1周波数
の倍数2fH である第2水平走査周波数で動作する。第
1位相ロックループは、1f H 電圧制御発振器の出力、
またはカウンタで分周した発振器の出力は、入来1fH
ビデオ信号の同期信号に同期させる。第2位相ロックル
ープは、ラスタ走査を、2fH スピードアップ・ビデオ
処理システムからの2fH ビデオ信号に同期させる。
【0016】第1タイミングの周期内における第2タイ
ミング信号の対称性が正確である必要はない。それよ
り、第2位相ロックループは、第1タイミング信号の5
0%のデューティサイクルからの偏移による非対称誤差
を平均化するループ動作を特徴としている。それによっ
て、第2位相ロックループは非対称性の補正を自動的に
行い、また同時に、水平出力偏向段を発生した第2同期
信号にロックする。この第2同期信号と水平偏向回路は
同一周波数と互いに固定された位相関係を持っている。
【0017】第2位相ロックループの応答は、第1タイ
ミング信号のすべての成分を排除できるように充分遅い
が、ビデオカセットレコーダ型の信号に対しては、それ
らが先ず第1ループからの応答を次に第2ループからの
応答を生成するので、それに充分追随できるように速
い。第2位相ロックループは、その電圧制御発振器が未
修正の第2タイミング信号の非対称性による誤差信号の
変化ほど速く周波数変化することを防ぐための、低域通
過フイルタを持っている。この誤差信号は第1タイミン
グ信号の周波数で変化する。
【0018】1fH 対2fH システムでは、たとえば、
2fH 電圧制御発振器は、変換器から得られる、1fH
周波数で変化する未修正の2fH タイミング信号の周波
数変動に対して急速には応答しない。2fH 電圧制御発
振器がたとえば誤差修正制御信号に応動して周波数を少
し増大させる時点までに、誤差制御信号はその周波数を
低下させようとする。これによって、誤差信号は或る平
均値により近い値に近づけられ、平坦な2fH 周波数が
得られる。ラスタの曲がりは第2位相ロックループの高
速性によって修正される。
【0019】この発明の上記とは別の特徴は、同期信号
またはタイミング信号における周期的な乱れに起因する
倍数周波数同期システム中の非対称性誤差を修正するた
めの平滑化回路を提供することである。この発明の上記
特徴に従えば、信号源は、第2の低い周波数に応じた周
波数で周期的に周波数の変化する、第1周波数の第1タ
イミング信号を発生する。 位相ロックループは、この
第1タイミング信号と第1周波数に応じた帰還信号とを
受入れ、また第1周波数の平坦な水平同期信号を発生す
る可制御発振器を具えている。この位相ロックループ
は、この可制御発振器が第1タイミング信号の変化速度
のような速さで周波数変化をすることを阻止するよう
な、特性ループ応答を持っている。水平出力偏向段はこ
の位相ロックループに結合されていて、第1周波数に従
って同期水平走査を行なうようになっている。
【0020】誤差は、第2周波数に従って、如何なる信
号成分も排除するようにされた、位相ロックループ中の
低域通過フイルタの動作によって修正される。第2位相
ロックループは、ビデオ信号の水平同期成分に同期し
た、第2周波数に応じた第2タイミング信号を発生す
る。低域通過フイルタは、発振器が、第2タイミング信
号の周期内における第1タイミング信号の非対称性に起
因する誤差信号の変化と同様に速い周波数変化をするこ
とを、阻止する。その結果、誤差信号は或る平均値にな
る傾向を示し、それで発振器の出力は平滑化される。第
1周波数は上記第2周波数の倍数、たとえば偶数倍の周
波数である。
【0021】
【実施例】2fH の走査周波数(走査率)で1fH ビデ
オ信号を表示させるための同期装置が第1図にブロック
図の形で示され、全体が参照番号10で示されている。
アナログ回路12は、例えば同期分離器14、位相比較
器16、および1fH の周波数の出力信号を持った電圧
制御発振器18とからなる。図では、電圧制御発振器1
8は1fH VCOと示されている。1fH ビデオ信号は
同期分離器14へその入力としてライン11を経て供給
される。1fH ビデオ信号は標準のNTSC飛越し走査
ビデオ信号でよい。同期分離器14は、ライン13を経
て位相比較器16の一方の入力に水平同期パルスを供給
し、他の出力ライン(図示せず)上に垂直同期パルスを
供給する。ライン15上の位相比較器16の出力はLP
Fと示された低域通過フイルタ20にその入力として供
給される。ライン15上に位相比較器16によって発生
された誤差制御信号は低域通過フイルタ20によって積
分されて、電圧制御発振器18に対する誤差制御信号が
生成される。ライン20上の電圧制御発振器18の出力
は1fH の周波数のタイミング信号である。ライン17
上の1fH タイミング信号は1fH −2fH 変換器22
へその入力として供給される。ライン17上の1fH
イミング信号はライン19を経て位相比較器16へその
第2の入力として戻される。位相比較器16、電圧制御
発振器18およびライン19は1fH の周波数の出力信
号を発生する第1の位相ロックループを構成する。ライ
ン17上の1fH のタイミング信号はライン11上の1
Hビデオ入力信号の同期信号に位相ロックされてい
る。
【0022】1f−2f変換器22はライン17上
の1fタイミング信号からライン23上に供給される
2fの周波数のタイミング信号を発生する。ライン2
3上の2fのタイミング信号は、2f 基準信号と
された未補正タイミング信号である。1f−2f変換
器22の動作については図3を参照して以下に詳細に説
明する。
【0023】ライン23上の2fH タイミング信号は、
ライン17上の1fH タイミング信号が完全に、あるい
はほぼ完全に50%のデューティサイクルを持ってお
り、また1fH −2fH 変換器22に厳しい公差を持っ
た部品が使用される限りにおいてのみ対称となる。実際
問題として1fH のタイミング信号のデューティサイク
ルは1fH のジッタのために50%のデューティサイク
ルから好ましくない変動を示す可能性がある。
【0024】1fジッタという用語は、ここでは電圧
制御発振器18に対する誤差補正信号である低域通過フ
イルタ20の出力の1fの周期的変動を表すものとし
て使用されている。1fのジッタにより電圧制御発振
器18の出力に1fの周波数で周期的な変動を生じさ
せる。図2(a)に示す1fの同期パルスは同期分離
器14によって1fビデオ信号から分離される。図2
b)に示す誤差信号、すなわち制御電圧は1fのジ
ッタがどのようにして生ずるかを代表的に示したもので
ある。ジッタは1fのタイミング信号を位相比較器1
6に帰還することによって生ずる。誤差信号は1/f
の期間の殆ど全部にわたって徐々に減少し、それによっ
て1fVCOの周波数は各1/fの期間にわたって
徐々に低下する。図2(c)に示す電圧制御発振器18
によって発生された1fの信号は同期パルスに位相ロ
ックされている。電圧制御発振器18の出力信号の周波
数は1fの同期パルスに追随して変化する。1f
信号から引出された2fのタイミング信号は図2
d)に示すように1fの信号の各周期中に2個のパ
ルスを含んでいる。図示の第1の2fパルスは周期t
をもち、次に続く2fのパルスは周期tをもって
いる。1fのVCOに対する制御信号特有の変動によ
って周期tとtは等しくならない場合がある。例え
ば図2(c)に示すように、tはtよりも短い。従
って、未補正の2f 基準信号によって生ずるリトレー
スパルスは、図2(e)に示すように、交互の周期t
の期間よりも交互の周期tの期間の方が振幅が大であ
る。異なる振幅Y1、Y2をもつ交番する一連のリトレ
ースパルスは図8に例示するように異なる開始点をもっ
た2組の異なる走査線を生成する。ライン23上の未補
正タイミング信号(2f 基準信号)は分離ラスタを生
じさせる可能性がある好ましくない非対称性を呈する。
【0025】第2の位相ロックループは、産業形式CA
1391として実施されているテレビジョン水平処理回
路24によって形成される。CA1391の機能には、
位相比較器、発振器、VCC電圧調整器および前置駆動器
を含んでいる。
【0026】ライン17上の1fタイミング信号中の
ジッタによって悪影響を受けるものとして述べたライン
23上の2f 基準タイミング信号はテレビジョン水平
処理回路24の位相比較器26に入力として供給され
る。ライン25上の位相比較器26の出力は低域通過フ
イルタ30に入力として供給される。電圧制御発振器2
8は2fの周波数の出力信号を発生する。位相比較器
26によって発生された誤差制御信号は低域通過フイル
タ30によって積分される。電圧制御発振器28は、そ
の出力ライン27上に水平出力回路32に対する補正済
の2f信号を発生する。水平出力回路32は水平走査
電流を発生し、これをライン33上に2fリトレース
パルスとして供給する。リトレースパルスは遅延回路3
4の入力に供給され、補正済2f信号を未補正2f
−REFタイミング信号に関して調整する。未補正2f
−REFタイミング信号は、1f−2f変換器2
2を通して1fタイミング信号と固定された位相関係
を持っている。ライン35上の遅延回路34の出力は位
相比較器26に対する第2の入力である。
【0027】第2の位相ロックループは、1fタイミ
ング信号のジッタによって生じる2f−REFタイミ
ング信号中のパルスの周期および周波数の変動を平均す
るように動作する。さらに詳しく言えば、各位相ロック
ループの低域通過フイルタの時定数は、2f位相ロッ
クループのループ応答よりも低速のループ応答をもった
1f位相ロックループを与えるように設定されてい
る。1fループは比較的低速、すなわち狭い帯域幅を
有し、受信区域の周辺部で現れる可能性がある減少した
RF信号強度における位相ジッタの除去を最適の状態で
行うことができる。2fループは一般には高速で、広
い帯域幅を有し、水平出力トランジスタの蓄積時間の変
動や高電圧変成器のチューニング効果によるラスタ走査
電流の変動に対して最適状態で追従することができる。
その結果、全てのビーム電流の負荷状態の下で直線的な
曲がりのないラスタが得られる。この動作モードの例外
は、時には最大10マイクロ秒のステップ状の変動が生
ずるビデオカセットレコーダ等からの信号に適応させる
ために1fループに必要な妥協に関するものである。
受信機の総合特性をそれほど低下させることなく弱い信
号特性に対して妥協を行うことができる。
【0028】所定の1fの周期内における2fパル
スの対称性が、所定の1fの周期内の2個のパルスの
最初のパルスの周波数が高すぎるような場合には、次の
パルスの周波数は低すぎ、上記最初のパルスの周波数が
低すぎるような場合には、次のパルスは高すぎる。図2
c)を参照すると、t+tは一定で、周期1f
に等しい。2f 基準信号の変動は常に各1fの周期
に対して反対極性の連続する誤差信号を発生させる。こ
れは、所定の1fの周期中にたまたま非対称誤差が存
在せず、誤差電圧も存在しない場合を除いて常に真であ
る。
【0029】2fの低域通過フイルタは、未補正2f
−REFタイミング信号中で、1fの周波数で生ず
る変動により誤差信号中に生ずる変化と同程度の速さで
2f電圧制御発振器の周波数を変化させることはな
い。2f電圧制御発振器が、例えばtの周期の間に
2f 基準タイミング信号の周波数の増加に応答して周
波数を僅かに低下させるまでには、誤差信号は同じ1f
の周期の後続する周期tの期間中における2f
準信号の周波数の低下に応答して周波数を上昇させるよ
うに変化する。これは誤差制御信号を平均値に近づける
ように駆動する効果を有し、これによって滑らかな2f
駆動信号を生じさせる。従って、ライン27上の補正
済2f同期信号は1fタイミング信号の周期の期間
中充分に対称になって、ラスタの分離を防止することが
できる。さらに平たく言えば、第2の位相ロックループ
は補正済2f信号を1f同期信号にロックするよう
に作用するのみならず、第2の位相ロックループは1f
のジッタによる2f 基準信号のタイミング誤差を平
均化するように作用する。タイミング誤差は発振器を含
まない位相制御ループを使用しても修正できない。
【0030】図3は図1の回路で用いることのできる1
H −2fH 変換器回路22を示す。回路22はライン
17に現れる1fH タイミング信号に応答して2fH
タイミング信号をライン23に発生させる。ライン23
に現れる2fH 基準信号の正のパルスはトランジスタQ
14が導通している時に生成される。トランジスタQ1
5のコレクタには反転出力信号が得られる。トランジス
タQ14の導通は2対のトランジスタスイッチQ10、
Q11とQ12、Q13によって制御される。
【0031】1fタイミング信号はキャパシタC2を
通して変換器回路22に容量的に結合される。キャパシ
タC2の働きは、ライン21上の波形で示すように、1
タイミング信号の各立上がり縁を正のパルスに変換
し、各立下がり縁を負のパルスに変換することである。
このようなパルスがない場合には、トランジスタQ12
のベースにおける電圧レベルは、抵抗R12とR13に
より形成された分圧器の働きによって、Vcc/2とな
る。Vccは、例えば、+16Vである。トランジスタ
Q12とQ13のエミッタにおける零入力電圧はトラン
ジスタQ12がエミッタホロワ構成であることにより、
cc/2−Vbeとなる。ダイオードD11の陽極も
cc/2となり、従って、その陰極の電圧はVcc
2−Vbeとなり、この電圧はトランジスタQ13のベ
ースに現れる。従って、この零入力状態では、トランジ
スタQ12はターンオンされ、トランジスタQ13はタ
ーンオフとなる。トランジスタQ11のベースは、ダイ
オードD10の両端間の電圧降下のために、Vcc/2
−Vbeとなる。トランジスタQ10のベースはライン
21に接続されており、その電圧はVcc/2である。
トランジスタQ10とQ11のエミッタの電圧はVcc
/2−Vbeである。従って、同じ零入力状態では、ト
ランジスタQ10はターンオンされ、Q11はターンオ
フされる。正の電圧スパイクによってダイオードD11
の陽極の電圧レベルがVcc/2+Vbeに上昇する
と、トランジスタQ13のベースの電圧はVcc/2に
上昇し、充分な大きさとなってトランジスタQ13をタ
ーンオンさせる。同時に、トランジスタQ12はターン
オフされる。トランジスタQ13がオンになると、トラ
ンジスタQ14のベースがアース電位とされ、トランジ
スタQ14はターンオンされる。トランジスタQ14が
ターンオンされると、トランジスタQ14のコレクタに
2f周波数の正のパルスが生成される。ライン17に
現れた正の電圧スパイクが終了すると、キャパシタC2
の両端間の付加電圧が、抵抗R14とキャパシタC2の
値によって決まる時定数で放電される。キャパシタC2
が充分放電すると、トランジスタQ13がターンオフさ
れ、トランジスタQ12がターンオンされる。トランジ
スタQ13がオフになると、トランジスタQ14がオフ
となって、2fパルスが終了する。負の電圧スパイク
によってライン21上の電圧がVcc/2−Vbeまで
低下すると、トランジスタQ11がターンオンされ、ト
ランジスタQ10がターンオフされる。トランジスタQ
11がターンオンすると、トランジスタQ10はターン
オフされる。トランジスタQ11がターンオンすると、
トランジスタQ14がターンオンし、新たに正の2f
パルスが生成される。負の電圧スパイクが終了し、キャ
パシタC2の電荷が放電されると、トランジスタQ11
がターンオフしトランジスタQ10がターンオンする。
トランジスタQ11がターンオフすると、トランジスタ
Q14がターンオフし、正のパルスが終了する。ライン
23上の2f準信号のパルスの幅はある程度変動す
ることがあるが、その変動は、1391型集積回路の位
相比較器26が縁(エッヂ)に応動するものであるの
で、問題にならない。必要なことは、2f準信号の
パルス幅が、位相比較器の他方の入力であるリトレース
パルスから引出されたパルスの約2分の1よりも広くな
ければならないという点である。この最低幅はキャパシ
タC2と抵抗R14を適切に選ぶことによって得ること
ができる。同時に、このパルス幅は、変換器回路におけ
る高速スイッチング応答を維持するために必要な狭さに
維持されるべきである。
【0032】2f偏向同期システムのための同期シス
テム40が図4にブロック図で示されている。図1に示
されているワンチップ(アナログ回路)12は産業用タ
イプTA8360ワンチップとして実施されている。ラ
イン11上の1fビデオ信号は同期分離器14に入力
として与えられている。同期分離器14はライン43に
垂直同期パルスを、また、ライン13に1fの水平同
期パルスを生成させる。図5(a)に示すライン13上
の1f同期信号は位相比較器16に入力として供給さ
れる。図5(b)に示すライン15に現れる位相比較器
16の出力は低域通過フィルタ20′に供給される誤差
制御信号入力である。例えば、TA8360中の低域通
過フィルタの周波数特性は、主として、外部タイミング
成分によって決まる。従って、ブロック20′は点線で
示してある。この外部素子としては、例えば、10μF
のキャパシタと、このキャパシタとアースの間に接続さ
れた3Kの抵抗とからなる直列RC回路網がある。電圧
制御発振器48は、セラミック共振回路50に応答して
32fの周波数で動作する。図5(c)に示すライン
49上の公称32fのタイミング信号は1/32分周
回路52に供給される。ライン17に現れる1/32分
周回路52の出力は図5(d)に示すような1f駆動
信号である。1f信号はライン55を通して位相比較
器16の他方の入力に供給され、そうすると、図
(b)の誤差制御電圧が図示のように1fのリプルに
より悪影響を受けて変化することがある。位相比較器1
6に帰還される1fパルスの幅が広すぎる場合には、
例えば、直列接続されたキャパシタ54によって、パル
ス幅を狭くすることができる。共振回路50の32f
出力はライン51を通してワンチップの外部にも現れ
る。
【0033】順次走査制御回路56は複数の制御機能を
持っている。ライン51に現れる共振回路50の32f
H 出力とライン17に現れる1fH 出力とは1/16分
周回路58に入力として与えられる。32fH 信号は回
路58に対するクロック(CLOCK)として働く。1
/16分周回路の出力は周波数2fH 、即ち、1/32
分周回路の出力の周波数1fH の2倍の周波数のタイミ
ング信号である。ライン17上の1fH タイミング信号
は1/16分周回路58のカウンタを起動し、回路58
をライン17上の1fH 信号に同期させるためのプリセ
ット(PRESET)同期信号として働く。ライン59
に現れる1/16分周回路58の出力はパルス幅回路6
0に供給される。パルス幅回路60は、ライン61に現
れる未補正2fH 基準信号中のパルス幅が、CA139
1タイプの集積位相ロックループ回路62中の位相比較
器64が適正な動作をし得るに充分な広さを持つように
する。
【0034】図1に示した回路の場合と同様に、2fH
基準信号は、1fH 信号の初めのデューティサイクルが
50%の時のみに対称性を呈する。32fH VCO(電
圧制御発振器)への誤差制御電圧に対する1fH リプル
の影響は図5(b)の波形に現れている。この誤差制御
信号は各1fH 期間中に周期的に低下する。従って、3
2fH VCOの出力周波数fVCO は各1fH 期間中に周
期的に低下する。周波数が低下すると、32fH VCO
からの各後続出力パルスの周波数は次第に低くなってい
く。周波数が減少すると、パルス幅1/fVCO は増大す
る。分周回路58は、32fH VCOの32個の出力パ
ルス分の周期を持つ1fH 信号の周期を半分にすること
により、即ち、各々が16個のパルスからなる2つの周
期に分割することにより、1fH 信号の周波数を2倍に
する。しかし、32fH VCO周波数が低下し、パルス
幅が周期的に増大するために、前半16個のパルスの合
計幅tA は、後半16個のパルスの合計の幅tB よりも
狭くなる。tA の長さがtB の長さに等しくない場合
は、デジタル分周回路の精度には関係なしに、2fH
準タイミング信号は1fH 信号の期間内で対称性を示さ
ない。このような非対称性のために、図2(e)に示し
たリトレースパルスの場合と同じく、図5(f)に示す
ようにリトレースパルスの振幅がY1とY2で交番し、
その結果、ラスタが分離してしまう。従って、デジタル
回路により生成される2fH 基準信号も未補正信号とし
て扱われ、更に処理する必要がある。
【0035】ライン65に現れる位相比較器64の誤差
制御信号は低域通過フィルタ63に供給される。低域通
過フィルタ63の出力は、周波数2fH で動作し、2f
H VCOとして示した電圧制御発振器66に制御入力と
して供給される。1391型発振器の動作周波数と低域
通過フィルタの周波数応答は、図7により詳しく示すよ
うに外部タイミング素子により決まるので、ブロック6
3は点線で示してある。低域通過フィルタ63の周波数
特性は、例えば、1.5μFのキャパシタC53と2K
の抵抗R68とで形成された直列RC回路網によって決
まる。ライン67上には、電圧制御発振器66の出力と
して、水平出力回路68に対する補正済2fH 同期信号
が供給される。ライン69には水平出力回路68からの
出力が2fH リトレースパルスの形の2fH 信号が供給
される。この2fH リトレースパルスはランプ発生器7
0に入力として供給される。ランプ発生器70は手動遅
延回路72によって手動で位相遅延が与えられる。ライ
ン71に現れるランプ発生器70の出力はキャパシタC
56によりライン73を通して位相比較器64の他方の
入力として交流結合される。
【0036】図6(a)〜(d)は、図4の回路によっ
て生成された1fタイミング信号と2f基準タイミ
ング信号の相対位相位置を示す。図6(a)は同期分離
器14により分離され、ライン13を通して位相比較器
16に供給された1f同期パルスを示す。図6(b)
はライン55に現れる1/32分周器52の1f出力
を示す。従って、第1の位相ロックループは、1f
ルスの前縁と1f同期パルスの、例えば、中間点との
相対位相を保持するものである。この整合は、キャパシ
タ54として示されている遅延あるいはフィルタ回路に
よって調整できる。図6(a)および(b)に示すよう
に、遅延回路54はいかなる遅延も挿入しない。図6
(c)はパルス幅回路60によってライン61に生成さ
れる2f基準信号を示し、この信号は第2の位相ロッ
クループ62の位相比較器64への一方の入力である。
図1の回路の場合と同様、図4の第2の位相ロックルー
プ62は補正済2f信号を1f同期信号にロック
し、また、1fジッタによる未補正2f基準信号の
非対称タイミング誤差を平均化するように働く。図6
(d)はライン69に現れるランプ発生器70に供給さ
れる2fリトレースパルス示す。ランプ発生器70用
の手動制御回路72により、補正済2fパルスと2f
リトレースパルスとの間の位相の差の調整ができる。
【0037】図4のブロック図の一部の概略回路図を図
7に示す。位相ロックループ62は産業用タイプCA1
391集積回路で実施されている。回路62は発振器6
6、位相検出器64、前置駆動段(プリドライバ)8
4、位相検出器出力駆動段86およびVcc電圧調整器8
7を含んでいる。発振器66はRC形式のもので、端子
7を周波数の制御に用いている。外付けのキャパシタC
51が端子7からアースに接続されていて、端子6と7
の間に接続された外付けの抵抗R62を通して充電され
る。端子7の電圧が内部電圧バイアスを越えると、キャ
パシタC51は内部の抵抗を通して放電する。この導通
によって駆動パルスが発生する。この駆動パルスはキャ
パシタが充分に放電する時終了する。放電サイクルは端
子4の鋸歯状信号に応答する。端子3における負方向の
同期パルスの位相が端子4における鋸歯状波形と比較さ
れる。この鋸歯状波形は水平フライバックパルス、即ち
水平リトレースパルスから取出される。同期信号と鋸歯
状波形との間に位相差がなければ、端子5には正味出力
電流は生じない。位相のずれが生じた場合には、周波数
を補正するために電流が端子5に、あるいは、端子5か
ら流入あるいは流出する。前置駆動段84のデューティ
サイクル、即ち、マークスペース比は、端子8の電位の
設定によって調整できる。図7の回路においては、これ
は、抵抗R63とR64で形成された分圧器により決定
される。抵抗R72を介して端子7に結合されたポテン
ショメータR37を用いて、発振器66の周波数を手動
で調整するようにしてもよい。
【0038】ランプ発生回路70はトランジスタQ4、
抵抗R55およびキャパシタC50を含んでいる。キャ
パシタC50の両端間に発生したランプ信号はキャパシ
タC56を通して端子4に交流結合される。トランジス
タQ2とポテンショメータR20が、ランプキャパシタ
C50を充電するに必要な電流を変化させる手動遅延回
路72を形成する。キャパシタC50の充電に必要な時
間を変化させることにより、2fH 基準パルスと補正済
2fH パルスの相対位相に約0〜2μ秒の可変遅延を与
える事ができる。
【0039】ライン67に現れる前置駆動段84の補正
済2fH 出力はトランジスタQ5とQ6からなるプッシ
ュプル駆動回路に入力して供給される。このプッシュプ
ル駆動回路は水平出力回路に2fH の駆動出力信号を供
給する。
【図面の簡単な説明】
【図1】図1は、1fH のビデオ信号を2fH の水平走
査周波数で表示するためのタイミング信号を発生する同
期回路を有するこの発明による水平偏向システムのブロ
ック図である。
【図2】図2(a)〜(e)は、図1に示す回路に付随
する非対称性を説明するための波形を示す。
【図3】図3は、図1に示す同期システムに用いるに適
した1fH −2fH アナログ信号変換器の概略図であ
る。
【図4】図4は、1fH −2fH デジタル信号変換器を
含み、順次走査ビデオ出力を表示するためのタイミング
信号を発生する同期回路を含む、この発明による水平偏
向システムのブロック図である。
【図5】図5(a)〜(f)は、図4に示すデジタル回
路に付随する非対称性の説明に供する波形を示す。
【図6】図6(a)〜(d)は、図4と図7に示す回路
の1fH 同期信号と2fH 同期信号との間の手動位相調
整の説明のための波形を示す。
【図7】図7は、図4に示す第2の位相ロックループを
より詳細に示す回路図である。
【図8】図8は、2fH 同期信号が1fH 同期信号の周
期内で非対称であることによるラスタ分離を示す図であ
る。
【符号の説明】
12 第1位相ロックループ 56 第2タイミング信号を取出す手段 62 第2位相ロックループ 66 電圧制御発振器 68 水平出力偏向段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エンリーク ロドリゲス−カバゾス アメリカ合衆国 インデイアナ州 46236 インデイアナポリス ゴルフ・ コース・ドライブ 11850 審査官 乾 雅浩 (56)参考文献 特開 昭64−29174(JP,A) 特開 昭61−230473(JP,A) 特開 昭64−25674(JP,A) 特開 平1−171369(JP,A) 特開 昭57−52268(JP,A) 特開 平1−190175(JP,A) 実開 昭61−1978(JP,U) 実開 昭59−193063(JP,U) 特公 昭53−15335(JP,B1) 米国特許4591910(US,A) (58)調査した分野(Int.Cl.7,DB名) H04N 3/16 H04N 3/227 H04N 5/12

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 ビデオ信号中の水平同期成分に対応する
    第1水平同期周波数で第1タイミング信号を発生する第
    1位相ロックループと、 上記第1の周波数の倍数である第2の周波数を有し、上
    記第1の周波数に対応する変動率で周波数変動を生ずる
    未補正タイミング信号を、上記第1タイミング信号から
    取出す変換器と、 上記未補正タイミング信号と、上記第2の周波数に応じ
    た水平出力回路からの信号とを受入れる第2位相ロック
    ループであって、上記第2の周波数を有する上記水平出
    力回路用の補正された信号を発生する電圧制御発振器を
    含み、この電圧制御発振器の周波数が上記未補正タイミ
    ング信号の上記変動率ほど速く変化することを阻止する
    ようなループ応答特性を有する上記第2位相ロックルー
    プと、 上記第2位相ロックループに結合されていて上記第2の
    周波数に従って同期水平走査を行なうための上記水平出
    力回路と、 からなる水平偏向システム。
JP08744991A 1990-03-26 1991-03-26 水平偏向システム Expired - Fee Related JP3333216B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49924990A 1990-03-26 1990-03-26
US499249 1990-03-26

Publications (2)

Publication Number Publication Date
JPH0779357A JPH0779357A (ja) 1995-03-20
JP3333216B2 true JP3333216B2 (ja) 2002-10-15

Family

ID=23984480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08744991A Expired - Fee Related JP3333216B2 (ja) 1990-03-26 1991-03-26 水平偏向システム

Country Status (16)

Country Link
EP (1) EP0449198B1 (ja)
JP (1) JP3333216B2 (ja)
KR (1) KR100228362B1 (ja)
CN (1) CN1036368C (ja)
AT (1) ATE155949T1 (ja)
BR (1) BR9101211A (ja)
CA (1) CA2038778C (ja)
CZ (1) CZ281573B6 (ja)
DE (1) DE69126903T2 (ja)
ES (1) ES2104627T3 (ja)
FI (1) FI104775B (ja)
MY (1) MY105460A (ja)
PL (1) PL166066B1 (ja)
SK (1) SK279245B6 (ja)
TR (1) TR26050A (ja)
ZA (1) ZA912274B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9325371D0 (en) * 1993-12-10 1994-02-16 Rca Thomson Licensing Corp Triangular line deflection circuit for cathode ray tube
US5565928A (en) * 1994-06-10 1996-10-15 Thomson Consumer Electronics, Inc. Circuit for generating a scan at a multiple of a synchronizing signal
KR100532385B1 (ko) * 1998-06-30 2006-01-27 삼성전자주식회사 수평 편향 장치 및 그의 수평 톱니파 신호 제어방법
CN105634471B (zh) * 2015-12-29 2018-07-17 深圳市博巨兴实业发展有限公司 一种可滤波的计数器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891800A (en) * 1971-03-16 1975-06-24 Philips Corp Line time base in a television receiver
US4591910A (en) * 1984-03-14 1986-05-27 Zenith Electronics Corporation Horizontal picture centering
JPS61145969A (ja) * 1984-12-20 1986-07-03 Toshiba Corp 同期信号再生回路
JPH0793709B2 (ja) * 1987-09-30 1995-10-09 株式会社日立製作所 テレビジョン受像機

Also Published As

Publication number Publication date
CZ281573B6 (cs) 1996-11-13
JPH0779357A (ja) 1995-03-20
ATE155949T1 (de) 1997-08-15
PL166066B1 (pl) 1995-03-31
SK279245B6 (sk) 1998-08-05
EP0449198B1 (en) 1997-07-23
FI104775B (fi) 2000-03-31
CN1036368C (zh) 1997-11-05
EP0449198A2 (en) 1991-10-02
DE69126903T2 (de) 1997-11-20
EP0449198A3 (en) 1993-05-19
FI911424A0 (fi) 1991-03-25
ZA912274B (en) 1992-03-25
MY105460A (en) 1994-10-31
PL289591A1 (en) 1991-10-21
DE69126903D1 (de) 1997-09-04
CS9100800A2 (en) 1991-11-12
BR9101211A (pt) 1991-11-05
FI911424A (fi) 1991-09-27
ES2104627T3 (es) 1997-10-16
KR100228362B1 (ko) 1999-11-01
CA2038778C (en) 1995-10-24
CN1056033A (zh) 1991-11-06
CA2038778A1 (en) 1991-09-27
KR910017831A (ko) 1991-11-05
TR26050A (tr) 1993-11-01

Similar Documents

Publication Publication Date Title
US4292654A (en) Deflection system and switched-mode power supply using a common ramp generator
KR920010502B1 (ko) 다주파수 주사성능을 갖는 스위칭 전원
US5223931A (en) Synchronized scanning at horizontal frequency
EP0473771B1 (en) Display locked timing signals for video processing
JPS6111023B2 (ja)
JP3473961B2 (ja) 水平偏向システム
JP3333216B2 (ja) 水平偏向システム
US4327376A (en) Dual phase-control loop horizontal deflection synchronizing circuit
EP0253402B1 (en) Sync detection circuit
EP0576149B1 (en) High-voltage generating circuit
US6229401B1 (en) Horizontal frequency generation
EP0265986B1 (en) Field deflection circuit in a picture display device
US4882624A (en) Synchronizing signal separation circuit for a television receiver
US6233020B1 (en) Phase lock loop with selectable response
US5329367A (en) Horizontal blanking
KR100256160B1 (ko) 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치
US5627596A (en) Video synchronization circuit comprising a PLL with a circuit to set the frequency of the output signal when the feedback signal is not present
JPS62216588A (ja) 水平位相シフト回路
JP2794693B2 (ja) 水平偏向回路
RU2215372C2 (ru) Система горизонтального отклонения
US7184096B2 (en) Method and circuit for providing a horizontal scan signal for a television set
KR100211463B1 (ko) 텔레비전 수상기의 화면비 자동조정시스템
KR0137166B1 (ko) 비디오 디스플레이 장치
JP3446221B2 (ja) 高圧発生回路
JP2000106636A (ja) 水平周波数選択の制御装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070726

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees