KR100228362B1

KR100228362B1 - 수평 편향 시스템

Info

Publication number: KR100228362B1
Application number: KR1019910004764A
Authority: KR
Inventors: 유진 펀슬러 로널드; 로드리게즈 까바조스 엔러끄
Original assignee: 크리트먼 어윈 엠; 톰슨 콘슈머 일렉트로닉스 인코포레이티드
Priority date: 1990-03-26
Filing date: 1991-03-25
Publication date: 1999-11-01
Also published as: JPH0779357A; FI911424A; ES2104627T3; EP0449198B1; CN1056033A; DE69126903D1; CA2038778C; CS9100800A2; PL166066B1; ZA912274B; TR26050A; SK279245B6; EP0449198A3; CA2038778A1; CN1036368C; DE69126903T2; EP0449198A2; BR9101211A; PL289591A1; JP3333216B2

Abstract

제1위상 동기 루프(12)는 비디오 신호(11 에서)의 수평 동기 성분(13 에서)에 대응하는 제1수평 동기 주파수(1f_H)에서 제1타이밍 신호(17 에서)를 발생한다. 변환기 회로(56)는 제1주파수에 해당하는 레이트의 주파수의 변화가 있으며 제1주파수의 배수에서 제2주파수(2f_H)를 가지는 제1타이밍 신호(17 에서)로부터 제2타이밍 신호(61 에서)를 도출한다. 제2위상 동기 루프(62)는 제2타이밍 신호(61 에서)를 수신하며, 제2타이밍 신호는 제1타이밍 신호(17 에서)와, 제2주파수에 따른 피드백 신호(73 에서)의 주기 내에서 비대칭이고, 제2주파수에서 완만한 수평 동기 신호(67 에서)를 발생하는 제어가능한 발진기(66)를 포함한다. 제2위상 동기 루프는 저역 통과 필터(63)에 의한 특성 루프 응답을 가지며, 전압 제어 발진기(66)로 하여금 제2타이밍 신호(61 에서)의 변화율 만큼 빠르게 주파수 변화하지 않게 한다. 이는 제어 가능한 발진기의 오차 신호를 평균값으로 구동함으로써, 제2주파수에서 정정된 대칭 동기 신호를 발생하게 한다. 수평 출력 편향단(68)은 제2주파수에 따라서 동기 수평 주사를 하는 제2위상 동기 루프(62)에 결합된다. 제1위상 동기 루프에 의해서 발생된 제1타이밍 신호의 대칭성 또는 변환기에 의해서 도출된 제2타이밍의 대칭성을 정정하는데 추가의 신호 처리 회로를 필요로 하지 않는다.

Description

수평 편향 시스템

제1도는 2f_H수평 주사 주파수에서 1f_H비디오 신호를 디스플레이 하도록 타이밍 신호를 발생시키는 동기 회로를 갖춘, 본 발명에 따른 수평 편향 시스템의 블록도.

제2(a), 2(b), 2(c), 2(d), 2(e)도는 제1도에 도시한 회로의 고유 비대칭을 설명하는데 유용한 파형도.

제3도는 제1도에 도시된 동기 시스템에 사용하기 적합한 1f_H-2f_H아나로그 신호 변환기의 개략도.

제4도는 순차 주사 비디오 출력을 디스플레이하도록 타이밍 신호를 발생시키기 위한 동기 회로를 갖추고 있고, 1f_H-2f_H디지탈 신호 변환기를 포함한, 본발명에 따른 수평 편향 시스템의 블록도.

제5(a), 5(b), 5(c), 5(f)도는 제4도에 도시된 디지탈 회로의 고유 비대칭을 설명하는데 유용한 파형도.

제6(a), 6(b), 6(c)도는 제4도 및 7도에 도시된 회로에 대한 1f_H-2f_H동기신호 간의 수동 위상 조정을 설명하는데 유용한 파형도.

제7도는 제4도의 제2위상 동기 루프의 상세도.

제8도는 1f_H동기 신호 주기내에서 2f_H동기 신호의 비대칭로 인한 래스터 분리를 도시하는 도면.

* 도면의 주요부분에 대한 부호의 설명

11 : 동기 분리기 16 : 위상 비교기

20 : 저역통과 필터 22 : 1f_H-2f_H변환기

26 : 위상 비교기

본 발명은 일반적으로 텔레비젼 장치의 수평 편향계 필드에 관한 것으로서, 특히 기본 또는 표준 수평 주사 주파수 보다 높은 비디오 신호를 표시하는 시스템에서 유용한 수평 동기 신호 발생에 관한 것이다.

텔레비젼 장치에서는 래스터 주사를 발생하는 회로가 디스플레이되는, 예를 들어 연속 필드를 비월 주사하여 디스플레이되는 비디오 신호와 동기되는 것이 필요하다. 각 필드는 약 15,734Hz의 기본 또는 표준 수평주사 주파수에서 래스터 주사 동작에 의해 발생된다.

비디오 신호의 기본 주사 주파수는 f_H, 1f_H및 1H 와 같이 여러 종류로 지칭된다. 1f_H신호의 실제 주파수는 상이한 비디오 표준에 따라 변화한다. 텔레비젼 장치의 화상품질을 향상시키기 위한 노력에 따라, 비디오 신호를 비월 주사 방식으로 순차적으로 표시하기 위한 시스템이 개발되었다. 순차 주사 방식에서는 비월 포맷의 두 필드중 한 필드를 주사하는데 할당된 동일 시간 주기동안 표시된 각 프레임을 주사하여야 만 한다. 따라서, 수평 주사 주파수는 비월 주사 비디오 신호의 수평 주파수의 2배이다. 이러한 순차 주사된 디스플레이의 주사 주파수는 2f_H및 2_H로 다르게 지칭된다. 예를 들어 미국의 표준 방식에 따른 2f_H주사 주파수는 약 31,468Hz 이다. 방송 또는 유선방송과 같이 높은 수평 주사 주파수(예를 들어 2f_H)를 갖는 비디오 신호가 4f_H또는 다른 배율로 표시되어질 때 동일한 상황이 나타난다.

비디오 신호에서, 예를 들어 1f_H인 제1수평 동기신호로부터 예를 들어 2f_H인 제2수평 동기신호를 발생하는데 있어 겪는 문제점이란 제1동기신호의 주기내에서 제2동기신호가 정확하게 대칭을 이루어야 한다는 것이다. 제2신호주기는 제1신호에서 펄스 엣지의 지터로 인해 가변될 수 있다. 예를 들어 2f_H의 동기신호의 대칭이 임의 1f_H주기내에서 아주 정확하게 이루어지지 않으면, 예를 들어 2f_H트레이스가 래스터에서 한 라인 걸러 다른 순간에 시작될 것이다. 이것으로 인하여 예를 들어 제8도에서 도시된 바와 같이 래스터 스플릿(분할) 현상이 나타난다. 래스터(2)는 우측으로 벗어나는 화상부 R을 형성하는 제1세트의 교번 주사라인과 좌측으로 벗어나는 화상부 L을 형성하는 제2세트의 교번라인을 갖는다. 인접한 리트레이스(귀선) 펄스들은 상이한 크기인데, 이는 상이한 피크 투 피크(첨두와 첨두간) 요크 전류가 인접한 트레이스 주기동안에 흐르기 때문이다. 상이한 피크 투 피크 요크 전류는 인접한 트레이스 주기가 서로 다른 길이를 갖기 때문에 인접한 트레이스 주기동안 흐른다. 인접한 라인간의 주사량 차이는 주기 차이의 크기와 편향회로의 전체적인 에너지 복구 효율에 좌우된다. 제8도에서 래스터 스플릿 영향을 과장되게 도시하였으며, 여기서 화상부 L 의 주사라인이 화상부 R 의 주사 라인보다 빠르게 시작한다. 그러나, 단지 100ns 정도의 인접한 트레이스 주기간의 시간차로 인하여 허용할 수 없는 정도의 래스터 스플릿 양이 발생될 수 있다.

텔레비젼 장치에서는 위상 동기 루프 시스템이 광범위하게 사용되는 것이 공지되어 있다. 사실상, 정확한 1f_H동기 신호를 공급하기 위해 이중 위상 동기 루프 시스템이 개발되어졌다. 이러한 구성에서, 제1위상 동기 루프는 통상의 위상 동기 루프로, 여기서 전압 제어 발진기의 출력 또는 계수기 분할 디지탈 발진기의 출력이 처리되어 음극선관상에서 표시되어질 비디오 신호로부터 스트립된 입력수평 동기 펄스와 비교되어 이 펄스에 동기된다. 또한 1f_H주파수에서 동작하는 제2위상 동기 루프는 제1루프의 동일한 발진기 출력과 1f_H주파전류를 발생하는데 사용된 편향 요크 양단간의 리트레이스 전압을 나타내는 1f_H주파수의 펄스와 비교한다. 제2위상 비교로부터의 오차 전압은 펄스폭 변조신호를 발생하는데 사용되며, 상기 펄스폭 변조신호는 1f_H출력 장치 턴온의 개시와, 수직 필드내에서 각 라인의 리트레이스 개시 또는 위상을 결정한다. 단안정 타이밍 장치는 펄스폭 변조 출력신호와 1f_H출력 스위칭 트랜지스터 간의 일정한 마크/스페이스비를 제공할 수 있다.

제1위상 동기 루프의 루프 응답은 통상 비교적 낮다. 따라서, 제1위상 동기 루프는 프린지(fringe) 수용 영역에서 명백히 알수 있듯이 감소된 입력 RF 신호 세기로 위상 지터 감쇠가 최적화 되게 협 대역을 갖는다. 제2위상 동기 루프는 통상 빠른 루프 응답을 갖는다. 따라서, 제2위상 동기 루프는 제2위상 동기 루프로 하여금 수평 출력 트랜지스터 기억 시간 변화와 고전압 변압기 동조 영향에 기인한 래스터 주사 전류의 변화에 아주 가깝게 트래킹할 수 있도록 광 대역폭을 가진다. 그 결과 모든 빔 전류 로딩 조건하에서도 래스터가 굽지않고 똑바르게 된다. 이러한 동작 모드의 중요한 예외는 비디오 카셋트 레코더 등으로부터 신호를 수용하기 위해 제1위상 동기 루프에서 필요한 절충에 관한 것이다. 여기서 10마이크로초까지 위상의 스텝 변화가 종종 나타난다. 전반적인 수신기 성능을 현저히 저하함이 없이 적당히 약한 신호 성능을 제공하기 위해 각 루프 응답이 절충되어 이루어질 수 있다.

제1, 즉 1f_H타이밍 신호가 위상 동기 루프에서의 위상 비교기에 대한 피드백 신호로서 이용될 것을 필요로 하는 동기 시스템에 이용된 위상 동기 루프의 성질에 의해 1f_H에서 제1동기 신호의 비대칭이 나타날 수 있다. 이러한 비대칭은 과거에는 예를 들어 제1위상 동기 루프의 동작과 관련된 특정 신호 처리 회로 및 1f_H타이밍 신호를 2f_H타이밍 또는 동기 신호로 변환시키는데 사용되는 회로에 의해 정정될 수 있었다. 이들은 값이 비싸게 되는 원인이 되며 편향 회로를 통해서 동기 정보를 전파하는데 원치 않은 지연을 초래할 수 있다.

본 발명의 한 양상은 배수의 주사 주파수에서 비디오 신호를 표시하는데 사용하기 위한 정확한 동기 회로를 갖춘 수평 편향 회로를 제공하는 것으로서, 수평 편향 회로에서 비대칭은 동기/타이밍 신호가 주기적 동요에 기인한다. 본 발명의 상기 양상에 따르면, 제1위상 동기 루프는 비디오 신호내의 수평 동기 성분에 대응하는 제1수평 동기 주파수에서 제1타이밍 신호를 발생한다. 변환기 회로는 제1주파수의 배수에서 제2주파수를 가지며 제1주파수에 대응하는 레이트로 주파수 변환되는 2차 타이밍 신호를 제1타이밍 신호로부터 도출한다. 제2위상 동기 루프는 제2주파수에 따라서 제2타이밍 신호와 피드백 신호를 수신하며 제2주파수에서 완만한 수평 동기 신호를 발생하는 전압 제어 발진기를 구비하고 있다. 제2위상 동기 루프는 전압 제어 발진기로 하여금 제2타이밍 신호의 변화율 만큼 빠르게 주파수를 변화시키는 것을 방지해주는 루프 응답 특성을 갖고 있다. 수평 출력 편향단은 제2주파수에 따라 동기화된 수평 주사를 위해 제2위상 동기 루프에 접속될 수 있다. 두 개의 위상 동기 루프는 신호 주파수 변환기 또는 곱셈기와 결합하여 탠덤 구조로 되어 있다. 제1위상 동기 루프에 의해 발생된 타이밍 신호의 대칭 또는 변환기에 의해 도출된 배수 주파수 타이밍 신호의 대칭을 정정하는데는 부가적인 신호 처리 회로가 필요치 않다.

예시의 실시예에서, 제1위상 동기 루프는 제1수평 주사 주파수예로 1f_H에서 동작하며, 전압 제어 발진기를 포함하는 제2위상 동기 루프는 제1주파수의 배수인 제2수평 주파수 2f_H에서 동작한다. 제1위상 동기 루프는 1f_H전압 제어 발진기 출력 또는 계수기 분할 발진기 출력을 입력 1f_H비디오 신호의 동기 신호에 동기시킨다. 제2위상 동기 루프는 래스터 주파수를 2f_H스피드-업 비디오 처리 시스템으로부터의 2f_H비디오 신호에 동기시킨다.

제1타이밍 신호 주기내의 제2타이밍 신호의 대칭은 정확하지 않아도 된다. 오히려, 제1타이밍 신호의 50퍼센트 듀티 사이클로부터의 편차에 기인한 비대칭 오차를 평균화하는 루프 동작을 하는 제2위상 동기 루프에 그 특징이 있다. 그러므로, 제2위상 동기 루프는 자동으로 비대칭 정정을 제공하며 동시에 수평 출력 편향단을 제2동기 신호에 동기시킨다. 상기 제2동기화 신호와 수평 편향 회로는 동일 주파수 및 고정된 위상 관계를 가진다.

상기 제2위상 동기 루프 응답은 제1타이밍 신호의 어떤 성분을 거부할 정도로 충분히 느리나, 이들 신호 형태가 제1위상 동기 루프로부터 첫 번째 응답을 그리고 제2루프로부터 두 번째 응답을 발생할 때, 비디오 카셋트 레코더 타입(type) 신호에 트래킹하기 충분히 빠르다. 상기 제2위상 동기 루프는 정정되지 않는 제2타이밍 신호의 비대칭으로 인해 전압 제어 발진기가 오차 신호 변화만큼 빠르게 주파수 변화하지 않게 하는 저역 통과 필터를 가진다. 상기 오차신호는 제1타이밍 신호 레이트로 변화한다. 1f_H내지 2f_H시스템에서, 예로, 상기 2f_H전압 제어 발진기는 상기는 1f_H주파수에서 변화하는 변환기로부터 정정되지 않은 2f_H타이밍 신호 주파수 변화에 빠르게 응답하지 않는다. 그때까지 2f_H전압 제어 발진기는 주파수를 약간 증가시킨다. 예를 들면 오차 정정 제어 신호에 응답하여, 상기 오차 제어 신호는 주파수 감소를 시도한다. 이는 평균치에 근접한 오차 신호를 구동하는 효과를 가짐으로써, 평탄한 2f_H주파수가 된다. 래스터 구브러짐은 제2위상 동기 루프의 빠른 특성에 의해 정정된다.

본 발명의 또 다른 양상은 동기화 또는 타이밍 신호의 주기적 동요로 인한 다중 주파수 비동기화 시스템의 비대칭 오차를 정정하기 위한 평탄화 회로를 제공하는 것이다. 본 발명의 이러한 양상에 따르면, 신호 소스는 제1주파수에서 제1타이밍 신호를 발생하며, 제2의 저주파수에 따른 레이트로 주파수 주기 변화에 종속된다. 제1주파수에 따라 제1타이밍 신호와 피드백 신호를 수신하기 위한 위상 동기 루프는, 상기 제1주파수에서 평탄 수평 동기화 신호 발생용으로 제어 가능한 발진기를 구비한다. 상기 위상 동기 루프는 전압 제어 발진기로 하여금 제1타이밍 신호 변화율 만큼 빠르게 주파수 변화하지 않게 하는 루프 응답 특성을 가진다. 수평 출력 편향단은 제1주파수에 따라 동기된 수평 주사를 위해 위상 동기 루프에 연결된다. 비대칭 오차는 제2주파수에 따른 임의의 신호 성분을 제거하기에 적합한 위상 동기 루프내의 저역 통과 필터의 동작에 의해 보정된다. 제2위상 동기 루프는 비디오 신호의 수평 동기 신호 성분과 동기화되어 있는 제2주파수에 따른 제2타이밍 신호를 발생시킨다. 저역 통과 필터는 전압 제어 발진기로 하여금 제2타이밍 신호의 주기내에서 제1타이밍 신호의 비대칭으로 인해 오차 신호가 변화하는 빠르기로 주파수 변화하지 않게 한다. 그 결과, 오차 신호는 발진기의 출력을 평탄하게 하는 평균치이기 쉽다. 제1주파수는 상기 제2주파수의 배수, 예를 들면 우수 배수이다.

제2(f)도_H주사 주파수에서 f_H비디오 신호를 표시하는 동기 시스템이 제1도에서 블록도 형태로서 도면 부호(10)으로 표시되어 있다. 아나로그 회로(12)는 예컨대 동기 분리기(14), 위상 비교기(16) 및 1f_H주파수의 출력 신호를 갖는 전압 제어 발진기(18)를 포함한다. 전압 제어 발진기는 1fH VCO 로 표시된다. 1fH 비디오 신호는 라인(11)을 통해 동기 분리기(14)에 인가되는 입력이다. 1fH 비디오 신호는 표준 NTSC 비월 비디오 신호일 수도 있다. 동기 분리기(14)는 위상 비교기(16)로의 한 입력으로서 라인(13)상에 수평 동기 펄스를 제공하는 한편, 또 다른 출력 라인(도시안됨)상에 수직 동기 펄스를 제공한다. 라인(15)상의 위상 비교기(16)의 출력은 LPF로 표시된 저역 통과 필터(20)에 인가되는 입력이 된다. 라인(15)상에서 위상 비교기(16)에 의해 발생되는 오차 제어 신호는 전압 제어 발진기(18)의 오차 제어 신호를 발생하도록 저역 통과 필터(20)에 의해 적분된다. 라인(17)상의 전압 제어 발진기(18)의 출력은 1f_H주파수 타이밍 신호이다. 라인(17)상의 1f_H타이밍 신호는 1f_H-2f_H변환기(22)에 인가되는 입력 신호이다. 라인(17)상의 1f_H타이밍 신호는 위상 비교기(16)에 인가되는 제2(f)도_H입력으로서 라인(19)을 통해 피드백된다. 위상 비교기(16), 전압 제어 발진기(18) 및 라인(19)은 1f_H주파수의 출력 신호를 발생시키는 제1위상 동기 루프를 형성한다. 라인(17)상의 1f_H타이밍 신호는 라인(11) 상에서 1f_H비디오 입력의 동기 신호로 위상 동기된다.

1f_H-2f_H변환기(22)는 라인(17)상의 1f_H타이밍 신호로부터 라인(23)상의 2f_H비율 타이밍 신호를 발생시킨다. 라인 (23)상의 2f_H타이밍 신호는 2f_H-REF 로 표시된 정정되지 않은 타이밍 신호이다. 1f_H-2f_H변환기(22)의 동작에 대해서 제3도를 참조로 하여 보다 상세히 설명하기로 한다.

라인(23)상의 2f_H타이밍 신호는 라인(17)상의 1f_H타이밍 신호가 완전한 혹은 거의 완전한 50퍼센트의 듀티 싸이클을 가질때에만 대칭을 이루게 되며, 1f_H-2f_H변환기(22)에 엄격한 허용 오차 부분이 활용된다. 실질적으로, 1f_H신호의 듀티 싸이클은 1f_H의 지터로 인해 50퍼센트의 듀티 싸이클로부터의 허용할 수 없는 편차를 보일 수 있다.

용어 1f_H지터란 용어는, 여기서 전압 제어 발진기(18)의 오차 정정 신호인 저역 필터(20) 출력의 1f_H주기적 변화를 지칭하는 것이다. 상기 1f_H지터는 1f_H주파수에서 전압 제어 발진기(18) 출력의 주기적 변화를 일으킨다. 제2(a)도에 도시된 1f_H동기 펄스는 동기 분리기(14)에 의해 1f_H비디오 신호로부터 분리된다. 제2(b)도에 도시된 오차 신호 또는 제어 전압은 1f_H지터가 어떻게 발생하는 지를 보여주는 전형적인 것이다. 지터는 1f_H타이밍 신호가 위상 비교기로 피드백 됨으로써 생기는 것이다. 상기 오차 제어 신호는 1f_HVCO 의 주파수가 각 1/f_H주기동안 점진적으로 감소되도록 1/f_H주기 대부분상에서 점진적으로 감소한다. 제2(c)도에 도시된 전압 제어 발진기(18)에 의해 발생된 1f_H신호는 동기 펄스에 위상 동기된다. 전압 제어 발전기의 주파수는 가변되어 1f_H동기 펄스에 트래킹된다. 1f_H신호로부터 도출된 2f_H타이밍 신호는 제2(d)도에 도시된 것처럼 1f_H신호의 각주기동안 두 개의 펄스를 갖는다. 도시된 제 1의 2f_H펄스는 주기 t_A를 갖고 다음의 2f_H펄스는 주기 t_B를 갖는다. 1f_HVCO의 제어 신호에서의 전형적 변화에 의해, 주기 t_A및 t_B는 동일하지 않다. 예를 들어 제2(c)도에 도시된 것처럼, t_A는 t_B보다 짧다. 그러므로 정정되지 않은 2f_H-REF 신호로 인한 리트레이스 펄스는 제2(e)도에 도시된 것처럼 교번 주기 t_A동안 보다 교번주기 t_B동안 보다 진폭을 갖는다. 상이한 진폭 Y1 및 Y2를 갖는 연속 리트레이스 펄스가 교번해서 연속되므로, 제8도에 도시된 것처럼 상이한 시작점을 갖는 두 셋트의 교번 트레이스 라인이 야기된다. 라인(23)상의 정정되지 않은 타이밍 신호 2f_H-REF 는 래스터 스플릿으로 되는 수용 불가능한 비대칭을 보인다.

제2위상 동기 루프는 산업 타입 CA1391 로서 구현된 텔레비젼 수평 프로세서 회로(24)에 의해 형성된다. CA1391 의 기능은 위상 비교기, 발진기, VOC 전압 조절기 및 프리 드라이버를 포함한다.

주지된 바와 같이 라인(17)을 통하여 1f_H타이밍 신호의 지터에 의해 역 영향을 미칠 수도 있는 라인(23)을 통한 2f_H-REF 타이밍 신호가 처리기 회로(24)의 위상 비교기(26)에 입력된다. 라인(25)을 통하여 위상 비교기(26)의 출력이 저역 통과 필터(30)에 입력된다. 전압 제어 발진기(28)가 2f_H비율의 출력 신호를 발생한다. 위상 비교기(26)에 의해 발생된 오차 제어 신호가 저역 통과 필터(30)에 의해 적분된다. 라인(27)을 통하여 전압 제어 발진기(28)의 출력이 수평 출력 회로(32)에 정정된 2f_H신호를 제공한다. 수평 출력 회로(32)는 수평 주사 전류를 발생하고, 라인(33)에 2f_H리트레이스 펄스를 제공한다. 리트레이스 펄스가 정정되지 않은 2f_H-REF 타이밍 신호에 대해 정정된 2f_H신호의 위상을 정정하기 위해 지연회로(34)에 입력된다. 정정되지 않은 2f_H-REF 타이밍 신호가 1f_H-2f_H변환기(22)를 통해, 1f_H타이밍 신호와는 고정된 위상 관계를 갖는다. 라인(35)을 통한 지연 회로(34)의 출력이 위상 비교기(26)로의 제2(f)도_H의 입력이다.

제2의 위상 동기 루프의 동작은 1f_H타이밍 신호의 지터에 의해 야기된 2f_H-REF 타이밍 신호의 펄스의 평균 주기 및 주파수를 평균화시키는 것이다. 특히, 각각의 위상 동기 루프의 저역 통과 필터의 시정수가 2f_H위상 동기 루프보다 더 늦은 루프 응답을 가진 1f_H위상 동기 루프를 제공하도록 설정된다. 1f_H루프는 비교적 느리다. 즉, 1f_H루프가 프린지 수용 영역에서 명백할 수도 있는 감소된 RE 신호 세기로 위상 지터의 제거를 최적화하기 위해 협 대역폭을 갖는다. 2f_H루프는 통상 빠르다. 즉, 2f_H루프는 수평 출력 트랜지스터 기억 시간 변화 및 고전압 변압기 동조 효과로 인해 래스터 주사 전류의 트래킹 변화를 최적화하기 위해 광 대역폭을 갖는다. 그 결과가 모든 빔 전류 로딩 상태하에서 구부러지지 않은 직선 래스터이다. 동작 모드의 예외는 1f_H루프에서 필요한 절충안과 관련이 있으며, 이는 비디오 카셋트 레코더등으로부터의 신호를 수용하는 것으로서, 여기서 때때로, 10마이크로 초까지의 스텝 변화를 겪게된다. 수신기 성능의 전체 저하를 초래치 않고도 약한 신호 성능으로 절충적 보완이 이루어질 수 있다.

소정의 1f_H주기내에서 2f_H펄스의 비대칭이 소정의 1f_H주기에서 2개의 펄스중 제1의 펄스가 너무 높은 주파수를 가지면, 그 다음 펄스가 너무 낮은 주파수를 가질 것이고, 그 역도 가능하다. 제2(c)도를 참조하면, t_A+ t_B가 1f_H주기와 같은 정수이다. 2f_H-REF 신호의 변화는 각각의 1f_H주기에 대해서 반대적인 의미의 순차적인 오차 신호를 항상 초래할 것이다. 주기 1f_H주기에서 어떠한 오차 전압 및 어떠한 비대칭 오차도 발생하지 않는 예를 제외하곤 사실일 것이다. 2f_H루프의 저역 통과 필터는 2f_H전압 제어 발신기 변화 주파수가 1f_H주파수로 발생하는 정정되지 않는 2f_H-REF 타이밍 신호의 변화로 인한 오차 제어 신호에서 발생하는 변화만큼 빠른 주파수 변화를 허용하지 않게 할 것이다. 그때까지 상기 2f_H전압 제어 발진기는 예를 들어, 주기 t_A동안 상기 2f_H-REF 타이밍 신호의 주파수의 증가에 응답하여 주파수가 조금 감소할 때까지는, 상기 오차 신호가 동일한 1f_H주기의 후속 주기 t_B동안 2f_H-REF 신호의 주파수의 후속 감소에 응답하여 상기 주파수를 증가시킨다. 이것은 오차 제어 신호를 평균값에 보다 근접하게 구동시키는 효과를 가지며, 그 결과 2f_H구동 신호는 평탄해 진다. 따라서, 라인(27)을 통한 정정된 2f_H동기화 신호가 래스터 스플릿을 방지하도록 1f_H타이밍 신호의 주기내에서 충분히 대칭적이다. 보다 광범위하게 설명하자면, 제2의 위상 동기 루프가 1f_H동기화 신호에 정정된 2f_H를 동기하는데 효과적일 뿐만 아니라, 상기 제2의 위상 동기 루프는 1f_H지터로 인한 정정되지 않은 2f_H-REF 신호의 타이밍 오차를 평균화 하는데 효과적이다. 타이밍 호차는 발진기를 포함하지 않는 위상 제어 루프를 사용하므로 정정될 수 없다.

제3도는 제1도에 도시된 회로에 사용될 수 있는 적합한 1f_H-2f_H변환기 회로(22)를 도시한다. 상기 회로(22)가 라인(17)을 통하여 1f_H타이밍 신호에 응답하여 라인(23)을 통하여 2f_H타이밍 신호를 발생한다. 라인(23)을 통한 2f_H-REF 출력 신호의 정의 펄스는, 트랜지스터 Q14 가 도통할 때에, 발생된다. 반전된 출력 신호가 트랜지스터 Q15의 콜렉터에서 유용하다. 트랜지스터 Q14의 도통은 한편으론 Q10 및 Q11 과 다른 한편으론 Q12 및 Q13 과 같은 2쌍의 트랜지스터 스위치에 의해 제어된다.

1f_H타이밍 신호가 캐패시터 C2를 통해 변환기 회로(22)에 용량적으로 결합된다. 캐패시터 C2 의 영향에 의해 라인(21)상의 파형으로 도시한 바와 같이, 1f_H타이밍 신호의 각각의 상승 에지가 정의 펄스로, 상기 1f_H타이밍 신호의 각각의 트레일링 에지가 부의 펄스로 변환된다. 이러한 펄스들의 부재시, 트랜지스터 Q12 의 베이스에서의 전압 레벨은 저항기 R12 및 R13 에 의해 형성된 분압기의 작용에 의해 V_cc/2가 될 것이다. V_cc는 예를 들어, +16 볼트일 수도 있다. 트랜지스터 Q12 및 Q13 의 에미터에서의 정지 전압은 트랜지스터 Q12 의 에미터 폴로워 구성에 의해서 V_cc/2-V_be가 될 것이다. 다이오드 D11 의 애노드가 또한 V_cc/2 일것이고, 그러므로 다이오드 D11 의 캐소드가 V_cc/2-V_be일 것인데, 상기 전압이 트랜지스터 Q13 의 베이스에 나타날 것이다. 따라서, 영 입력 상태(quiescent state)에서, 트랜지스터 Q12 는 턴온되고 트랜지스터 Q13 이 턴오프된다. 트랜지스터 Q11 의 베이스가 다이오드 D10 양단의 강하로 인해 V_cc/2-V_be가 될 것이다. 또한 라인(21)인 트랜지스터 Q10 의 베이스가 Vcc/2 일 것이다. 트랜지스터 Q10 및 Q11 의 에미터가 V_cc/2-V_be일 것이다. 따라서, 동일한 정지 상태에서, 트랜지스터 Q10 이 턴온되고 트랜지스터 Q11 이 턴오프될 것이다. 정전압 스파이크가 다이오드 D11의 애노드에서의 전압 레벨을 V_cc/2+V_be까지 상승시킬 때마다, 트랜지스터 Q13 의 베이스에서의 전압이 V_cc/2 까지 상승시킬 것이고 이 전압은 트랜지스터 Q13을 턴온시키기에 충분한 크기이다. 동시에, 트랜지스터 Q12 가 턴오프될 것이다. 트랜지스터 Q13 가 턴온될 시에, 트랜지스터 Q14 의 베이스가 접지 전위로 될 것이고, 트랜지스터 Q14 가 턴온될 것이다. 트랜지스터 Q14가 턴온될 시에, 정 2f_H주파수 펄스가 트랜지스터 Q14 의 콜렉터에서 초기화될 것이다. 라인(17)을 통한 상기 정전압 스파이크가 종료될 시에, 캐패시터 C2 양단의 추가 전압이 저항기 R14 와 캐패시터 C2 의 값에 의해 결정된 시정수에서 소비될 것이다. 캐패시터 C2 가 충분히 방전되었을 때에, 트랜지스터 Q13 이 턴오프되고 트랜지스터 Q12 가 턴온될 것이다. 트랜지스터 Q13 가 턴오프될 때에, 트랜지스터 Q14 가 턴오프되고 상기 2f_H펄스가 종료된다. 부전압 스파이크가 라인(21)내지 Vcc/2Vbe 상의 전압 보다 낮을 때, 트랜지스터 Q11는 턴온되고 트랜지스터 Q10 는 턴 오프된다. 트랜지스터 Q11 가 턴온할 때, 트랜지스터 Q10 는 턴오프된다. 트랜지스터 Q11 이 턴온할 때, 트랜지스터 Q14는 턴온하고 또 다른 정의 2f_H펄스를 발생한다. 부전압 스파이크가 종료하고, 캐패시터 C2 상의 전하가 방전할 때, 트랜지스터 Q11 은 턴 오프하고 트랜지스터 Q10 은 턴온한다. 트랜지스터 Q11 이 턴 오프할 때, 트랜지스터 Q14는 턴오프하고 정의 펄스를 종료한다. 비록, 라인(23)상의 2f_H-REF 펄스의 폭이 어떤 변화를 받을지라도, 이러한 변화는 1391 타입 집적 회로의 위상 비교기(26)가 엣지에 민감할 때 전효 중요하지 않다. 다만, 2f_H-REF 의 펄스 폭은, 위상 비교기의 다른 입력인 리트레이스 도출 펄스 보다 1/2 광폭으로 하는 것이 필요하다. 이러한 최소폭은 캐패시터 C2 와 저항기 R14 의 적절히 선택하면 확실해진다. 동시에, 펄스 폭은 변환기 회로에서 빠른 스위칭 응답을 유지하기 위해 필요로 하는 것처럼 좁은 폭으로 지속된다.

총 2f_H편향 동기 시스템을 위한 동기 시스템은 제4도에 블록도로 도시되어 있고, 일반적으로 참조 부호(40)으로 표시되어 있다. 제1도에 도시된 1-칩(아나로그 회로)는 산업 타입 TA8360 1-칩으로서 구현된다. 라인(11)상의 1f_H비디오 신호는 동기 분리기(14)에서의 입력이다. 동기 분리기(14)는 라인(43)상의 수직 동기 펄스와 라인(13)상의 1f_H수평 동기 펄스를 제공한다. 제5(a)도에 도시된 라인(13)상의 1f_H동기 신호는 위상 비교기(16)에서의 입력이다. 제5(b)도에 도시된 라인(15)상의 위상 비교기(16)의 출력은 저역 통과 필터(20')의 오차 제어 신호 입력이다. TA8360 의 저역 통과 필터의 주파수 특성은 예컨대, 외부 타이밍 구성요소에 의해 주로 결정된다. 따라서, 블록(20')은 점선으로 도시되어 있다. 외부 소자는 10 마이크로 패러드 캐패시터와 상기 캐패시터 및 접지 간에 연결된 3K 저항기로 구성된 직렬 R-C 회로망으로 할 수 있다. 전압 제어 발진기(48)는 32f_H주파수에서 동작하며, 세라믹 공진 회로(50)에 응답한다. 제5(c)도에 도시된, 라인(49)상의 공칭의 32f_H타이밍 신호는 32 분할 회로(52)의 입력이다. 라인(17)상의 32 분할 회로의 출력은 제5(d)도에 도시된 1f_H구동 신호이다. 1f_H신호는 위상 비교기(16)의 다른 입력에서의 라인(55)상의 입력이며, 1f_H신호는 결과적으로 1f_H리플마다 평균적으로 수정되는 제6(b)도의 오차 제어 전압으로 될 수 있다. 위상 비교기(16)에 피드백되는 1f_H펄스의 폭이 너무 넓은 폭인 경우에 있어서, 펄스 폭은 예컨대, 직렬 연결된 캐패시터(54)에 의해 감소될 수 있다. 공진 회로(50)의 32f_H출력은 또한 라인(51)상에 외부적으로 이용 가능한 1-칩이다.

순차 주사 제어 회로(56)도 다수의 제어 기능을 제공한다. 라인(51)상의 공진 회로(50)의 32f_H출력과 라인(17)상의 1f_H출력은 16 분할 회로(58)의 입력이다. 32f_H신호는 회로(58)에 대해 CLOCK 입력을 제공한다. 16 분할 회로의 출력은 28f_H의 주파수에서의 타이밍 신호이며 32 분할 회로의 출력의 1f_H주파수의 2배이다. 라인(17)상의 1f_H타이밍 신호는 16 분할 회로(58)의 계수기를 초기화하고 라인(17)상의 1f_H신호에 의해 회로(58)를 동기하기 위한 프리세트 동기 신호를 제공한다. 라인(59)상의 16 분할 회로(58)의 출력은 펄스 폭 회로(60)에서의 입력이다. 펄스 폭 회로(60)는 라인(16)상의 정정되지 않은 2f_H-REF 신호에서의 펄스 폭이 CA1391 타입 집적 위상 동기 루프 회로(62)로 하는 위상 비교기(64)의 적당한 동작을 확실하게 하는데 충분한 폭임이 틀림없다.

제1도에 도시된 회로에 대한 경우에서와 같이, 2f_H-REF 신호는 1f_H신호의 초기 듀티 사이클이 50% 정도로 대칭적이다. 32f_HVCO 에 대한 오차 제어 전압상의 1f_H리플의 효과는 제5(b)도의 파형으로 반사된다. 따라서, 32f_HVCO 의 출력 주파수 f_vco는 각 1f_H주기 동안, 주기적으로 하강한다. 주파수가 하강할 때, 32f_HVCO 로부터 오는 다음의 각 출력 펄스는 저 주파수를 갖는다. 주파수가 감소함에 따라, 펄스폭 1/f_vco은 증가한다. 16분할 회로(58)는 1f_H신호의 주파수를 이중으로 하며, 이 주파수는 32f_HVCO 의 32 출력 펄스의 주기를 가지며, 이는 1/2 주기, 즉 두 개의 16 펄스 주기를 분할함으로써 행해진다. 그러나, 하강하는 1f_HVCO 주파수와 주기적으로 증가하는 펄스폭 때문에, 처음의 16 펄스, 즉 t_A는 그 다음의 16 펄스의 총폭, t_B보다 좁다. t_A의 기간이 t_B의 기간과 같지 않을 때, 2f_H-REF 타이밍 신호는 디지탈 분압기의 정확성 동작 특성에도 불구하고, 1f_H신호의 주기내에서 대칭적이지 않다. 이러한 비대칭은 제5(f)도에 도시된 바와 같이, 제2(e)도에 도시된 리트레이스 펄스와 유사한 교번 진폭 Y₁및 Y₂의 리트레이스 펄스를 초래하며, 그 결과 래스터 스플릿이 나타날 수 있다. 디지탈 회로에 의해 발생된 2f_H-REF 신호는 정정되지 않은 신호로서 다루거나 처리되어야 한다.

라인(65)상의 위상 비교기(64)의 오차 제어 신호는 저역 통과 필터(63)에서의 입력이다. 저역 통과 필터(63)의 출력은 2f_H주파수에서 동작하는 전압 제어 발진기(66)에서의 제어 입력이며, 2f_HVCO 로 표시된다. 타입 1391 발진기의 동작 주파수와 저역 통과 필터의 주파수 응답은 제7도에 보다 상세하게 도시된바와 같이, 외부 타이밍 성분에 의해 결정된다. 다라서, 블록(63)은 점선으로 도시되어 있다. 저역 통과 필터(63)의 주파수 특성은 예컨대, 1.5 마이크로 패러드 캐패시터 C53 와 2K 저항기 R68 로 구성된 직렬 R-C 회로망으로 결정된다. 라인(67)상의 전압 제어 발진기(66)의 출력은 수평 출력 회로(68)에 대해 정정된 2f_H리트레이스펄스의 형태로 2f_H신호를 제공한다. 2f_H리트레이스 펄스는 수동 지연 회로(72)에 의해 수동 펄스 지연되는 램프 발생기(70)에서의 입력이다. 라인(71)상의 램프 발진기(70)의 출력은 라인(73)에 의해 위상 비교기(64)의 다른 출력에 캐패시터 C56로 AC 연결된다.

제6(a)도 내지 제6(d)도의 파형은 제4도의 회로에서 발생된 1f_H및 2f_H-REF 타이밍 신호의 상대 위상 위치를 도시한다. 제6(a)도는 동기 분리기(14)에 의해 분리되고 라인(13)상의 위상 비교기(16)에 제공된 1f_HSYNC 펄스를 도시한다. 제6(b)도는 라인(53)상의 32 분할 회로(52)의 1f_H출력을 도시한다. 그러므로 상기 제 1 위상 동기 루프는 1f_H펄스의 선두 엣지 및 예를 들어 1f_H동기 펄스의 중간점의 상대적인 위상을 유지하는 역할을 한다. 상기 배열은 캐패시터(54)로 도시된 지연 또는 필터 회로에 의해서 조절될 수 있다. 제6(a)도 및 제6(b)도에 도시된 바와 같이, 상기 지연 회로(54)는 어떤 지연도 삽입하지 못한다. 제6(c)도는 라인(61)상에서 펄스 폭 회로(60)에 의해 발생된 2f_H-REF 신호를 도시하며, 그것은 제2위상 동기 루프(62)의 위상 비교기(64)에 입력중 하나이다. 제1도의 회로의 경우와 같이, 제4도의 제2위상 동기 루프(62)는 1f_H동기 신호에 상기 정정된 2f_H신호를 동기시키는데 효과적이고 1f_H지터에 기인한 정정되지 않은 2f_H-REF 신호에서 비대칭 타이밍 오차를 평균 출력하는데 효과적이다. 제6(d)도는 라인(69)상에서 2f_H리트레이스 펄스를 도시하며, 그것은 램프 발생기(70)에 입력이다. 램프 발생기(70)에 대한 수동 제어 회로(72)는 정정된 2f_H펄스 및 2f_H-REF 펄스간에 위상 창의 조절을 가능케 한다.

제7도는 제4도에 도시된 블록도 부분에 대한 개략 회로도이다. 위상 동기 루프 회로(62)는 산업 타입 CA 1391 집적 회로로써 구체화된다. 상기 회로(62)는 발진기(66), 위상 검출기(64), 프리드라이버(predriver)(84), 위상 검출기 출력 구동기(86) 및 V_cc전압 평균기(87)를 포함한다. 상기 발진기(66)는 주파수를 제어하는데 사용되는 단자(7)를 갖는 RC 포함한다. 상기 발진기(66)는 주파수를 제어하는데 사용되는 단자(7)를 갖는 RC 형이다. 외부 캐패시터(C51)는 단자(7)로부터 접지까지 연결되고 단자(6 및 7)간에 결합된 외부 저항(R62)를 통해 충전한다. 단자(7)의 전압이 내부 전위 바이어스를 초과할 때, 캐패시터(C51)는 내부 레지스터를 통해 방전된다. 이러한 전도는 구동 펄스 발생을 야기하고, 캐패시터가 충분히 방전될 때 그것은 끝난다. 이러한 방전 사이클은 단자(4)에서 톱니파 위상 신호에 응답한다. 단자(3)에서 부진행 동기 펄스는 단자(4)에서 톱니파파와 위상 비교되고, 수평 플라이백(flyback) 또는 리트레이스 펄스로부터 도출된다. 동기 신호 및 톱니파 파형간에 위상차가 존재하지 않는 다면, 단자(5)에서 순(net)출력 전류가 존재하지 않는다. 위상 오프셋이 발생할 때, 상기 주파수를 교정하기 위해 단자(5) 내부 또는 외부로 전류가 흐른다. 상기 프리 드라이버(84)의 듀티 사이클, 또는 마크 스페이스율은 단자(8)에서 전위를 설정함으로써 조정될 수 있다. 이러한 설정은 제7도의 회로에서, 저항(R63 및 R64)에 의해 형성된 분압기에 의해 결정된다. 저항(R72)을 통해 단자(7)에 결합된 전위차계(R37)는 발진기(66)의 주파수를 수동으로 조정하기 위해 사용된다.

램프 발생기 회로(70)는 트랜지스터(Q4), 저항(R55) 및 캐패시터(C50)를 포함한다. 캐패시터(C50) 양단에 발생된 램프 신호는 캐패시터(C56)를 통해 단자(4)에 Ac 결합된다. 트랜지스터(Q2) 및 전위차계(R20)는 수동적으로 동작 가능한 지연 회로(72)를 형성하고, 지연회로는 램프 캐패시터(C50)를 충전하기에 필요한 전류를 가변한다. 캐패시터(C50)를 충전하는데 필요한 시간의 변화는 2f_H-REF 펄스의 상대 위상 및 정정된 2f_H펄스에서 대략 0-2 마이크로 초의 가변 가능한 지연을 제공한다.

수평 출력 회로에 2f_H구동 출력 신호를 제공하는, 라인(67)상에서 프리드라이버(84)의 정정된 2f_H출력은, 트랜지스터(Q5 및 Q6)를 포함하는 푸시-풀구동기 회로의 입력이다.

Claims

비디오 신호의 수평 동기 성분에 대응하는 제1수평 동기 주파수에서 제1타이밍 신호를 발생하기 위한 제1위상 동기 루프(12)를 포함하는 수평 편향 시스템에 있어서, 상기 제1주파수의 배수인 제2주파수를 가지며, 상기 제1주파수에 대응하는 레이트에서 주파수가 변화되고, 상기 제1타이밍 신호로부터 제2타이밍 신호를 도출하기 위한 수단(56)과, 상기 제2주파수에서 완만한 수평 동기 신호(67 에서)를 발생하기 위한 전압 제어 발진기(66)를 포함하며, 상기 제2주파수에 따라 상기 제2타이밍 신호와 피드백 신호(73 에서)를 수신하기 위한 제조 위상 동기 루프(62)와, 상기 제2위상 동기 루프(62)에 결합되어, 상기 제2주파수에 따라 동기 수평 주사를 행하기 위한 수평 출력 편향단(68)을 포함하며, 상기 제2위상 동기 루프(62)는 상기 전압 제어 발진기(66)를 상기 제2타이밍 신호의 변화 속도만큼 빠르게 주파수를 변화시키지 않게 하는 루프 응답 특성을 갖는 특징으로 하는 수평 편향 시스템.
제1항에 있어서, 상기 제1위상 동기 루프(12)의 피드백 신호(55 에서)는 상기 제1타이밍 신호로부터 도출되는 것을 특징으로 하는 수평 편향 시스템.
제1항에 잇어서, 상기 제2위상 동기 루프(62)는 상기 전압제어 발진기(66)를 제어하기 위한 저역 통과 필터(63)를 포함하며, 상기 저역 통과 필터는 상기 루프 응답을 한정하는 주파수 특성을 갖는 것을 특징으로 하는 수평 편향 시스템.
제1항에 있어서, 상기 피드백 신호(73 에서)는 상기 수평 출력 편향단(68)으로부터의 리트레이스 펄스(69 에서)로부터 도출되는 것을 특징으로 하는 수평 편향 시스템.
제4항에 있어서, 상기 리트레이스 펄스(69 에서)에 응답하는 상기 피드백 신호(73 에서)를 발생하기 위한 톱니파 신호 회로(70)를 더 구비하는 것을 특징으로 하는 수평 편향 시스템.
제1항에 있어서, 상기 제1타이밍 신호의 각 펄스 주기에서 상기 제2타이밍 신호의 연속한 펄스 주기의 합은 일정한 것을 특징으로 하는 수평 편향 시스템.
수평 편향 시스템에 있어서, 제2저주파에 따른 주파수에서 주기적으로 주파수 변화되는 제1주파수에서 제1타이밍 신호를 발생하기 위한 수단(56)과, 상기 제1주파수에 따라 상기 제1타이밍 신호와 피드백 신호(73 에서)를 수신하며, 상기 제1주파수에서 완만한 수평 동기 신호(67 에서)를 발생하기 위한 제어가능 발진기(66)를 포함하는, 위상 동기 루프(62)와, 상기 위상 동기 루프(62)에 결합되며, 상기 제1주파수에 따라 수평 동기 주사하는 수평 출력 편향단(68)을 포함하며, 상기 위상 동기 루프는 상기 제어가능 발진기(66)를 상기 제1타이밍 신호의 변화율만큼 빠르게 주파수를 변화시키지 않게 하는 루프 응답 특성을 갖는 것을 특징으로 하는 수평 편향 시스템.
제7항에 있어서, 상기 제1주파수(2f_H)가 상기 제2주파수(1f_H)의 배수인 것을 특징으로 하는 수평 편향 시스템.
제7항에 잇어서, 상기 제1주파수(2f_H)는 상기 제2주파수(1f_H)의 우수 배수인 것을 특징으로 하는 수평 편향 시스템.
제7항에 있어서, 상기 위상 동기 루프(62)는 상기 제어가능 발진기(66)를 제어하기 위한 저역 통과 필터(63)를 포함하고, 상기 저역 통과 필터(63)는 상기 루프 응답을 한정하는 주파수 특성을 갖는 것을 특징으로 하는 수평 편향 시스템.
제7항에 있어서, 상기 피드백 신호(73 에서)는 상기 수평 출력 편향단(68)으로부터 (69 에서)의 리트레이스 펄스로부터 도출되는 것을 특징으로 하는 수평 편향 시스템.
제11항에 있어서, 상기 리트레이스 펄스에 따라 상기 피드백 신호(73 에서)를 발생시키는 톱니파 신호 회로(70)를 더 포함하는 것을 특징으로 하는 수평 편향 시스템.
제7항에 있어서, 비디오 신호(11 에서)의 수평 동기 성분(13 에서)과 동기되고, 상기 제2주파수에 따라 제2타이밍 신호를 발생시키는 제2위상 동기 루프(12)를 더 포함하는 것을 특징으로 하는 수평 편향 시스템.
제13항에 있어서, 상기 제2타이밍 신호의 각 펄스 주기내의 상기 제1타이밍 신호의 연속 펄스 주기의 합은 일정한 것을 특징으로 하는 수평 편향 시스템.
비디오 신호의 수평 동기 성분의 주파수를 나타내는 제1주파수에서 제1타이밍 신호를 발생시키는 제1위상 동기 루프(12)를 포함하는 수평 편향 시스템에 있어서, 상기 제1타이밍 신호로부터 상기 수평 동기 성분 주파수의 배수 주파수인 제2주파수를 갖는 제2타이밍 신호를 도출하기 위한 수단(56)과, 수평 출력 편향단(68)과, 상기 수평 출력 편향단(68)으로부터 도출된 상기 제2타이밍 신호 및 피드백 신호(73 에서)를 수신하고, 상기 수평 동기 성분의 주파수보다 큰 제2주파수에서 주사 동기 신호(67 에서)를 발생시키는 전압 제어 발진기(66)를 포함하는 제2위상 동기 루프(62)를 포함하며, 상기 수평 출력 편향단(68)은 상기 제2위상 동기 루프(62)에 결합되며, 상기 주사 동기 신호(67 에서)에 따라 상기 수평 동기 성분의 주파수보다 큰 주파수에서 수평 동기 주사하는 것을 특징으로 하는 수평 편향 시스템.
제15항에 있어서, 상기 제1타이밍 신호로부터 상기 제1위상 동기 루프(12)의 피드백 신호(55 에서)가 도출되는 것을 특징으로 하는 수평 편향 시스템.
제15항에 있어서, 상기 제2위상 동기 루프(62)는, 상기 전압제어 발진기의 제어 신호를 발생하는 저역 통과 필터(63)를 가지며, 제어 신호에 의해 상기 전압 제어 발진기는 상기 제2타이밍 신호의 주파수에서 일어나는 빠른 주파수 변화 만큼 빨리 주파수 변화하지 않게 되는 것을 특징으로 하는 수평 편향 시스템.
비디오 신호의 수평 동기 성분(17 에서)의 소스(12)를 구비하는 수평 편향 시스템에 있어서, 상기 소스(12)에 접속되고, 그에 동기된 제1주파수의 제1타이밍 신호를 발생하는 수단(56)과, 상기 제1주파수에서 완만한 주사 동기 신호(67 에서)를 발생하기 위해 수평 관련 피드백 신호(73 에서)와 상기 제1타이밍 신호를 수신하는 위상 동기 루프(62)와, 상기 위상 동기 루프(62)에 결합되며, 상기 주사 동기 신호(67 에서)에 따라 수평 동기 주사하는 수평 출력 편향단(68)을 포함하며, 상기 제1신호는 주파수가 주기적으로 변화되고, 상기 주기적 변화는 상기 제1주파수보다 낮은 제2주파수에서 일어나며, 상기 위상 동기 루프(62)의 특성은 상기 주사 동기 신호로의 상기 주파수의 주기적 변화의 유입을 피하게 하는 특징인 것을 특징으로 하는 수평 편향 시스템.
제18항에 있어서, 상기 제1주파수는 상기 제2주파수의 배수인 것을 특징으로 하는 수평 편향 시스템.
제18항에 있어서, 상기 제1주파수는 상기 제2주파수의 우수배수인 것을 특징으로 하는 수평 편향 시스템.
비디오 신호(11 에서)의 수평 동기 성분(13 에서)의 주파수를 나타내는 제1주파수에서 제1타이핑 신호를 발생하는 제1위상 동기 루프(12)를 포함하는 수평 편향 시스템에 있어서, 상기 수평 동기 성분 주파수의 배수의 주파수인 제2주파수를 갖는 제2타이밍 신호(61 에서)를 상기 제1타이밍 신호로부터 도출하기 위한 수단(56)과, 수평 출력 편향단(68)과, 상기 수평 출력 편향단(68)으로부터 도출된 피드백 신호(73 에서)와 상기 제2타이밍 신호를 수신하며, 상기 수평 동기 성분(13 에서)의 주파수 보다 큰 제2주파수에서 주사 동기 신호(67 에서)를 발생하는 전압 제어 발진기(66)를 포함하는 제2위상 동기 루프(62)를 포함하며, 상기 수평 출력 편향단(68)은, 상기 제2위상 동기 루프(62)에 결합되며, 상기 수평 동기 성분의 주파수 보다 큰 주파수에서 수평 동기 주사를 상기 주사 동기 신호에 따라서 행하는 것을 특징으로 하는 수평 편향 시스템.
제21항에 있어서, 상기 제1위상 동기 루프(12)의 피드백 신호(55 에서)가 상기 제1타이밍 신호로부터 도출되는 것을 특징으로 하는 수평 편향 시스템.
제21항에 있어서, 상기 제2위상 동기 루프(62)는 상기 전압 제어 발진기(66)를 제어하는 저역 통과 필터(63)를 포함하는 것을 특징으로 하는 수평 편향 시스템.
제21항에 있어서, 상기 피드백 신호(73 에서)는 상기 수평 출력 편향단(68)의 리트레이스 펄스(69 에서)로부터 도출되는 것을 특징으로 하는 수평 편향 시스템.
제21항에 있어서, 상기 제1타이밍 신호의 각각에 펄스 주기내의 상기 제2타이밍 신호의 연속 펄스 주기의 합은 일정한 것을 특징으로 하는 수평 편향 시스템.
수평 편향 시스템으로, 비디오 신호(11 에서)의 수평 동기 성분(13 에서)의 소스(14)와, 상기 소스(14)에 결합되고, 그에 동기된 제1주파수의 제1타이밍 신호를 발생하기 위한 수단(12, 56)으로, 상기 제1타이밍 신호는 주기적으로 주파수 변화되고, 상기 주기적 변화는 상기 제1주파수 보다 낮은 제2주파수에서 일어나는 상기 수단(12, 56)과, 완만한 주사 신호(67 에서)를 발생하기 위해 수평 관련 피드백 신호(73 에서)와 상기 제1타이밍 신호를 수신하며, 상기 주사 동기화 신호(67 에서)에 주파수의 상기 주기적 변화의 유입을 실제적으로 배제하는 응답 특성을 갖는 위상 동기 루프(62)와, 상기 위상 동기 루프(62)에 결합되며, 상기 주사 동기화신호(67 에서)에 따라 수평 동기 주사하기 위한 수평 출력 편향단(68)을 포함하는 수평 편향 시스템.
제26항에 있어서, 상기 제1주파수는 상기 제2주파수의 배수인 것을 특징으로 하는 수평 편향 시스템.
제27항에 있어서, 상기 제1주파수는 상기 제2주파수의 우수 배수인 것을 특징으로 하는 수평 편향 시스템.
제26항에 있어서, 상기 위상 동기 루프(62)는 제어 가능 발진기(66)와, 상기 발진기를 제어하는 저역 통과 필터(63)를 포함하며, 상기 저역 통과 필터는, 상기 응답 특성을 한정하는 것을 특징으로 하는 수평 편향 시스템.
제26항에 있어서, 상기 피드백 신호(73 에서)는 리트레이스펄스(69 에서)에 관련되는 것을 특징으로 하는 수평 편향 시스템.
제26항에 있어서, 상기 제1타이밍 신호 발생 수단은 상기 수평 동기 성분(13 에서)과 동기된 제2타이밍 신호를 발생하는 제2위상 동기 루프(12)를 포함하는 것을 특징으로 하는 수평 편향 시스템.
제31항에 있어서, 상기 제2타이밍 신호의 각각에 펄스 주기 내의 상기 제1타이밍 신호의 연속 펄스 주기의 합은 실제로 일정한 것을 특징으로 하는 수평 편향 시스템.