JP3473961B2 - 水平偏向システム - Google Patents
水平偏向システムInfo
- Publication number
- JP3473961B2 JP3473961B2 JP08744891A JP8744891A JP3473961B2 JP 3473961 B2 JP3473961 B2 JP 3473961B2 JP 08744891 A JP08744891 A JP 08744891A JP 8744891 A JP8744891 A JP 8744891A JP 3473961 B2 JP3473961 B2 JP 3473961B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- video
- timing signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/227—Centering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/30—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical otherwise than with constant velocity or otherwise than in pattern formed by unidirectional, straight, substantially horizontal or vertical lines
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
- Separation By Low-Temperature Treatments (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
- Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
- Absorbent Articles And Supports Therefor (AREA)
- Controls And Circuits For Display Device (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Networks Using Active Elements (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はテレビジョン装置用の
水平偏向回路に、特に、入来ビデオ信号と、水平方向の
センタリングを行うために水平偏向回路によって用いら
れる同期信号との間に遠隔調整可能な位相関係を与える
ためのシステムに関するものである。 【０００２】 【発明の背景】テレビジョン装置では、ラスタ走査を生
成する回路を表示されているビデオ信号に同期させる必
要がある。例えば、標準のＮＴＳＣビデオ信号は、各フ
ィールドが約１５，７３４Ｈz の基本即ち標準水平走査
周波数でのラスタ走査動作により生成される連続したフ
ィールドをインタレースさせることによって表示され
る。 【０００３】ビデオ信号用の基本走査周波数は、ｆH 、
１ｆH あるいは１Ｈ等、種々の呼び方がある。１ｆH 信
号の実際の周波数はビデオ方式に応じて異なる。テレビ
ジョン装置の画質を改善する試みに応じて、ビデオ信号
を順次、非飛越形（非インタレース形）で表示するシス
テムが開発されている。順次走査では、各表示フレーム
を、インタレース形式の２フィールドの１つの走査用と
して割当てられた時間と同じ時間で走査しなければなら
ない。従って、水平走査周波数はインタレースビデオ信
号の水平走査周波数の２倍にしなければならない。この
ような順次走査表示のための走査周波数は、これも２ｆ
H とか２Ｈのように種々の呼び方がなされている。例え
ば、米国における方式に従う２ｆH 走査周波数は約３
１，４６８Ｈz である。また、一般的な倍数周波数は、
例えば、ｎｆH と呼ばれる。但し、ｎは２以上の整数で
ある。 【０００４】精巧なビデオ処理、偏向システムで遭遇す
る１つの問題は、ビデオ情報に対する特別な信号処理に
余分に時間を必要とすることである。付加的な信号処理
の結果として生じる時間遅延は、入来ビデオ信号に対す
る偏向回路の同期化に問題を生じさせる。ビデオ／ラス
タ位相を適切に同期させようとすると、画面の水平方向
のセンタリングが行われなくなってしまう。通常、ビデ
オ情報は、テレビジョン装置により第１の水平走査周波
数、例えば、１ｆH で１線ずつ受信される。また、例え
ば、順次走査システムでは、ビデオ情報は表示に先立っ
て、１度に１またはそれ以上の線ずつ記憶される。ま
た、時には、各線が２回以上読出されたり、表示される
こともある。さらに、連続した線または連続した線の組
に含まれる情報が、例えば、補間によって組合わされて
処理されることがある。これにより、ビデオ情報の線が
付加されることになり、これらの線は元のビデオ信号中
の情報と共に表示されねばならない。例えば、双方向走
査システムにおいては、１本おきの線のビデオ情報が逆
方向に読出され、あるいは表示されねばならない。いず
れの場合でも、ｎｆH 倍数周波数、この場合は２ｆH 、
の同期信号が、信号処理を行うに充分な長さの遅延を施
される必要がある。 【０００５】多くの異なったテレビジョン装置は、それ
ぞれ異なった信号処理機能と、信号処理システムを持っ
ているので、これらテレビジョン装置に用いられる回路
のうち、可能なものは、これら多くのテレビジョン装置
で共通に使用できるように、標準化することが望まし
い。ある受像機は複数モードで動作する、即ち、２以上
のビデオ信号源からのビデオ信号を処理することができ
るが、この場合は、処理時間がより長く必要となる場合
もあり、より短くてもよいことがあるから、ビデオ／ラ
スタ位相調整が調整可能でなければならない。テレビジ
ョン装置、特に、精巧な信号処理を行うものにおいて
は、ビデオ／ラスタ位相調整の制御、即ち、受信された
ビデオ信号中の同期成分と、処理されたビデオ信号用に
生成される走査同期信号との間の遅延の制御を簡単に行
ない得ることが強く要望されている。処理されたビデオ
信号は、時として、より高い走査周波数で表示されるこ
とがあり、例えば、インタレース形式の１ｆＨビデオ信
号と、順次水平走査偏向システムに要求される２ｆＨ走
査同期信号との間の遅延に関してビデオ／ラスタ位相調
整が必要となる。 【０００６】 【発明の概要】本発明の特徴によれば、ビデオ信号と走
査同期信号の間の位相関係を調整し維持する水平偏向シ
ステムは、ビデオ信号の水平同期成分に対応し、この水
平同期成分と同期した第１の周波数（１ｆ H ）の第１の
タイミング信号（線１７上の１ｆ H の信号）を発生する
手段（４８、５２）と；上記第１のタイミング信号と同
期して動作して上記第１の周波数よりも高い第２の周波
数（２ｆ H ）の第２のタイミング信号（２ｆ H −ＲＥＦ）
を発生する第１のカウント手段（５６）と、を含んでい
る。上記第１のタイミング信号を発生する手段は、上記
第１の周波数の倍数のクロック信号（３２ｆ H ）を発生
する手段（４８）と、上記クロック信号を上記倍数で分
周して上記第１のタイミング信号を第２のカウント手段
（５２）とを含んでいる。水平偏向システムは、さら
に、上記第１のカウント手段に異なる数を供給して、上
記第１のタイミング信号と第２のタイミング信号の間の
相対位相を段階的に調整して、異なる動作モードで水平
画像センタリングを制御する手段（７４）と；上記第２
のタイミング信号に応答して上記第２の周波数の走査同
期信号（ＣＯＲＲＥＣＴＥＤ ２ｆ H ）を発生する手段
（６２）と、を含んでいる。この発明の特徴は、異なる
周波数を持つ同期信号あるいはタイミング信号の相対的
な位相を簡単に調整し維持するための手段を提供するこ
とである。クロック信号からより高い周波数ｎｆH、例
えば、２ｆHのタイミング信号を生成するために分周回
路を用いることができる。分周回路は、この分周回路を
周期的にリセットするために第１の位相ロックループに
より生成される、例えば、１ｆHのタイミング信号に同
期させることができる。このような分周器は、デジタル
制御信号によってデジタル数、例えば４ビットのデジタ
ル数をプリロードできるデジタル分周器の形で実現でき
る。また、上記のようなデジタル制御信号は、多くのデ
ジタル制御されるテレビジョン装置におけるように、直
列バスを通して伝送できる。プリセット可能な、即ち、
プリロード可能な分周回路は、プリロードされたデジタ
ル数に従って、画面のセンタリングを制御するための、
ビデオ／ラスタ位相の粗調整を行うことができる。プリ
ロードされた数を変えると、入力ビデオ信号に対して第
２のタイミング信号を段階的に、例えば、２μ秒単位で
移動させることができる。例えば、３２ｆHのクロック
によって動作するプリセット可能な、あるいは、プリロ
ード可能な１／１６回路（１６分の１分周回路）によっ
て２ｆHのタイミング信号を供給することができる。 【０００７】この発明の別の態様は、元来異なるタイミ
ング特性を持つ、別のビデオ信号源に対して、自動制御
ビデオ／ラスタ位相調整を行うようにすることである。
上記別のビデオ信号源としては、例えば、ＲＧＢ入力や
コンピュータビデオ駆動回路などがある。例えば遠隔制
御キーパッドなどを用いて別のビデオ信号源が選択され
ると、それが遠隔制御受信機によって検出される。遠隔
制御受信機はテレビジョン装置を制御するマイクロプロ
セッサによりモニタされている。マイクロプロセッサは
信号処理回路のビデオ出力として別のビデオ信号源をス
イッチするようにビデオ信号源選択器に制御データを送
る。マイクロプロセッサはさらに、制御データをビデオ
／ラスタ位相調整回路に送って、画面の正しいセンタリ
ングが行われるように、上記別のビデオ信号源の異なっ
たタイミング特性に対する補償を行わせる。 【０００８】この発明の更に別の態様は、バス制御形の
位相調整と共に、手動制御によって、例えば０〜２μ秒
の範囲内の位相微調整を行えるようにすることである。
この態様によれば、位相微調整は、同期信号とタイミン
グ信号の連続した列中で、バス制御による遅延が実施さ
れる点とは異なる点で行うことができる。例えば、微位
相調整は変換器ではなく、第２の位相ロックループ中に
挿入することができる。遅延は第１のタイミング信号で
はなく第２のタイミング信号に対して行われる。実施例
においては、第２の周波数のリトレースパルスが鋸歯状
信号回路への入力とされる。鋸歯状信号は第２の位相ロ
ックループの位相比較器への一方の入力となっている。
鋸歯状信号回路はランプキャパシタを含んでいる。鋸歯
状信号回路中のランプキャパシタを充電するために用い
る電流を、例えば手動調整可能なポテンショメータを用
いて変化させることにより、位相の微調整が行われる。 【０００９】ビデオ信号中の、例えば１ｆ Ｈ の第１の水
平同期信号から、例えば２ｆ Ｈ の第２の水平同期信号を
生成する際に遭遇する可能性のある別の問題は、第１の
同期信号の周期内における第２の同期信号の対称性、あ
るいは恒常性（不変性）を充分精密に保持することであ
る。第２の信号の周期は第１の信号によって生じるジッ
タのために変動することがある。例えば、２ｆＨの同期
信号の対称性が、例えばすべての１ｆＨ周期内で充分に
正確でない場合には、２ｆＨのトレースがラスタの１本
おきの線で異なる時点で始まるようになってしまう。そ
の結果、例えば図６に示すように、ラスタが分離してし
まうことがある。図６において、ラスタ２は右方にずれ
た画像部分Ｒを形成している１本おきの走査線からなる
走査線の第１の組と、左方にずれた画像部分Ｌを形成し
ている１本おきの走査線からなる走査線の第２の組とを
有する。互いに隣接するトレース期間中に異なるピーク
・ピークヨーク電流が流れるので、互いに隣接するリト
レースパルスの振幅は互いに異なる。隣接トレース期間
中に流れるピーク・ピークヨーク電流が異なるのは、隣
接トレース期間の長さが異なるためである。隣接線間の
走査の差の量は、周期の差の大きさと、偏向回路の全エ
ネルギ回復効率とによって左右される。ラスタの分離の
効果は図６では、部分Ｌの走査線の開始を部分Ｒの走査
線の開始よりも早く生じるような形で誇張して示されて
いるが隣接トレース期間が１００ｎ秒程度しか違ってい
なくても、許容できないようなラスタの分離が生じてし
まう。 【００１０】例えば１ｆH の第１の同期信号の非対称性
は、２つの位相ロックループを持ち、ビデオスピードア
ップ・システムの一部を構成している水平偏向システム
の同期回路中で使用される位相ロックループの性質自体
によって生じる可能性がある。この非対称性は、また、
ある種の集積回路に付随していることもある。例えば、
周波数１ｆH の第１の位相ロックループ用の帰還信号が
取出されるリトレース信号がない場合には、第１のタイ
ミング信号が位相ロックループ中の位相比較器への帰還
信号として用いられる必要がある。このようにすると、
第１のタイミング信号の周波数のリプルを発生する可能
性が生じ、その結果、第１のタイミング信号が非対称に
なってしまう。これまでは、この非対称性は、例えば、
第１の位相ロックループの動作に関連する特別な信号処
理回路及び／または、第１のタイミング信号をその周波
数の倍数の周波数を持つ第２のタイミング信号あるいは
同期信号に変換するために用いられる回路によって補正
していた。しかし、このような方法は費用がかかり、ま
た、同期情報を偏向回路中を伝送させる時に不所望な遅
延を生じさせる可能性がある。 【００１１】１９９０年３月２６日出願の米国特許出願
第４９９，２４９号（特開平７−７９３５７出願対応）
には、ビデオ信号を倍数走査周波数で表示する際に使用
される正確な同期回路を有する水平偏向システムが記載
されており、このシステムにおいては、非対称性が同期
信号すなわちタイミング信号の周期的な乱れによって生
じる。このシステムでは、第１の位相ロックループがビ
デオ信号中の水平同期成分に対応する第１の水平同期周
波数の第１のタイミング信号を発生する。変換器回路が
第１のタイミング信号から、第１の周波数の倍数である
第２の周波数を持ち、第１の周波数に対応する周波数で
周波数変動を生じるような第２のタイミング信号を取出
す。第２の位相ロックループがこの第２のタイミング信
号と第２の周波数に応じた帰還信号を受信する。この第
２の位相ロックループは第２の周波数の滑らかな水平同
期信号を発生する電圧制御発振器を含んでいる。この第
２の位相ロックループは、電圧制御発振器が第２のタイ
ミング信号の変動の速度と同じ速さで周波数を変化させ
ないようにする特性ループ応答を持っている。第２の周
波数に応じた同期水平走査を行わせるために、水平出力
偏向段を第２の位相ロックループに結合することができ
る。２つの位相ロックループは、信号周波数（レート）
変換器あるいは乗算器と共に、タンデムに構成されてい
る。第１の位相ロックループにより生成されたタイミン
グ信号の対称性あるいは変換器により取出された倍数周
波数タイミング信号の対称性を補正するための信号処理
回路を付加する必要はない。 【００１２】この出願の発明のさらに別の態様によれ
ば、受信したビデオ信号と、前記米国特許出願第４９
９，２４９号に記載のジッタ制御システムとコンパチブ
ルな水平偏向回路により生成されるより高い周波数の同
期またはタイミング信号との間の位相関係の調整と維持
が容易になる。例えば、分周器の出力は、前述のよう
に、周波数変動が第２の位相ロックループにより平均さ
れる未補正タイミング信号として取扱われ処理される。 【００１３】 【実施例の説明】１ｆＨのビデオ信号を２ｆＨで順次走
査するための水平偏向システムをブロック図の形で図１
に示し、全体を参照符号４０で示す。出力として正規周
波数１ｆＨの第１のタイミング信号を発生する位相ロッ
クループを形成するためにワンチップ１２を用いること
ができる。例えば、産業用タイプＴＡ８３６０は、同期
分離器１４、位相比較器１６及び電圧制御発振器４８を
有するワンチップである。線１１上の１ｆＨビデオ信号
は同期分離器１４へ入力として与えられる。同期分離器
１４は線４３に垂直同期パルスを、線１３に１ｆＨの水
平同期パルスを供給する。図７（ａ）に示す線１３上の
１ｆＨ同期信号は位相比較器１６に入力として供給され
る。図７（ｂ）に示す線１５に現われる位相比較器１６
の出力は低域通過フイルタ２０に対して供給されるエラ
ー制御信号である。例えばＴＡ８３６０中の低域通過フ
イルタの周波数特性は主として外部タイミング成分によ
って決まる。従って、ブロック２０は点線で示してあ
る。この外部素子としては、例えば、１０μＦのキャパ
シタとこのキャパシタと接地間に結合された３Ｋの抵抗
とを有する直列ＲＣ回路網がある。電圧制御発振器（Ｖ
ＣＯ）４８はセラミック共振回路あるいはＬＣ共振回路
５０に応答し、３２ｆＨで動作する。図７（ｃ）に示す
線４９上の正規周波数３２ｆＨのタイミング信号は３２
分の１回路（÷３２回路）５２に入力として供給され
る。線１７に現われる３２分の１回路５２の出力は図７
（ｄ）に示す１ｆＨの駆動信号である。この１ｆＨ信号
は線５５を介して位相比較器１６の他方の入力に加えら
れ、その結果、図７（ｂ）のエラー制御電圧が図示のよ
うに１ｆＨのリプルにより悪影響を受ける可能性があ
る。位相比較器１６に帰還されている１ｆＨパルスの幅
が広すぎる場合には、パルス幅を例えば直列接続したキ
ャパシタ５４により狭くすることができる。共振回路５
０の３２ｆＨの出力はワンチップの外部で線５１にも与
えられている。 【００１４】１ｆH から２ｆH への変換器（１ｆH −２
ｆH 変換器）及びバス制御される位相調整回路５６が、
線１７によって第１の位相ロックループの１ｆH 出力タ
イミング信号に結合されており、また、線５１によって
共振回路５０に結合されている。回路５６は出力として
線６１上にタイミング信号２ｆH −ＲＥＦを発生する。
線１７上の１ｆH タイミング信号に対する２ｆH −ＲＥ
Ｆ信号の位相は、例えばマイクロプロセッサ７４により
直列データバス５３を通して送られる制御信号に応答し
て調整できる。 【００１５】図２には回路５６がより詳細に示されてい
る。線５１上の共振回路５０の出力は増幅器９０に入力
として与えられている。線９１に現われる増幅器９０の
出力は１６分の１カウンタ（÷１６カウンタ）５８への
クロック（ＣＬＯＣＫ）入力となる。３２ｆＨの信号を
１６分の１すると、２ｆＨの信号が得られる。種々のク
ロック周波数と除算係数とを適当に組合わせて用いるこ
とにより、基本水平走査周波数の別の倍数の周波数を生
成することもできる。線１７上の１ｆＨタイミング信号
は縁検出器９２に入力として供給される。縁検出器９２
は、１ｆＨタイミング信号中のパルスの、例えば前縁を
検出する。線９３上の縁検出器９２の出力はカウンタ５
８へロード（ＬＯＡＤ）入力として与えられる。１６分
の１カウンタ５８は４ビットカウンタとすることがで
き、そのＤ入力即ち開始数入力に４ビット並列データバ
ス９５を備えている。 【００１６】この発明の別の態様によれば、上記のよう
な計数手段の使用は前述した米国特許出願第４９９，２
４９号に開示されたジッタ制御システムと両立性があ
る。この米国出願の発明の一実施例では、３２ｆH のク
ロック信号から２ｆH のタイミング信号を生成するため
に、同様の（但し、プリセット動作はない）計数／分周
手段が用いられている。２ｆH 信号はビデオ信号中の水
平同期成分に同期した１ｆH タイミング信号によって水
平同期成分に同期される。 【００１７】遠隔制御は、例えば、デジタル制御構成を
有するテレビジョン装置にしばしば設けられているよう
な直列データバス５３（図１）によって行うことができ
る。直列データバスは、例えば、図示のように、ＤＡＴ
Ａ（データ）、ＣＬＯＣＫ（クロック）及びＥＮＡＢＬ
Ｅ（可動化）の符号を付して示した３本の線で構成され
ている。計数を開始する開始数は、マイクロプロセッサ
７４により直列データバス５３を介して供給される情報
によってシフトレジスタ９４に記憶させるようにするこ
とができる。データバス５３は１６分の１カウンタ５８
が線１７上の１ｆH 信号中にパルスが発生する毎に用い
る開始数を供給することができる。カウンタ５８の出力
Ｑは４ビットの信号で並列データバス９７に供給され
る。この４ビット信号は復号回路９６に入力として供給
される。復号回路９６は、例えば、計数値１６が生じる
度に出力パルスを線９９に供給する。各開始数は、互い
に異なる対応する数の増加位相調整遅延、あるいは、位
相粗調整遅延を与える。線９９上の信号はパルス幅回路
６０の入力に供給されており、この回路６０の線６１上
の出力が２ｆH −ＲＥＦ信号である。パルス幅回路６０
は線６１上に供給される未補正の２ｆH −ＲＥＦタイミ
ング信号中のパルス幅が、第２の位相ロックループ中の
位相比較器を適正に動作させることが出来るに充分なも
のとなるようにする。 【００１８】上述した構成の代りとして、可調整遅延は
図３に示すようなデジタル移相器によって実現してもよ
い。図３において、１ｆH −２ｆH 変換器５６′は、カ
ウンタ５８がプリセット可能ではなく、かつ、シフトレ
ジスタ９４が設けられていないという点以外は、図２の
ブロック５６と同じである。線６１上の２ｆH −ＲＥＦ
信号はデジタル移相器１０１に入力として供給される。
移相器により与えられる位相遅延の量はマイクロプロセ
ッサによってデータバス５３を通して送られてくる制御
信号によって決まる。線５１は３２ｆH クロック信号を
デジタル移相器に供給する。デジタル移相器が直列デー
タを受けるようにされた入力記憶バッファを持たない場
合には、シフトレジスタ９４と同様のレジスタが、図２
のブロック５６内に示すような形で、そのために用いら
れる。移相器１０１の出力は位相調整された信号２ｆH
−ＲＥＦ′で、この信号は、例えば図１のブロック６２
中に示されている第２の位相ロックループへの入力とな
る。 【００１９】２ｆH −ＲＥＦ信号は、１ｆH 信号の最初
のデューティサイクルが５０％である時にのみ対称性を
持つ。３２ｆH ＶＣＯに対するエラー制御電圧に対する
１ｆH のリプルの影響は図７（ｂ）の波形に現われてい
る。エラー制御電圧は各１ｆH 期間中に周期的に低下す
る。従って、３２ｆH ＶＣＯの出力周波数ｆVCO は、各
１ｆH 期間中に周期的に低下する。周波数が低下する
と、その後の３２ｆH ＶＣＯからの出力パルスは次第に
低くなる。周波数が低くなると、パルス幅１／ｆVCO は
増加する。分周器回路５８は、３２ｆH ＶＣＯの３２個
の出力パルス分の期間を持つ１ｆH 信号の周波数を、上
記期間を２分の１にする、即ち、１６個のパルス分を持
つ２つの期間に分割することによって、２倍にする。し
かし、パルス幅が周期的に増大するために、最初の１６
個のパルスの合計の幅ｔA は次の１６個のパルスの合計
幅ｔB よりも狭くなってしまう。ｔA の期間がｔB と等
しくないと、２ｆH −ＲＥＦタイミング信号は、いくら
デジタル分周器が精密なものであっても、１ｆH 信号の
期間内で対称にはならない。このような非対称性が生じ
ると、図７（ｆ）に示すように、リトレースパルスの振
幅が交互にＹ1 とＹ2をとる。その結果、ラスタの分割
が生じる可能性がでてくる。従って、デジタル回路によ
って生成される２ｆH −ＲＥＦ信号も、更に処理を必要
とする未補正信号として取扱われる必要がある。 【００２０】２ｆH −ＲＥＦ信号は第２の位相ロックル
ープ６２によってさらに処理される。この第２の位相ロ
ックループは位相比較器６４、低域通過フイルタ６３及
び電圧制御発振器６６を含んでいる。位相ロックループ
６２は産業用タイプＣＡ１３９１として実施されてい
る。線６５に現われる位相比較器６４のエラー出力信号
が、２ｆH の周波数で動作する電圧制御発振器６６に対
して制御入力として供給される。発振器の動作周波数と
ＣＡ１３９１発振器中の低域通過フイルタの周波数応答
は、図４に示すように、主として外部のタイミング成分
によって決まる。従って、ＬＰＦ６３は点線で示されて
いる。 【００２１】２ｆH −ＲＥＦは位相比較器６４に一方の
入力として供給される。線６５に現われる位相比較器６
４からのエラー制御信号は低域通過フイルタ６３に入力
される。低域通過フイルタ６３の出力は、２ｆH の周波
数で動作する２ｆH ＶＣＯとして示した電圧制御発振器
６６に制御入力として供給される。低域通過フイルタ６
３の周波数特性は、例えば、図４に示すような１．５μ
ＦのキャパシタＣ５３と２ＫΩの抵抗Ｒ６８とによって
形成された外部ＲＣ回路網によって決まる。線６７に現
われる電圧制御発振器６６の出力は、水平出力回路６８
に対する補正済２ｆH 同期信号ＣＯＲＲＥＣＴＥＤ２ｆ
H となる。線６９に現われる水平出力回路６８の出力は
２ｆH リトレースパルス２ｆH ＲＥＴＲＡＣＥの形の２
ｆH 信号となる。２ｆH ＲＥＴＲＡＣＥパルスはランプ
発生器７０の入力になる。ランプ発生器７０は手動遅延
回路７２によって手動位相遅延が施される。線７１に現
われるランプ発生器７０の出力はキャパシタＣ５６によ
って線７３を通して位相比較器６４の他方の入力に交流
結合される。 【００２２】図１に示されたブロック図の一部について
の回路図が図４に示されている。タイプＣＡ１３９１回
路としての位相ロックループ６２は、発振器６６、位相
検出器６４、前置駆動段（プレドライバ）８４、位相検
出器出力駆動段８６及びＶcc電圧調整器８７を含んでい
る。発振器６６は端子７を周波数制御用に用いたＲＣ形
のものである。外部キャパシタＣ５１が端子７からアー
スに接続されており、端子６と７の間に接続された外部
抵抗Ｒ６２を通して充電される。端子７の電圧が内部電
位バイアスを超えると、キャパシタＣ５１が内部抵抗を
通して放電する。これによって駆動パルスが生成され
る。この駆動パルスはキャパシタが充分に放電すると終
了する。端子３に現われる負向きの同期パルスが、水平
フライバック即ちリトレースパルスから取出された端子
４に現われる鋸歯状波形と位相比較される。同期信号と
鋸歯状波形との間に位相差がない場合には、端子５には
正味出力電流は現われない。位相のずれが生じると、周
波数を補正するために、電流が端子５からまたは端子５
へ流れる。前置駆動段８４のデューティサイクル、即
ち、マークスペース比は端子８に電位を設定することに
より調整できる。図４の回路においては、これは抵抗Ｒ
６３とＲ６４により形成された分圧器により決められ
る。抵抗Ｒ７２を介して端子７に結合されているポテン
ショメータＲ３７を用いて発振器６６の周波数を手動で
調整することができる。 【００２３】ランプ発生器７０はトランジスタＱ４、抵
抗Ｒ５５、キャパシタＣ５０からなる。キャパシタＣ５
０の両端間に発生したランプ信号はキャパシタＣ５６を
介して端子４に交流結合される。トランジスタＱ２とポ
テンショメータＲ２０が手動遅延回路７２を形成し、こ
の回路はランプキャパシタＣ５０を充電する電流を変化
させる。キャパシタＣ５０を充電するために必要な時間
を変えることにより、２ｆH −ＲＥＦパルスと補正済２
ｆH パルスＣＯＲＲＥＣＴＥＤ２ｆH の相対位相に約０
〜２μ秒の可変遅延を与える。 【００２４】線６７に現われる前置駆動段８４のＣＯＲ
ＲＥＣＴＥＤ２ｆＨ 出力は、トランジスタＱ５とＱ６
を有し、水平出力回路６８に対して駆動出力信号２ｆＨ
ＤＲＩＶＥを供給するプッシュプル駆動回路に入力とし
て供給される。 【００２５】図５（ａ）〜（ｄ）の波形は、図１〜図４
に示す回路の動作によって生成される１ｆＨ及び２ｆＨ
のタイミング信号と同期信号との相対的な位相の位置を
示す。図５（ａ）は同期分離器１４によって分離され、
線１３によって位相比較器１６に供給される１ｆＨ同期
パルスを示す。図５（ｂ）は線１７に生じる３２分の１
回路５２の１ｆＨ出力を示す。第１の位相ロックループ
が１ｆＨ同期パルスの、例えば、中間点における１ｆＨ
パルスの、例えば、前縁の相対的位相を維持する働きを
する。図５（ｃ）はパルス幅回路６０によって線６１上
に生成された２ｆＨ−ＲＥＦ信号を示し、この信号は第
２の位相ロックループ６２の位相比較器６４への入力の
一方である。図５（ｄ）はランプ発生器７０に入力とし
て加えられる線６９上の２ｆＨリトレース信号２ｆＨＲ
ＥＴＲＡＣＥである。１ｆＨ同期パルスと２ｆＨ−ＲＥ
Ｆパルス、従って、補正済２ｆＨパルスとの間の位相差
は、前述したように、１６分の１カウンタ５８をバス制
御プリセットすることにより、例えば、２μ秒単位で調
整することができる。２ｆＨリトレースパルス２ｆＨＲ
ＥＴＲＡＣＥと２ｆＨ−ＲＥＦ信号との間の位相差を設
定する手動制御遅延回路７２によって微調整、例えば、
０〜２μ秒の微調整を行うことができる。この手動制御
遅延回路７２は２ｆＨリトレースパルス２ｆＨＲＥＴＲ
ＡＣＥと位相比較器６４の他方の入力である鋸歯状信号
との間の遅延を調整するものなので、上記の微調整は間
接的な調整である。別のクロック周波数及び／または異
なる分解能を得るために別のビット数を持った別のカウ
ンタを用いることにより、異なる時間遅延単位でバス制
御を行うこともできる。また、上記の手動位相調整に変
更を施して、バス制御によって与えられる増加時間遅延
ステップに対応する範囲全体にわたって手動調整できる
ようにすることもできる。 【００２６】別の（交替）ビデオ信号源を利用すること
もできるようにしたビデオ／ラスタ位相遅延調整の一例
を図８にブロック図として示す。図８に示す水平偏向回
路８０は図１〜４に示す回路４０と同じであるが、選択
的に使用できるビデオ信号源とこれらの信号源を切換え
るための手段も示されている。ワンチップ１２、変換器
５６及び第２の位相ロックループ６２の詳細は、図をわ
かりやすくするために省略してあるが、図１〜４に示す
ものを用いることができる。ワンチップのいくつかのも
のはビデオ信号源選択器を備えているが、全てのワンチ
ップが備えているとは限らない。 【００２７】マイクロプロセッサ７４が遠隔制御受信機
７９とビデオ信号源８８とに、例えば、直列バス５３に
よって接続されている。遠隔制御受信機７９はキーパッ
ド、例えば、遠隔制御キーパッド８９に、高周波または
赤外線送信８５によって結合されている。合成ビデオ信
号源としてブロック８１に示されているビデオ信号源Ａ
が分離・復調回路８３に結合されている。従って、ビデ
オ信号源Ａは、例えば、放送合成ビデオ信号あるいはケ
ーブル放送ビデオ信号、例えば、１ｆH 飛越走査ビデオ
信号源である。分離・復調回路８３の出力はビデオ電子
銃用の赤、緑、青駆動信号と同期信号で、これらは、そ
れぞれ、Ａ ＲＥＤ、Ａ ＧＲＥＥＮ、Ａ ＢＬＵＥ及
びＡ ＳＹＣとして示されている。これらの出力は一組
となってビデオ信号源選択器８８へ入力として供給され
る。ビデオ信号源選択器８８へのもう一組の入力は、Ｒ
ＧＢビデオ信号源としてブロック８２に示されている別
のビデオ信号源により供給される。ＲＧＢビデオ信号は
例えばコンピュータから供給される。この別の選択的に
使用し得るビデオ信号源８２の出力はＲＧＢ ＲＥＤ、
ＲＧＢ ＧＲＥＥＮ、ＲＧＢ ＢＬＵＥ及びＲＧＢ Ｓ
ＹＮＣと示されている。画面の適正なセンタリングのた
めには、ビデオ／ラスタ位相調整の際に異なる遅延が必
要となることがわかるであろう。ビデオ信号源選択器８
８はＲＥＤＯＵＴ、ＧＲＥＥＮ ＯＵＴ、ＢＬＵＥ Ｏ
ＵＴ及びＳＹＮＣ ＯＵＴと示された出力を持ってい
る。例えば、別の選択的に使用されるビデオ信号源のタ
イミング信号が、ビデオ／ラスタ位相調整を行わない
と、この別の信号源が選択された時に画面の水平方向の
センタリングが適正に行われないほど異なっているもの
と仮定する。 【００２８】例えば、遠隔制御キーパッド８９によって
別の選択的に使用可能なビデオ信号源が選ばれると、こ
れが遠隔制御受信機７９により検出され、マイクロプロ
セッサ７４によりモニタされる。マイクロプロセッサ７
４はビデオ信号源選択器８８に、ビデオ信号源Ａの代り
に上記選択された別のビデオ信号源からのビデオ駆動信
号及び同期信号を供給するための制御データを送る。ま
た、マイクロプロセッサ７４はブロック５６中の位相調
整回路に、上記別のビデオ信号源の異なるタイミングを
補償して画像の水平方向のセンタリングが行えるように
するための制御データを送る。 【００２９】従って、この発明の一態様によれば、入力
ビデオ信号とラスタを発生するために水平偏向回路によ
って用いられる走査同期信号との間の最適な位相関係が
設定される。この最適位相関係は、位相粗調整用のバス
制御される位相調整回路と位相微調整用の手動制御され
る位相調整回路の双方を用いて行うことができる。ここ
で言う粗調整及び微調整の粗と微は相対的な用語であ
り、ある特定目的のためには、遅延時間の増分ステップ
階段状変化の単位量を小さくして粗調整を充分細かくす
ることができる。ビデオ信号と走査同期信号との間に多
かれ少かれいくらかの位相遅延を必要とする特別なビデ
オ表示機能あるいは処理を行うために、あるいは、別の
選択可能なビデオ信号源からの信号を表示するためにマ
イクロプロセッサが呼出された時は、位相遅延がそれに
応じてマイクロプロセッサによって変えられる。この構
成により、全てのビデオ処理に対する、また、全てのビ
デオ信号源に対するビデオ／ラスタ位相遅延の最適化に
弾力的に対処することができる。
水平偏向回路に、特に、入来ビデオ信号と、水平方向の
センタリングを行うために水平偏向回路によって用いら
れる同期信号との間に遠隔調整可能な位相関係を与える
ためのシステムに関するものである。 【０００２】 【発明の背景】テレビジョン装置では、ラスタ走査を生
成する回路を表示されているビデオ信号に同期させる必
要がある。例えば、標準のＮＴＳＣビデオ信号は、各フ
ィールドが約１５，７３４Ｈz の基本即ち標準水平走査
周波数でのラスタ走査動作により生成される連続したフ
ィールドをインタレースさせることによって表示され
る。 【０００３】ビデオ信号用の基本走査周波数は、ｆH 、
１ｆH あるいは１Ｈ等、種々の呼び方がある。１ｆH 信
号の実際の周波数はビデオ方式に応じて異なる。テレビ
ジョン装置の画質を改善する試みに応じて、ビデオ信号
を順次、非飛越形（非インタレース形）で表示するシス
テムが開発されている。順次走査では、各表示フレーム
を、インタレース形式の２フィールドの１つの走査用と
して割当てられた時間と同じ時間で走査しなければなら
ない。従って、水平走査周波数はインタレースビデオ信
号の水平走査周波数の２倍にしなければならない。この
ような順次走査表示のための走査周波数は、これも２ｆ
H とか２Ｈのように種々の呼び方がなされている。例え
ば、米国における方式に従う２ｆH 走査周波数は約３
１，４６８Ｈz である。また、一般的な倍数周波数は、
例えば、ｎｆH と呼ばれる。但し、ｎは２以上の整数で
ある。 【０００４】精巧なビデオ処理、偏向システムで遭遇す
る１つの問題は、ビデオ情報に対する特別な信号処理に
余分に時間を必要とすることである。付加的な信号処理
の結果として生じる時間遅延は、入来ビデオ信号に対す
る偏向回路の同期化に問題を生じさせる。ビデオ／ラス
タ位相を適切に同期させようとすると、画面の水平方向
のセンタリングが行われなくなってしまう。通常、ビデ
オ情報は、テレビジョン装置により第１の水平走査周波
数、例えば、１ｆH で１線ずつ受信される。また、例え
ば、順次走査システムでは、ビデオ情報は表示に先立っ
て、１度に１またはそれ以上の線ずつ記憶される。ま
た、時には、各線が２回以上読出されたり、表示される
こともある。さらに、連続した線または連続した線の組
に含まれる情報が、例えば、補間によって組合わされて
処理されることがある。これにより、ビデオ情報の線が
付加されることになり、これらの線は元のビデオ信号中
の情報と共に表示されねばならない。例えば、双方向走
査システムにおいては、１本おきの線のビデオ情報が逆
方向に読出され、あるいは表示されねばならない。いず
れの場合でも、ｎｆH 倍数周波数、この場合は２ｆH 、
の同期信号が、信号処理を行うに充分な長さの遅延を施
される必要がある。 【０００５】多くの異なったテレビジョン装置は、それ
ぞれ異なった信号処理機能と、信号処理システムを持っ
ているので、これらテレビジョン装置に用いられる回路
のうち、可能なものは、これら多くのテレビジョン装置
で共通に使用できるように、標準化することが望まし
い。ある受像機は複数モードで動作する、即ち、２以上
のビデオ信号源からのビデオ信号を処理することができ
るが、この場合は、処理時間がより長く必要となる場合
もあり、より短くてもよいことがあるから、ビデオ／ラ
スタ位相調整が調整可能でなければならない。テレビジ
ョン装置、特に、精巧な信号処理を行うものにおいて
は、ビデオ／ラスタ位相調整の制御、即ち、受信された
ビデオ信号中の同期成分と、処理されたビデオ信号用に
生成される走査同期信号との間の遅延の制御を簡単に行
ない得ることが強く要望されている。処理されたビデオ
信号は、時として、より高い走査周波数で表示されるこ
とがあり、例えば、インタレース形式の１ｆＨビデオ信
号と、順次水平走査偏向システムに要求される２ｆＨ走
査同期信号との間の遅延に関してビデオ／ラスタ位相調
整が必要となる。 【０００６】 【発明の概要】本発明の特徴によれば、ビデオ信号と走
査同期信号の間の位相関係を調整し維持する水平偏向シ
ステムは、ビデオ信号の水平同期成分に対応し、この水
平同期成分と同期した第１の周波数（１ｆ H ）の第１の
タイミング信号（線１７上の１ｆ H の信号）を発生する
手段（４８、５２）と；上記第１のタイミング信号と同
期して動作して上記第１の周波数よりも高い第２の周波
数（２ｆ H ）の第２のタイミング信号（２ｆ H −ＲＥＦ）
を発生する第１のカウント手段（５６）と、を含んでい
る。上記第１のタイミング信号を発生する手段は、上記
第１の周波数の倍数のクロック信号（３２ｆ H ）を発生
する手段（４８）と、上記クロック信号を上記倍数で分
周して上記第１のタイミング信号を第２のカウント手段
（５２）とを含んでいる。水平偏向システムは、さら
に、上記第１のカウント手段に異なる数を供給して、上
記第１のタイミング信号と第２のタイミング信号の間の
相対位相を段階的に調整して、異なる動作モードで水平
画像センタリングを制御する手段（７４）と；上記第２
のタイミング信号に応答して上記第２の周波数の走査同
期信号（ＣＯＲＲＥＣＴＥＤ ２ｆ H ）を発生する手段
（６２）と、を含んでいる。この発明の特徴は、異なる
周波数を持つ同期信号あるいはタイミング信号の相対的
な位相を簡単に調整し維持するための手段を提供するこ
とである。クロック信号からより高い周波数ｎｆH、例
えば、２ｆHのタイミング信号を生成するために分周回
路を用いることができる。分周回路は、この分周回路を
周期的にリセットするために第１の位相ロックループに
より生成される、例えば、１ｆHのタイミング信号に同
期させることができる。このような分周器は、デジタル
制御信号によってデジタル数、例えば４ビットのデジタ
ル数をプリロードできるデジタル分周器の形で実現でき
る。また、上記のようなデジタル制御信号は、多くのデ
ジタル制御されるテレビジョン装置におけるように、直
列バスを通して伝送できる。プリセット可能な、即ち、
プリロード可能な分周回路は、プリロードされたデジタ
ル数に従って、画面のセンタリングを制御するための、
ビデオ／ラスタ位相の粗調整を行うことができる。プリ
ロードされた数を変えると、入力ビデオ信号に対して第
２のタイミング信号を段階的に、例えば、２μ秒単位で
移動させることができる。例えば、３２ｆHのクロック
によって動作するプリセット可能な、あるいは、プリロ
ード可能な１／１６回路（１６分の１分周回路）によっ
て２ｆHのタイミング信号を供給することができる。 【０００７】この発明の別の態様は、元来異なるタイミ
ング特性を持つ、別のビデオ信号源に対して、自動制御
ビデオ／ラスタ位相調整を行うようにすることである。
上記別のビデオ信号源としては、例えば、ＲＧＢ入力や
コンピュータビデオ駆動回路などがある。例えば遠隔制
御キーパッドなどを用いて別のビデオ信号源が選択され
ると、それが遠隔制御受信機によって検出される。遠隔
制御受信機はテレビジョン装置を制御するマイクロプロ
セッサによりモニタされている。マイクロプロセッサは
信号処理回路のビデオ出力として別のビデオ信号源をス
イッチするようにビデオ信号源選択器に制御データを送
る。マイクロプロセッサはさらに、制御データをビデオ
／ラスタ位相調整回路に送って、画面の正しいセンタリ
ングが行われるように、上記別のビデオ信号源の異なっ
たタイミング特性に対する補償を行わせる。 【０００８】この発明の更に別の態様は、バス制御形の
位相調整と共に、手動制御によって、例えば０〜２μ秒
の範囲内の位相微調整を行えるようにすることである。
この態様によれば、位相微調整は、同期信号とタイミン
グ信号の連続した列中で、バス制御による遅延が実施さ
れる点とは異なる点で行うことができる。例えば、微位
相調整は変換器ではなく、第２の位相ロックループ中に
挿入することができる。遅延は第１のタイミング信号で
はなく第２のタイミング信号に対して行われる。実施例
においては、第２の周波数のリトレースパルスが鋸歯状
信号回路への入力とされる。鋸歯状信号は第２の位相ロ
ックループの位相比較器への一方の入力となっている。
鋸歯状信号回路はランプキャパシタを含んでいる。鋸歯
状信号回路中のランプキャパシタを充電するために用い
る電流を、例えば手動調整可能なポテンショメータを用
いて変化させることにより、位相の微調整が行われる。 【０００９】ビデオ信号中の、例えば１ｆ Ｈ の第１の水
平同期信号から、例えば２ｆ Ｈ の第２の水平同期信号を
生成する際に遭遇する可能性のある別の問題は、第１の
同期信号の周期内における第２の同期信号の対称性、あ
るいは恒常性（不変性）を充分精密に保持することであ
る。第２の信号の周期は第１の信号によって生じるジッ
タのために変動することがある。例えば、２ｆＨの同期
信号の対称性が、例えばすべての１ｆＨ周期内で充分に
正確でない場合には、２ｆＨのトレースがラスタの１本
おきの線で異なる時点で始まるようになってしまう。そ
の結果、例えば図６に示すように、ラスタが分離してし
まうことがある。図６において、ラスタ２は右方にずれ
た画像部分Ｒを形成している１本おきの走査線からなる
走査線の第１の組と、左方にずれた画像部分Ｌを形成し
ている１本おきの走査線からなる走査線の第２の組とを
有する。互いに隣接するトレース期間中に異なるピーク
・ピークヨーク電流が流れるので、互いに隣接するリト
レースパルスの振幅は互いに異なる。隣接トレース期間
中に流れるピーク・ピークヨーク電流が異なるのは、隣
接トレース期間の長さが異なるためである。隣接線間の
走査の差の量は、周期の差の大きさと、偏向回路の全エ
ネルギ回復効率とによって左右される。ラスタの分離の
効果は図６では、部分Ｌの走査線の開始を部分Ｒの走査
線の開始よりも早く生じるような形で誇張して示されて
いるが隣接トレース期間が１００ｎ秒程度しか違ってい
なくても、許容できないようなラスタの分離が生じてし
まう。 【００１０】例えば１ｆH の第１の同期信号の非対称性
は、２つの位相ロックループを持ち、ビデオスピードア
ップ・システムの一部を構成している水平偏向システム
の同期回路中で使用される位相ロックループの性質自体
によって生じる可能性がある。この非対称性は、また、
ある種の集積回路に付随していることもある。例えば、
周波数１ｆH の第１の位相ロックループ用の帰還信号が
取出されるリトレース信号がない場合には、第１のタイ
ミング信号が位相ロックループ中の位相比較器への帰還
信号として用いられる必要がある。このようにすると、
第１のタイミング信号の周波数のリプルを発生する可能
性が生じ、その結果、第１のタイミング信号が非対称に
なってしまう。これまでは、この非対称性は、例えば、
第１の位相ロックループの動作に関連する特別な信号処
理回路及び／または、第１のタイミング信号をその周波
数の倍数の周波数を持つ第２のタイミング信号あるいは
同期信号に変換するために用いられる回路によって補正
していた。しかし、このような方法は費用がかかり、ま
た、同期情報を偏向回路中を伝送させる時に不所望な遅
延を生じさせる可能性がある。 【００１１】１９９０年３月２６日出願の米国特許出願
第４９９，２４９号（特開平７−７９３５７出願対応）
には、ビデオ信号を倍数走査周波数で表示する際に使用
される正確な同期回路を有する水平偏向システムが記載
されており、このシステムにおいては、非対称性が同期
信号すなわちタイミング信号の周期的な乱れによって生
じる。このシステムでは、第１の位相ロックループがビ
デオ信号中の水平同期成分に対応する第１の水平同期周
波数の第１のタイミング信号を発生する。変換器回路が
第１のタイミング信号から、第１の周波数の倍数である
第２の周波数を持ち、第１の周波数に対応する周波数で
周波数変動を生じるような第２のタイミング信号を取出
す。第２の位相ロックループがこの第２のタイミング信
号と第２の周波数に応じた帰還信号を受信する。この第
２の位相ロックループは第２の周波数の滑らかな水平同
期信号を発生する電圧制御発振器を含んでいる。この第
２の位相ロックループは、電圧制御発振器が第２のタイ
ミング信号の変動の速度と同じ速さで周波数を変化させ
ないようにする特性ループ応答を持っている。第２の周
波数に応じた同期水平走査を行わせるために、水平出力
偏向段を第２の位相ロックループに結合することができ
る。２つの位相ロックループは、信号周波数（レート）
変換器あるいは乗算器と共に、タンデムに構成されてい
る。第１の位相ロックループにより生成されたタイミン
グ信号の対称性あるいは変換器により取出された倍数周
波数タイミング信号の対称性を補正するための信号処理
回路を付加する必要はない。 【００１２】この出願の発明のさらに別の態様によれ
ば、受信したビデオ信号と、前記米国特許出願第４９
９，２４９号に記載のジッタ制御システムとコンパチブ
ルな水平偏向回路により生成されるより高い周波数の同
期またはタイミング信号との間の位相関係の調整と維持
が容易になる。例えば、分周器の出力は、前述のよう
に、周波数変動が第２の位相ロックループにより平均さ
れる未補正タイミング信号として取扱われ処理される。 【００１３】 【実施例の説明】１ｆＨのビデオ信号を２ｆＨで順次走
査するための水平偏向システムをブロック図の形で図１
に示し、全体を参照符号４０で示す。出力として正規周
波数１ｆＨの第１のタイミング信号を発生する位相ロッ
クループを形成するためにワンチップ１２を用いること
ができる。例えば、産業用タイプＴＡ８３６０は、同期
分離器１４、位相比較器１６及び電圧制御発振器４８を
有するワンチップである。線１１上の１ｆＨビデオ信号
は同期分離器１４へ入力として与えられる。同期分離器
１４は線４３に垂直同期パルスを、線１３に１ｆＨの水
平同期パルスを供給する。図７（ａ）に示す線１３上の
１ｆＨ同期信号は位相比較器１６に入力として供給され
る。図７（ｂ）に示す線１５に現われる位相比較器１６
の出力は低域通過フイルタ２０に対して供給されるエラ
ー制御信号である。例えばＴＡ８３６０中の低域通過フ
イルタの周波数特性は主として外部タイミング成分によ
って決まる。従って、ブロック２０は点線で示してあ
る。この外部素子としては、例えば、１０μＦのキャパ
シタとこのキャパシタと接地間に結合された３Ｋの抵抗
とを有する直列ＲＣ回路網がある。電圧制御発振器（Ｖ
ＣＯ）４８はセラミック共振回路あるいはＬＣ共振回路
５０に応答し、３２ｆＨで動作する。図７（ｃ）に示す
線４９上の正規周波数３２ｆＨのタイミング信号は３２
分の１回路（÷３２回路）５２に入力として供給され
る。線１７に現われる３２分の１回路５２の出力は図７
（ｄ）に示す１ｆＨの駆動信号である。この１ｆＨ信号
は線５５を介して位相比較器１６の他方の入力に加えら
れ、その結果、図７（ｂ）のエラー制御電圧が図示のよ
うに１ｆＨのリプルにより悪影響を受ける可能性があ
る。位相比較器１６に帰還されている１ｆＨパルスの幅
が広すぎる場合には、パルス幅を例えば直列接続したキ
ャパシタ５４により狭くすることができる。共振回路５
０の３２ｆＨの出力はワンチップの外部で線５１にも与
えられている。 【００１４】１ｆH から２ｆH への変換器（１ｆH −２
ｆH 変換器）及びバス制御される位相調整回路５６が、
線１７によって第１の位相ロックループの１ｆH 出力タ
イミング信号に結合されており、また、線５１によって
共振回路５０に結合されている。回路５６は出力として
線６１上にタイミング信号２ｆH −ＲＥＦを発生する。
線１７上の１ｆH タイミング信号に対する２ｆH −ＲＥ
Ｆ信号の位相は、例えばマイクロプロセッサ７４により
直列データバス５３を通して送られる制御信号に応答し
て調整できる。 【００１５】図２には回路５６がより詳細に示されてい
る。線５１上の共振回路５０の出力は増幅器９０に入力
として与えられている。線９１に現われる増幅器９０の
出力は１６分の１カウンタ（÷１６カウンタ）５８への
クロック（ＣＬＯＣＫ）入力となる。３２ｆＨの信号を
１６分の１すると、２ｆＨの信号が得られる。種々のク
ロック周波数と除算係数とを適当に組合わせて用いるこ
とにより、基本水平走査周波数の別の倍数の周波数を生
成することもできる。線１７上の１ｆＨタイミング信号
は縁検出器９２に入力として供給される。縁検出器９２
は、１ｆＨタイミング信号中のパルスの、例えば前縁を
検出する。線９３上の縁検出器９２の出力はカウンタ５
８へロード（ＬＯＡＤ）入力として与えられる。１６分
の１カウンタ５８は４ビットカウンタとすることがで
き、そのＤ入力即ち開始数入力に４ビット並列データバ
ス９５を備えている。 【００１６】この発明の別の態様によれば、上記のよう
な計数手段の使用は前述した米国特許出願第４９９，２
４９号に開示されたジッタ制御システムと両立性があ
る。この米国出願の発明の一実施例では、３２ｆH のク
ロック信号から２ｆH のタイミング信号を生成するため
に、同様の（但し、プリセット動作はない）計数／分周
手段が用いられている。２ｆH 信号はビデオ信号中の水
平同期成分に同期した１ｆH タイミング信号によって水
平同期成分に同期される。 【００１７】遠隔制御は、例えば、デジタル制御構成を
有するテレビジョン装置にしばしば設けられているよう
な直列データバス５３（図１）によって行うことができ
る。直列データバスは、例えば、図示のように、ＤＡＴ
Ａ（データ）、ＣＬＯＣＫ（クロック）及びＥＮＡＢＬ
Ｅ（可動化）の符号を付して示した３本の線で構成され
ている。計数を開始する開始数は、マイクロプロセッサ
７４により直列データバス５３を介して供給される情報
によってシフトレジスタ９４に記憶させるようにするこ
とができる。データバス５３は１６分の１カウンタ５８
が線１７上の１ｆH 信号中にパルスが発生する毎に用い
る開始数を供給することができる。カウンタ５８の出力
Ｑは４ビットの信号で並列データバス９７に供給され
る。この４ビット信号は復号回路９６に入力として供給
される。復号回路９６は、例えば、計数値１６が生じる
度に出力パルスを線９９に供給する。各開始数は、互い
に異なる対応する数の増加位相調整遅延、あるいは、位
相粗調整遅延を与える。線９９上の信号はパルス幅回路
６０の入力に供給されており、この回路６０の線６１上
の出力が２ｆH −ＲＥＦ信号である。パルス幅回路６０
は線６１上に供給される未補正の２ｆH −ＲＥＦタイミ
ング信号中のパルス幅が、第２の位相ロックループ中の
位相比較器を適正に動作させることが出来るに充分なも
のとなるようにする。 【００１８】上述した構成の代りとして、可調整遅延は
図３に示すようなデジタル移相器によって実現してもよ
い。図３において、１ｆH −２ｆH 変換器５６′は、カ
ウンタ５８がプリセット可能ではなく、かつ、シフトレ
ジスタ９４が設けられていないという点以外は、図２の
ブロック５６と同じである。線６１上の２ｆH −ＲＥＦ
信号はデジタル移相器１０１に入力として供給される。
移相器により与えられる位相遅延の量はマイクロプロセ
ッサによってデータバス５３を通して送られてくる制御
信号によって決まる。線５１は３２ｆH クロック信号を
デジタル移相器に供給する。デジタル移相器が直列デー
タを受けるようにされた入力記憶バッファを持たない場
合には、シフトレジスタ９４と同様のレジスタが、図２
のブロック５６内に示すような形で、そのために用いら
れる。移相器１０１の出力は位相調整された信号２ｆH
−ＲＥＦ′で、この信号は、例えば図１のブロック６２
中に示されている第２の位相ロックループへの入力とな
る。 【００１９】２ｆH −ＲＥＦ信号は、１ｆH 信号の最初
のデューティサイクルが５０％である時にのみ対称性を
持つ。３２ｆH ＶＣＯに対するエラー制御電圧に対する
１ｆH のリプルの影響は図７（ｂ）の波形に現われてい
る。エラー制御電圧は各１ｆH 期間中に周期的に低下す
る。従って、３２ｆH ＶＣＯの出力周波数ｆVCO は、各
１ｆH 期間中に周期的に低下する。周波数が低下する
と、その後の３２ｆH ＶＣＯからの出力パルスは次第に
低くなる。周波数が低くなると、パルス幅１／ｆVCO は
増加する。分周器回路５８は、３２ｆH ＶＣＯの３２個
の出力パルス分の期間を持つ１ｆH 信号の周波数を、上
記期間を２分の１にする、即ち、１６個のパルス分を持
つ２つの期間に分割することによって、２倍にする。し
かし、パルス幅が周期的に増大するために、最初の１６
個のパルスの合計の幅ｔA は次の１６個のパルスの合計
幅ｔB よりも狭くなってしまう。ｔA の期間がｔB と等
しくないと、２ｆH −ＲＥＦタイミング信号は、いくら
デジタル分周器が精密なものであっても、１ｆH 信号の
期間内で対称にはならない。このような非対称性が生じ
ると、図７（ｆ）に示すように、リトレースパルスの振
幅が交互にＹ1 とＹ2をとる。その結果、ラスタの分割
が生じる可能性がでてくる。従って、デジタル回路によ
って生成される２ｆH −ＲＥＦ信号も、更に処理を必要
とする未補正信号として取扱われる必要がある。 【００２０】２ｆH −ＲＥＦ信号は第２の位相ロックル
ープ６２によってさらに処理される。この第２の位相ロ
ックループは位相比較器６４、低域通過フイルタ６３及
び電圧制御発振器６６を含んでいる。位相ロックループ
６２は産業用タイプＣＡ１３９１として実施されてい
る。線６５に現われる位相比較器６４のエラー出力信号
が、２ｆH の周波数で動作する電圧制御発振器６６に対
して制御入力として供給される。発振器の動作周波数と
ＣＡ１３９１発振器中の低域通過フイルタの周波数応答
は、図４に示すように、主として外部のタイミング成分
によって決まる。従って、ＬＰＦ６３は点線で示されて
いる。 【００２１】２ｆH −ＲＥＦは位相比較器６４に一方の
入力として供給される。線６５に現われる位相比較器６
４からのエラー制御信号は低域通過フイルタ６３に入力
される。低域通過フイルタ６３の出力は、２ｆH の周波
数で動作する２ｆH ＶＣＯとして示した電圧制御発振器
６６に制御入力として供給される。低域通過フイルタ６
３の周波数特性は、例えば、図４に示すような１．５μ
ＦのキャパシタＣ５３と２ＫΩの抵抗Ｒ６８とによって
形成された外部ＲＣ回路網によって決まる。線６７に現
われる電圧制御発振器６６の出力は、水平出力回路６８
に対する補正済２ｆH 同期信号ＣＯＲＲＥＣＴＥＤ２ｆ
H となる。線６９に現われる水平出力回路６８の出力は
２ｆH リトレースパルス２ｆH ＲＥＴＲＡＣＥの形の２
ｆH 信号となる。２ｆH ＲＥＴＲＡＣＥパルスはランプ
発生器７０の入力になる。ランプ発生器７０は手動遅延
回路７２によって手動位相遅延が施される。線７１に現
われるランプ発生器７０の出力はキャパシタＣ５６によ
って線７３を通して位相比較器６４の他方の入力に交流
結合される。 【００２２】図１に示されたブロック図の一部について
の回路図が図４に示されている。タイプＣＡ１３９１回
路としての位相ロックループ６２は、発振器６６、位相
検出器６４、前置駆動段（プレドライバ）８４、位相検
出器出力駆動段８６及びＶcc電圧調整器８７を含んでい
る。発振器６６は端子７を周波数制御用に用いたＲＣ形
のものである。外部キャパシタＣ５１が端子７からアー
スに接続されており、端子６と７の間に接続された外部
抵抗Ｒ６２を通して充電される。端子７の電圧が内部電
位バイアスを超えると、キャパシタＣ５１が内部抵抗を
通して放電する。これによって駆動パルスが生成され
る。この駆動パルスはキャパシタが充分に放電すると終
了する。端子３に現われる負向きの同期パルスが、水平
フライバック即ちリトレースパルスから取出された端子
４に現われる鋸歯状波形と位相比較される。同期信号と
鋸歯状波形との間に位相差がない場合には、端子５には
正味出力電流は現われない。位相のずれが生じると、周
波数を補正するために、電流が端子５からまたは端子５
へ流れる。前置駆動段８４のデューティサイクル、即
ち、マークスペース比は端子８に電位を設定することに
より調整できる。図４の回路においては、これは抵抗Ｒ
６３とＲ６４により形成された分圧器により決められ
る。抵抗Ｒ７２を介して端子７に結合されているポテン
ショメータＲ３７を用いて発振器６６の周波数を手動で
調整することができる。 【００２３】ランプ発生器７０はトランジスタＱ４、抵
抗Ｒ５５、キャパシタＣ５０からなる。キャパシタＣ５
０の両端間に発生したランプ信号はキャパシタＣ５６を
介して端子４に交流結合される。トランジスタＱ２とポ
テンショメータＲ２０が手動遅延回路７２を形成し、こ
の回路はランプキャパシタＣ５０を充電する電流を変化
させる。キャパシタＣ５０を充電するために必要な時間
を変えることにより、２ｆH −ＲＥＦパルスと補正済２
ｆH パルスＣＯＲＲＥＣＴＥＤ２ｆH の相対位相に約０
〜２μ秒の可変遅延を与える。 【００２４】線６７に現われる前置駆動段８４のＣＯＲ
ＲＥＣＴＥＤ２ｆＨ 出力は、トランジスタＱ５とＱ６
を有し、水平出力回路６８に対して駆動出力信号２ｆＨ
ＤＲＩＶＥを供給するプッシュプル駆動回路に入力とし
て供給される。 【００２５】図５（ａ）〜（ｄ）の波形は、図１〜図４
に示す回路の動作によって生成される１ｆＨ及び２ｆＨ
のタイミング信号と同期信号との相対的な位相の位置を
示す。図５（ａ）は同期分離器１４によって分離され、
線１３によって位相比較器１６に供給される１ｆＨ同期
パルスを示す。図５（ｂ）は線１７に生じる３２分の１
回路５２の１ｆＨ出力を示す。第１の位相ロックループ
が１ｆＨ同期パルスの、例えば、中間点における１ｆＨ
パルスの、例えば、前縁の相対的位相を維持する働きを
する。図５（ｃ）はパルス幅回路６０によって線６１上
に生成された２ｆＨ−ＲＥＦ信号を示し、この信号は第
２の位相ロックループ６２の位相比較器６４への入力の
一方である。図５（ｄ）はランプ発生器７０に入力とし
て加えられる線６９上の２ｆＨリトレース信号２ｆＨＲ
ＥＴＲＡＣＥである。１ｆＨ同期パルスと２ｆＨ−ＲＥ
Ｆパルス、従って、補正済２ｆＨパルスとの間の位相差
は、前述したように、１６分の１カウンタ５８をバス制
御プリセットすることにより、例えば、２μ秒単位で調
整することができる。２ｆＨリトレースパルス２ｆＨＲ
ＥＴＲＡＣＥと２ｆＨ−ＲＥＦ信号との間の位相差を設
定する手動制御遅延回路７２によって微調整、例えば、
０〜２μ秒の微調整を行うことができる。この手動制御
遅延回路７２は２ｆＨリトレースパルス２ｆＨＲＥＴＲ
ＡＣＥと位相比較器６４の他方の入力である鋸歯状信号
との間の遅延を調整するものなので、上記の微調整は間
接的な調整である。別のクロック周波数及び／または異
なる分解能を得るために別のビット数を持った別のカウ
ンタを用いることにより、異なる時間遅延単位でバス制
御を行うこともできる。また、上記の手動位相調整に変
更を施して、バス制御によって与えられる増加時間遅延
ステップに対応する範囲全体にわたって手動調整できる
ようにすることもできる。 【００２６】別の（交替）ビデオ信号源を利用すること
もできるようにしたビデオ／ラスタ位相遅延調整の一例
を図８にブロック図として示す。図８に示す水平偏向回
路８０は図１〜４に示す回路４０と同じであるが、選択
的に使用できるビデオ信号源とこれらの信号源を切換え
るための手段も示されている。ワンチップ１２、変換器
５６及び第２の位相ロックループ６２の詳細は、図をわ
かりやすくするために省略してあるが、図１〜４に示す
ものを用いることができる。ワンチップのいくつかのも
のはビデオ信号源選択器を備えているが、全てのワンチ
ップが備えているとは限らない。 【００２７】マイクロプロセッサ７４が遠隔制御受信機
７９とビデオ信号源８８とに、例えば、直列バス５３に
よって接続されている。遠隔制御受信機７９はキーパッ
ド、例えば、遠隔制御キーパッド８９に、高周波または
赤外線送信８５によって結合されている。合成ビデオ信
号源としてブロック８１に示されているビデオ信号源Ａ
が分離・復調回路８３に結合されている。従って、ビデ
オ信号源Ａは、例えば、放送合成ビデオ信号あるいはケ
ーブル放送ビデオ信号、例えば、１ｆH 飛越走査ビデオ
信号源である。分離・復調回路８３の出力はビデオ電子
銃用の赤、緑、青駆動信号と同期信号で、これらは、そ
れぞれ、Ａ ＲＥＤ、Ａ ＧＲＥＥＮ、Ａ ＢＬＵＥ及
びＡ ＳＹＣとして示されている。これらの出力は一組
となってビデオ信号源選択器８８へ入力として供給され
る。ビデオ信号源選択器８８へのもう一組の入力は、Ｒ
ＧＢビデオ信号源としてブロック８２に示されている別
のビデオ信号源により供給される。ＲＧＢビデオ信号は
例えばコンピュータから供給される。この別の選択的に
使用し得るビデオ信号源８２の出力はＲＧＢ ＲＥＤ、
ＲＧＢ ＧＲＥＥＮ、ＲＧＢ ＢＬＵＥ及びＲＧＢ Ｓ
ＹＮＣと示されている。画面の適正なセンタリングのた
めには、ビデオ／ラスタ位相調整の際に異なる遅延が必
要となることがわかるであろう。ビデオ信号源選択器８
８はＲＥＤＯＵＴ、ＧＲＥＥＮ ＯＵＴ、ＢＬＵＥ Ｏ
ＵＴ及びＳＹＮＣ ＯＵＴと示された出力を持ってい
る。例えば、別の選択的に使用されるビデオ信号源のタ
イミング信号が、ビデオ／ラスタ位相調整を行わない
と、この別の信号源が選択された時に画面の水平方向の
センタリングが適正に行われないほど異なっているもの
と仮定する。 【００２８】例えば、遠隔制御キーパッド８９によって
別の選択的に使用可能なビデオ信号源が選ばれると、こ
れが遠隔制御受信機７９により検出され、マイクロプロ
セッサ７４によりモニタされる。マイクロプロセッサ７
４はビデオ信号源選択器８８に、ビデオ信号源Ａの代り
に上記選択された別のビデオ信号源からのビデオ駆動信
号及び同期信号を供給するための制御データを送る。ま
た、マイクロプロセッサ７４はブロック５６中の位相調
整回路に、上記別のビデオ信号源の異なるタイミングを
補償して画像の水平方向のセンタリングが行えるように
するための制御データを送る。 【００２９】従って、この発明の一態様によれば、入力
ビデオ信号とラスタを発生するために水平偏向回路によ
って用いられる走査同期信号との間の最適な位相関係が
設定される。この最適位相関係は、位相粗調整用のバス
制御される位相調整回路と位相微調整用の手動制御され
る位相調整回路の双方を用いて行うことができる。ここ
で言う粗調整及び微調整の粗と微は相対的な用語であ
り、ある特定目的のためには、遅延時間の増分ステップ
階段状変化の単位量を小さくして粗調整を充分細かくす
ることができる。ビデオ信号と走査同期信号との間に多
かれ少かれいくらかの位相遅延を必要とする特別なビデ
オ表示機能あるいは処理を行うために、あるいは、別の
選択可能なビデオ信号源からの信号を表示するためにマ
イクロプロセッサが呼出された時は、位相遅延がそれに
応じてマイクロプロセッサによって変えられる。この構
成により、全てのビデオ処理に対する、また、全てのビ
デオ信号源に対するビデオ／ラスタ位相遅延の最適化に
弾力的に対処することができる。
【図面の簡単な説明】
【図１】図１は、この発明による１ｆH ビデオ信号を２
ｆH の水平走査周波数で表示するためのタイミング信号
を発生する同期回路を含み、バス制御及び手動制御によ
る位相調を行うための水平偏向システムのブロック図で
ある。 【図２】図２は、図１の１ｆH −２ｆH 変換器及びバス
制御位相調整回路の詳細を示すブロック図である。 【図３】図３は、デジタル移相器を用いたバス制御位相
調整の変形を示すブロック図である。 【図４】図４は、手動制御位相機能を有する図１の第２
の位相ロックループをより詳細に示す回路図である。 【図５】図５（ａ）〜（ｄ）は、バス制御位相調整と手
動制御位相調整との説明に用いる波形図である。 【図６】図６は、２ｆH 同期信号が１ｆH 同期信号の周
期内で非対称であることによるラスタの分離を示す図で
ある。 【図７】図７（ａ）〜７（ｆ）は、図６に示したラスタ
分離を説明するための波形図である。 【図８】図８は、マイクロプロセッサ、選択的に用いら
れるビデオ信号源及びバス制御されるビデオ／ラスタ位
相調整システムの相互作用を説明するために用いる図で
ある。 【符号の説明】 ４８、５２ 第１のタイミング信号生成手段 ５６ 第２のタイミング信号生成手段 ７４ 相対位相調整手段 ６２ 走査同期信号生成手段。
ｆH の水平走査周波数で表示するためのタイミング信号
を発生する同期回路を含み、バス制御及び手動制御によ
る位相調を行うための水平偏向システムのブロック図で
ある。 【図２】図２は、図１の１ｆH −２ｆH 変換器及びバス
制御位相調整回路の詳細を示すブロック図である。 【図３】図３は、デジタル移相器を用いたバス制御位相
調整の変形を示すブロック図である。 【図４】図４は、手動制御位相機能を有する図１の第２
の位相ロックループをより詳細に示す回路図である。 【図５】図５（ａ）〜（ｄ）は、バス制御位相調整と手
動制御位相調整との説明に用いる波形図である。 【図６】図６は、２ｆH 同期信号が１ｆH 同期信号の周
期内で非対称であることによるラスタの分離を示す図で
ある。 【図７】図７（ａ）〜７（ｆ）は、図６に示したラスタ
分離を説明するための波形図である。 【図８】図８は、マイクロプロセッサ、選択的に用いら
れるビデオ信号源及びバス制御されるビデオ／ラスタ位
相調整システムの相互作用を説明するために用いる図で
ある。 【符号の説明】 ４８、５２ 第１のタイミング信号生成手段 ５６ 第２のタイミング信号生成手段 ７４ 相対位相調整手段 ６２ 走査同期信号生成手段。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 トツド ジエイ クリストフア
アメリカ合衆国 インデイアナ州
46703 インデイアナポリス サウス・
キトリー・アベニユ 1402
(72)発明者 ロナルド トマス キーン
アメリカ合衆国 インデイアナ州
46229 インデイアナポリス ネプチユ
ン・ドライブ 9222
(56)参考文献 特開 昭61−230473（ＪＰ，Ａ)
特開 昭64−25674（ＪＰ，Ａ)
特開 昭63−27182（ＪＰ，Ａ)
特開 昭62−216588（ＪＰ，Ａ)
特開 昭64−89762（ＪＰ，Ａ)
特開 平１−138588（ＪＰ，Ａ)
特開 昭63−258175（ＪＰ，Ａ)
特開 昭61−93777（ＪＰ，Ａ)
特開 昭61−81082（ＪＰ，Ａ)
特開 平１−314291（ＪＰ，Ａ)
特開 昭57−114179（ＪＰ，Ａ)
実開 昭62−26978（ＪＰ，Ｕ)
特公 昭61−51828（ＪＰ，Ｂ２)
米国特許4874992（ＵＳ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ビデオ信号と走査同期信号の間の位相関
係を調整し維持する水平偏向システムであって、 ビデオ信号の水平同期成分に対応し、この水平同期成分
と同期した第１の周波数の第１のタイミング信号を発生
する手段と、 上記第１のタイミング信号と同期して動作して上記第１
の周波数よりも高い第２の周波数の第２のタイミング信
号を発生する第１のカウント手段と、 を含み、上記第１のタイミング信号を発生する手段は、上記第１
の周波数の倍数のクロック信号を発生する手段と、 上記
クロック信号を上記倍数で分周して上記第１のタイミン
グ信号を発生する第２のカウント手段とを含み、 さらに、 上記第１のカウント手段に異なる開始数を供給
して、上記第１のタイミング信号と第２のタイミング信
号の間の相対位相を段階的に調整して、インタレース走
査動作モードと順次走査動作モードの双方において水平
方向の画像センタリングを維持する手段と、 上記第２のタイミング信号に応答して上記第２の周波数
の走査同期信号を発生する手段と、 を含む、水平偏向システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49922690A | 1990-03-26 | 1990-03-26 | |
| US499226 | 1990-03-26 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002320820A Division JP3655275B2 (ja) | 1990-03-26 | 2002-11-05 | 水平偏向システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0779360A JPH0779360A (ja) | 1995-03-20 |
| JP3473961B2 true JP3473961B2 (ja) | 2003-12-08 |
Family
ID=23984368
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08744891A Expired - Fee Related JP3473961B2 (ja) | 1990-03-26 | 1991-03-26 | 水平偏向システム |
| JP2002320820A Expired - Fee Related JP3655275B2 (ja) | 1990-03-26 | 2002-11-05 | 水平偏向システム |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002320820A Expired - Fee Related JP3655275B2 (ja) | 1990-03-26 | 2002-11-05 | 水平偏向システム |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US5619276A (ja) |
| EP (1) | EP0449130B1 (ja) |
| JP (2) | JP3473961B2 (ja) |
| KR (1) | KR100230155B1 (ja) |
| CN (1) | CN1034901C (ja) |
| AT (1) | ATE180613T1 (ja) |
| BR (1) | BR9101207A (ja) |
| CA (1) | CA2038780C (ja) |
| CZ (1) | CZ281083B6 (ja) |
| DE (1) | DE69131262T2 (ja) |
| ES (1) | ES2131500T3 (ja) |
| FI (1) | FI103241B (ja) |
| MY (1) | MY111159A (ja) |
| PL (1) | PL165473B1 (ja) |
| RU (1) | RU2108684C1 (ja) |
| SG (1) | SG73958A1 (ja) |
| TR (1) | TR27621A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5251015A (en) * | 1991-05-06 | 1993-10-05 | Thomson Consumer Electronics, Inc. | Apparatus for positioning a timing signal relative to a synchronization signal derived in the deflection section of a television system |
| JPH06334894A (ja) * | 1993-05-19 | 1994-12-02 | Toshiba Corp | 水平同期装置 |
| US6005634A (en) * | 1996-07-24 | 1999-12-21 | Motorola, Inc. | Method and apparatus for controlling the display of a video image |
| US5811999A (en) * | 1996-12-11 | 1998-09-22 | Micro Linear Corporation | Power converter having switching frequency phase locked to system clock |
| JPH11205627A (ja) * | 1998-01-19 | 1999-07-30 | Sony Corp | 水平偏向装置、自動周波数制御装置および映像信号受信装置 |
| US6556249B1 (en) | 1999-09-07 | 2003-04-29 | Fairchild Semiconductors, Inc. | Jitter cancellation technique for video clock recovery circuitry |
| JP2002101316A (ja) * | 2000-09-26 | 2002-04-05 | Mitsubishi Electric Corp | クロック生成回路及び画像表示装置 |
| DE10202967A1 (de) * | 2002-01-26 | 2003-07-31 | Philips Intellectual Property | Schaltungsanordnung und Verfahren zur Generierung des Ansteuersignales des Ablenktransistors einer Kathodenstrahlröhre |
| KR100943421B1 (ko) * | 2007-12-24 | 2010-02-19 | 연세대학교 산학협력단 | 에폭시기와 불포화이중결합을 갖는 광중합성 단량체 및이를 함유한 광중합 조성물 |
| KR102626407B1 (ko) * | 2016-10-26 | 2024-01-18 | 삼성전자주식회사 | 디스플레이 장치 및 방법 |
| CN206388486U (zh) * | 2017-01-22 | 2017-08-08 | 京东方科技集团股份有限公司 | 移位寄存器电路、goa电路和显示装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3891800A (en) * | 1971-03-16 | 1975-06-24 | Philips Corp | Line time base in a television receiver |
| US4336861A (en) * | 1972-08-23 | 1982-06-29 | Peter B Keith | Speaker system |
| GB2085257B (en) * | 1980-09-03 | 1984-09-12 | Nat Res Dev | Apparatus and methods for varying the format of a raster scan display |
| US4317133A (en) * | 1980-09-29 | 1982-02-23 | Rca Corporation | Two-loop horizontal AFPC system |
| US4425581A (en) * | 1981-04-17 | 1984-01-10 | Corporation For Public Broadcasting | System for overlaying a computer generated video signal on an NTSC video signal |
| US4611229A (en) * | 1983-06-17 | 1986-09-09 | Zenith Electronics Corporation | Auto range horizontal automatic phase control |
| JPS6096965A (ja) * | 1983-10-31 | 1985-05-30 | Nec Home Electronics Ltd | 外部入力対応型テレビジヨン受像機 |
| US4591910A (en) * | 1984-03-14 | 1986-05-27 | Zenith Electronics Corporation | Horizontal picture centering |
| US4686567A (en) * | 1984-09-28 | 1987-08-11 | Sundstrand Data Control, Inc. | Timing circuit for varying the horizontal format of raster scanned display |
| US4611230A (en) * | 1984-12-18 | 1986-09-09 | Zenith Electronics Corporation | Vertical video centering control system |
| US4739403A (en) * | 1985-10-28 | 1988-04-19 | Zenith Electronics Corporation | Digital horizontal processor |
| DE3602137C1 (de) * | 1986-01-24 | 1987-07-02 | Ford Werke Ag | Steuerventilsystem fuer ein stufenlos regelbares Kegelscheiben-Umschlingungsgetriebe,insbesondere fuer Kraftfahrzeuge |
| US4686576A (en) * | 1986-03-17 | 1987-08-11 | Northern Technologies, Ltd. | Conductive screen for video display unit |
| JPS62216588A (ja) * | 1986-03-18 | 1987-09-24 | Toshiba Corp | 水平位相シフト回路 |
| US4730216A (en) * | 1986-07-03 | 1988-03-08 | Rca Corporation | Raster distortion correction circuit |
| US4769705A (en) * | 1987-06-30 | 1988-09-06 | Rca Licensing Corporation | Deflection synchronizing apparatus |
| US4874992A (en) * | 1988-08-04 | 1989-10-17 | Honeywell Inc. | Closed loop adaptive raster deflection signal generator |
| JPH0258090A (ja) * | 1988-08-24 | 1990-02-27 | Kokusai Electric Co Ltd | Ｃｒｔディスプレイの表示画面位置制御方法及び装置 |
| US4996596A (en) * | 1988-09-02 | 1991-02-26 | Sanyo Electric Co., Ltd. | Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization |
| JPH071423B2 (ja) * | 1988-12-20 | 1995-01-11 | 株式会社山下電子設計 | パルス発生回路 |
| US4991023A (en) * | 1989-05-22 | 1991-02-05 | Hewlett-Packard Company | Microprocessor controlled universal video monitor |
-
1991
- 1991-03-21 CA CA002038780A patent/CA2038780C/en not_active Expired - Fee Related
- 1991-03-22 AT AT91104520T patent/ATE180613T1/de not_active IP Right Cessation
- 1991-03-22 ES ES91104520T patent/ES2131500T3/es not_active Expired - Lifetime
- 1991-03-22 EP EP91104520A patent/EP0449130B1/en not_active Expired - Lifetime
- 1991-03-22 SG SG1996002557A patent/SG73958A1/en unknown
- 1991-03-22 MY MYPI91000478A patent/MY111159A/en unknown
- 1991-03-22 DE DE69131262T patent/DE69131262T2/de not_active Expired - Fee Related
- 1991-03-25 FI FI911423A patent/FI103241B/fi not_active IP Right Cessation
- 1991-03-25 CN CN91101941A patent/CN1034901C/zh not_active Expired - Fee Related
- 1991-03-25 KR KR1019910004765A patent/KR100230155B1/ko not_active IP Right Cessation
- 1991-03-25 RU SU4895091A patent/RU2108684C1/ru not_active IP Right Cessation
- 1991-03-26 TR TR00269/91A patent/TR27621A/xx unknown
- 1991-03-26 CZ CS91801A patent/CZ281083B6/cs unknown
- 1991-03-26 PL PL91289592A patent/PL165473B1/pl not_active IP Right Cessation
- 1991-03-26 BR BR919101207A patent/BR9101207A/pt not_active IP Right Cessation
- 1991-03-26 JP JP08744891A patent/JP3473961B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-29 US US08/041,291 patent/US5619276A/en not_active Expired - Lifetime
-
2002
- 2002-11-05 JP JP2002320820A patent/JP3655275B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1055455A (zh) | 1991-10-16 |
| CZ281083B6 (cs) | 1996-06-12 |
| FI911423A0 (fi) | 1991-03-25 |
| CA2038780A1 (en) | 1991-09-27 |
| KR910017832A (ko) | 1991-11-05 |
| CN1034901C (zh) | 1997-05-14 |
| RU2108684C1 (ru) | 1998-04-10 |
| CS9100801A2 (en) | 1991-11-12 |
| PL165473B1 (pl) | 1994-12-30 |
| FI103241B1 (fi) | 1999-05-14 |
| CA2038780C (en) | 1995-10-24 |
| JP3655275B2 (ja) | 2005-06-02 |
| EP0449130A3 (en) | 1993-05-26 |
| TR27621A (tr) | 1995-06-13 |
| KR100230155B1 (ko) | 1999-11-15 |
| JP2003189117A (ja) | 2003-07-04 |
| DE69131262D1 (de) | 1999-07-01 |
| MY111159A (en) | 1999-09-30 |
| ES2131500T3 (es) | 1999-08-01 |
| EP0449130A2 (en) | 1991-10-02 |
| PL289592A1 (en) | 1991-10-07 |
| BR9101207A (pt) | 1991-11-05 |
| FI911423A (fi) | 1991-09-27 |
| SG73958A1 (en) | 2000-07-18 |
| DE69131262T2 (de) | 1999-09-23 |
| ATE180613T1 (de) | 1999-06-15 |
| FI103241B (fi) | 1999-05-14 |
| EP0449130B1 (en) | 1999-05-26 |
| JPH0779360A (ja) | 1995-03-20 |
| US5619276A (en) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3473961B2 (ja) | 水平偏向システム | |
| US5574508A (en) | Vertical panning for interlaced video | |
| EP0473771B1 (en) | Display locked timing signals for video processing | |
| US5223931A (en) | Synchronized scanning at horizontal frequency | |
| CN1068473C (zh) | 锁相环的鉴相器 | |
| JP3737838B2 (ja) | 同期回路 | |
| CA2123971C (en) | Horizontal synchronizing apparatus | |
| EP0449198B1 (en) | Synchronized horizontal scanning at horizontal frequency multiples | |
| US5315387A (en) | Horizontal synchronization circuit | |
| EP0966153B1 (en) | Video signal synchronizing apparatus | |
| US6573944B1 (en) | Horizontal synchronization for digital television receiver | |
| RU2215372C2 (ru) | Система горизонтального отклонения | |
| KR100211463B1 (ko) | 텔레비전 수상기의 화면비 자동조정시스템 | |
| KR100211464B1 (ko) | 텔레비전 수상기의 화면비 자동조정시스템 | |
| JPH04192885A (ja) | テレビジョン受像機の水平同期回路 | |
| JPH0622164A (ja) | 電子回路とビデオプロジェクターとテレビジョン受信機 | |
| MXPA01004320A (en) | Horizontal synchronization for digital television receiver | |
| JPH04273771A (ja) | 同期信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |