KR100230155B1 - 수평 편향 시스템 - Google Patents

수평 편향 시스템 Download PDF

Info

Publication number
KR100230155B1
KR100230155B1 KR1019910004765A KR910004765A KR100230155B1 KR 100230155 B1 KR100230155 B1 KR 100230155B1 KR 1019910004765 A KR1019910004765 A KR 1019910004765A KR 910004765 A KR910004765 A KR 910004765A KR 100230155 B1 KR100230155 B1 KR 100230155B1
Authority
KR
South Korea
Prior art keywords
signal
timing signal
video
horizontal
phase
Prior art date
Application number
KR1019910004765A
Other languages
English (en)
Other versions
KR910017832A (ko
Inventor
제이. 크리스토퍼 토드
토마스 킨 로날드
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR910017832A publication Critical patent/KR910017832A/ko
Application granted granted Critical
Publication of KR100230155B1 publication Critical patent/KR100230155B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/30—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical otherwise than with constant velocity or otherwise than in pattern formed by unidirectional, straight, substantially horizontal or vertical lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)
  • Separation By Low-Temperature Treatments (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Absorbent Articles And Supports Therefor (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Networks Using Active Elements (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

적절한 수평 센터링이 이루어지도록 비디오 신호(11에서) 및 주사 동기 신호(67에서) 사이의 위상 관계를 조정 및 유지하는 것이 수평 편향 시스템(40)에서 제공된다. 제1위상 동기 루프는 제1주파수에서 비디오 신호의 수평 동기 성분과 동기하여 제1타이밍 신호(17에서)를 발생한다. 사전 설정 가능 카운팅 회로(56에서)는 제2주파수에서 제1타이밍 신호와 동기하여 작용하여 제2타이밍 신호(61에서) 발생하도록 클럭 신호를 분주한다. 제2위상 동기 루프(62)는 제2타이밍 신호로부터 주사 동기 신호(67에서)를 발생한다. 마이크로프로세서(74)는 여러 수치들을 레지스터(56에서)에 공급하며, 이 레지스터의 출력은 사전 설정 가능한 카운팅 회로와 결합된다. 여러 수치들(74로부터)은 증분 단계로 제1 및 제2타이밍 신호 사이의 상대 위상을 변화시킨다. 마이크로프로세서(74)는 비디오 및 동기 신호 출력으로서 선택적인 비디오 소스의 한 게이트에서 비디오 소스 선택 스위치를 모니터하여 선택된 비디오 소스에 적합한 요소로서 선택된 비디오 소스의 수평 동기 성분과 동기 타이밍 신호 사이의 상대 위상을 조정한다. 수동으로 조작 가능한 회로(72)는 증분 단계에 해당하는 범위 상에서 제2타이밍 신호(61에서) 및 주사 동기 신호(67에서) 사이의 상대 위상을 조정하는 제2위상 동기 루프(62)의 피드백 경로에서 결합된다.

Description

수평 편향 시스템
제1도는 본 발명에 따른, 1fH비디오 신호를 2fH수평 주사 주파수에서 표시하기 위해 타이밍 신호를 발생하기 위한 동기 회로를 포함하고, 버스 제어 및 수동 제어에 의한 위상 조정을 행하기 위한 수평 편향 시스템의 블럭도.
제2(a)도는 제1도의 버스 제어 위상 조정과 1fH-2fH컨버터를 도시하는 블럭도.
제2(b)도는 디지탈 위상 시프터를 사용하여 버스 제어 위상 조정을 나타내는 블럭도.
제3도는 수동 제어 위상 조정을 포함하는 제1도의 제2위상 동기 루프를 나타내는 회로도.
제4(a)도 내지 제4(d)도는 버스 제어 위상 조정과 수동 제어 위상 조정을 설명하는 파형도.
제5도는 1fH동기 신호 주기 내에서 2fH동기 신호가 비대칭인 것에 의한 래스터 분리(splitting)를 나타내는 도시도.
제6(a)도 내지 제6(f)도는 제5도에 도시된 래스터 분리를 설명하는 파형도.
제7도는 마이크로 프로세서의 상호 작용, 비디오 소스 및 버스 제어 비디오/래스터 위상 조정 시스템을 설명하는 블럭도.
* 도면의 주요부분에 대한 부호의 설명
20 : 저역필터 40 : 수평 편향 시스템
48 : 발진기 53 : 데이타 버스
56 : 카운팅 회로 62 : 제2위상 동기 루프
72 : 수동 조작 회로 74 : 마이크로프로세서
본 발명은 텔레비전 장치용 수평 편향 회로 분야에 관한 것이다. 특히, 본 발명은 수평 센터링(centering)을 행하기 위해 수평 편향 회로에 의해 사용되는 입력 비디오 신호 및 동기 신호간의 원격 조정 가능한 위상 관계를 제공하는 시스템에 관한 것이다.
텔레비전 장치는 래스터 주사 발생 회로가 표시되는 비디오 신호와 동기되는 것을 필요로 한다. 표준 NTSC 비디오 신호는 예를 들어 연속 필드를 인터레이스(interlace)함으로써 표시되며, 각 필드는 대략 15,734Hz의 기본 또는 표준 수평 주사율로 래스터 주사 동작에 의해 발생된다.
비디오 신호용의 기본 주사율은 fH, 1fH또는 1H로서 다양하게 언급된다. 1fH신호의 실제 주파수는 서로 다른 비디오 방식에 따라 변한다. 텔레비전 장치의 화질을 개선하기 위한 노력에 따라, 비(非) 인터레이스 형식으로 비디오 신호를 순차적으로 표시하는 시스템이 개발되어 왔다. 순차 주사는 각 표시된 프레임이 인터레이스 형식의 두 필드 중 하나를 주사하기 위해 할당된 시간과 동일한 시간에서 주사됨을 필요로 한다. 따라서, 수평 주사 주파수는 인터레이스 비디오 신호의 두 배이다. 이러한 순차 주사 표시를 위한 주사율은 2fH또는 2H로 다양하게 언급된다. 예를 들면, 미국에서의 방식에 따른 2fH주사 주파수는 대략 31468Hz이다. 일반적인 배수 주파수는 예를 들어 nfH로 언급되며, 여기서 n은 1보다 큰 정수이다.
정교한 비디오 처리 및 편향 시스템 내에서의 문제점은 비디오 정보의 지정신호 처리에 여분의 시간을 필요로 하는데 있다. 부가적인 신호 처리의 결과로 발생된 시간 지연은 입력 비디오 신호에 대한 편향 회로를 동기화하는 데에 있어 문제의 발생시킨다. 비디오/래스터 위상을 적당히 동기화하는 데에 있어서의 문제점은 화면이 수평으로 센터링(centering)되지 않게 할 수 있다는데 있다. 통상적으로, 비디오 정보는 제1수평 주사율, 예를 들어 1fH로 한번에 1라인씩 텔레비전 장치에 의해 수신된다. 순차 주사 시스템에 있어서, 예를 들어 비디오 정보는 표시되기 전에 한번에 하나 이상의 라인이 저장될 수 있다. 때때로, 각 라인은 한번 이상 판독되거나 표시된다. 연속된 라인 또는 라인 세트 내의 정보는 예를 들어 보간에 의해 조합시켜 처리된다. 이는 원 비디오 신호의 정보에 따라 표시되는 비디오 정보의 부가적인 라인을 유발시킬 수 있다. 쌍방향 주사 시스템에 있어서, 예를 들어 하나씩 거르는 라인의 비디오 정보가 역으로 판독되거나 표시된다. 각 경우에, 예를 들어 선택된 nfH배수 주파수 동기 신호, 이 경우에는 2fH가 신호 처리를 행하기에 충분한 길이로 지연되어야 한다.
다른 신호 처리 능력 및 시스템이 다수의 상이한 텔레비전 장치에 의해 공유될 수 있도록 회로를 규격화하는 것이 바람직하다. 어떤 수신기는 복수 모드에서 동작하거나, 둘 이상의 선택적인 소스로부터 비디오 신호를 처리하며, 상기 소스는 신호 처리 시간보다 많이 소요되거나 적게 소요되어, 조정 가능한 비디오/래스터 위상을 필요로 한다. 특히 정교한 신호 처리를 사용한 텔레비전 장치는 비디오/래스터 위상, 즉 수신된 비디오 신호의 동기 성분과, 처리된 비디오 신호를 위해 발생된 주사 동기 신호간의 지연을 쉽게 제어할 필요가 있다. 처리된 비디오 신호는 종종 고속 주사율로 표시되며, 예를 들어 인터레이스 형식의 1fH비디오 신호와, 순차 수평 주사 편향 시스템에 요구된 2fH주사 동기 신호간의 지연을 위한 비디오/래스터 위상 조정을 필요로 한다.
본 발명의 한 특징은 상이한 주파수를 가진 동기 또는 타이밍 신호의 상대 위상을 쉽게 조정하고 유지하는 수단을 제공하는데 있다. 분주 회로는 클럭 회로로부터 높은 주파수의 nfH타이밍 신호, 예를 들면 2fH를 발생시키는 데에 사용될 수 있다. 이런 분주 회로는 주기적으로 분주기를 리세트하기 위해 제1위상 동기 루프에 의해 발생된 타이밍 신호 1fH와 동기시킬 수 있다. 그런 분주기는 디지탈 제어 신호에 의해 디지탈 수, 예를 들어 4비트 디지탈 수로 프리로드(preload)될 수 있는 디지탈 분주기로서 사용될 수 있다. 그런 디지탈 제어 신호는 많은 디지탈 제어되는 텔레비전 장치에서 발견되는 바와 같이, 직렬 버스를 통해 전송될 수 있다. 프리세트 가능한 또는 프리로드 가능한 분주 회로는 프리로드된 디지탈 수에 따라 화면의 센터링을 제어하기 위해, 비디오/래스터 위상 조정을 행할 수 있다. 프리로드된 수를 변화시키는 것은 입력 비디오 신호에 대한 제2타이밍 신호를 단계적으로, 예를 들어 2마이크로초 단위로 이동시킨다. 예를 들면 32fH클럭으로부터 동작하는 프리세트(preset) 가능한 또는 프리로드 가능한 1/16회로(1/16분주 회로)는 2fH타이밍 신호를 제공할 수 있다.
본 발명의 다른 특징은 본래 상이한 타이밍 특성을 가진 선택적인 비디오 소스에 대하여, 자동 제어 비디오/래스터 위상 조정을 제공하는 것이다. 상기 선택적인 비디오 소스는 RGB 입력 및 컴퓨터 비디오 구동 회로를 포함한다. 원격 제어 키패드 등에 의한 선택적인 비디오 소스를 선택하는 것은 원격 수신기에 의해 검출된다. 원격 수신기는 텔레비전 장치를 제어하는 마이크로프로세서에 의해 모니터된다. 마이크로프로세서는 신호 처리 회로의 비디오 출력으로서 선택적인 비디오 소스를 스위치하기 위해 제어 데이타를 비디오 소스 선택기로 전송한다. 마이크로프로세서는 또한 제어 데이타를 비디오/래스터 위상 조정 회로에 전송하여, 화면이 정확히 센터링되도록, 선택적인 비디오 소스의 상이한 타이밍 특성을 보상한다.
본 발명의 또 다른 특징은 버스 제어된 위상 조정과 함께, 수동 제어에 의해 예를 들어 0 내지 2 마이크로초의 범위 내의 미세(fine) 위상 조정을 제공하는 것이다. 이런 본 발명의 특징에 따르면, 미세 위상 조정은 동기 신호 및 타이밍 신호의 연속적인 열중에서, 버스 제어에 의한 지연이 실시되는 점과는 다른 점에서 구현될 수 있다. 미세 위상 조정은 컨버터에서보다는 오히려 제2위상 동기 루프 내에 삽입될 수 있다. 지연은 제1타이밍 신호에 대해서보다는 제2타이밍 신호에 대해 이루어진다. 본 실시예에 있어서, 제2주파수에서의 리트레이스(retrace) 펄스는 톱니형 신호 회로로의 입력이다. 톱니형 신호는 제2위상 동기 루프의 위상 비교기로의 한 입력이다. 톱니형 회로는 램프 캐패시터를 포함한다. 예를 들어 수동 조정 가능한 전위차계에 의해 톱니형 신호 회로의 램프 캐패시터를 충전하는 데에 이용된 전류를 변화시킴으로써, 위상이 미세 조정된다.
비디오 신호 중의, 예를 들어 1fH의 제1수평 동기 신호로부터 예를 들어 2fH의, 제2수평 동기 신호를 발생시키는 경우에 있어서의 다른 문제는, 제1동기 신호의 주기 내의 제2동기 신호의 대칭성 또는 항상성을 충분히 유지하는 것이다. 제2신호의 주기는 제1신호에 의해 발생된 지터(jitter)에 의해 변할 수 있다. 2fH동기 신호의 대칭성이 예를 들어 소정의 1fH주기 내에서 충분히 정확하지 않는 경우에, 2fH트레이스(trace)는 래스터의 한 라인 건너 상이한 시점에서 개시된다. 이는 예를 들어 제5도에 도시된 바와 같이 분리(split) 래스터 효과를 유발시킬 수 있다. 래스터(2)는 우측으로 발산하는 화상부 R을 형성하는 교대의 주사 라인의 제1세트와, 좌측으로 발산하는 화상부 L을 형성하는 교대의 주사 라인의 제2세트를 갖는다. 인접한 리트레이스 펄스는 인접한 트레이스 주기 동안에 상이한 피크 대 피크 요크(peak to peak yoke) 전류가 흐르기 때문에 서로 다른 진폭을 갖고 있다. 상이한 피크 대 피크 요크 전류는 인접한 트레이스 주기의 차이로 인해 인접 트레이스 주기 동안에 흐른다. 인접한 라인간의 주사차의 정도는 편향 회로의 전체 에너지 복원 효율과 주기차의 크기에 의존한다. 래스터 분리의 효과는 제5도에서 과장하여 도시되어 있으며, 여기서 화상부 L의 주사 라인은 화상부 R의 주사 라인보다 빨리 개시한다. 그러나, 단지 100 나노초의 정도 상에서의 인접 트레이스 주기간의 시간차는 허용 가능하지 않는 정도의 래스터 분리를 유발시킬 수 있다.
예를 들어 1fH의 제1동기 신호의 비대칭성은, 두 위상 동기 루프를 가지고, 비디오 스피드 업(speed up) 시스템의 일부를 형성하는 수평 편향 시스템의 동기 회로 내에 이용되는 위상 동기 루프의 성질 자체에 의해 발생될 수 있다. 비대칭성은 또한 본래부터 어떤 집적 회로 내에 부여될 수도 있다. 예를 들어 1fH주파수에서의 제1위상 동기 루프용의 피드백 신호를 유도하는 리트 레이스 신호가 없는 경우는, 제1타이밍 신호가 위상 동기 루프의 위상 비교기로의 피드백 신호로서 이용되는 것이 필요하다. 이는 제1타이밍 신호의 주파수의 리플(ripple)을 발생시켜, 제1타이밍 신호의 비대칭성을 유발시킨다. 비대칭성은 과거에는 제1위상 동기 루프 동작과 관련된 특정 신호 처리 회로와, 제1타이밍 신호의 다중 주파수로 제1타이밍 신호를 제2타이밍 또는 동기 신호로 변환하는 데에 이용된 회로에 의해 보정되었다. 이는 비용이 많이 들고, 편향 회로를 통해 동기 정보를 전송함에 있어 원하지 않은 지연을 유발시킬 수 있다.
1990년 3월 26일자로 출원된 계류 중인 미국 특허 출원 제499,249호에 있어서, 비디오 신호를 배수 주사 주파수로 표시하는 데에 이용되는 정확한 동기 회로를 갖는 수평 편향 시스템이 기술되어 있으며, 여기서, 비대칭성은 동기 또는 타이밍 신호의 주기적 혼란으로부터 발생된다. 여기서, 제1위상 동기 루프는 비디오 신호의 수평 동기 성분에 대응하는 제1수평 동기 주파수로 제1타이밍 신호를 발생시킨다. 컨버터 회로는 제1타이밍 신호로부터 제2타이밍 신호를 발생시키며, 제1주파수의 배수인 제2주파수를 가지며, 그리고, 제1주파수에 대응하는 주파수로 주파수를 변화시킨다. 제2위상 동기 루프는 제2주파수에 따른 피드백 신호 및 제2타이밍 신호를 수신하고, 제2주파수로 평활 수평 동기 신호를 발생시키는 전압 제어 발진기를 포함한다. 제2위상 동기 루프는 전압 제어 발진기가 제2타이밍 신호의 변화 속도와 동일한 속도로 주파수를 변화시키지 않게 하는 특성 루프 응답을 갖고 있다. 수평 출력 편향단은 제2주파수에 따라 동기 수평 주사를 행하기 위해 제2위상 동기 루프에 결합될 수 있다. 두 개의 위상 동기 루프는 신호 주파수 컨버터 또는 멀티플라이어와 함께 직렬로 구성된다. 제1위상 동기 루프에 의해 발생된 타이밍 신호의 대칭성 또는 컨버터에 의해 유도된 배수 주파수 타이밍 신호의 대칭을 보정하기 위해 부가적인 신호 처리 회로를 필요로 하지 않는다.
본 발명의 다른 형태에 있어서, 미국 출원 제499,249호에 기술된 지터 제어 시스템에 적합하며 수평 편향 회로에 의해 발생되는 높은 주파수의 동기 또는 타이밍 신호와의 사이의 위상 관계를 조정 및 유지하는 것이 용이하다. 예를 들어 분주기의 출력은 상술한 바와 같이, 주파수 변동이 제2위상 동기 루프에 의해 평균되는 미보정 타이밍 신호로써 처리된다.
1fH비디오 신호를 2fH에서 순차 주사하기 위한 수평 편향 시스템은 제1도에서 참조 번호(40)로 도시된다. 출력으로서 정규 주파수 1fH의 제1타이밍 신호를 발생하는 위상 동기 루프를 구성하는데 칩(12)이 사용될 수 있다. 예를 들면 산업용의 TA8360은 동기 분리기(14), 위상 비교기(16) 및 전압 제어 발진기(14)를 포함하는 원칩(1-chip)이다. 라인(11) 상의 1fH비디오 신호는 동기 분리기(14)로의 입력이다. 동기 분리기(14)는 라인(43)에 수직 동기 펄스를 제공하고 라인(13)에는 1fH수평 동기 펄스를 제공한다. 제6(a)도에 도시된 라인(13) 상의 1fH동기 신호는 위상 비교기(16)로의 입력이다. 제6(b)도에 도시된 라인(15) 상의 위상 비교기(16)의 출력은 저역통과 필터(20)에 대한 에러 신호 입력이다. 예를 들면 TA8360에서, 저역통과 필터의 주파수 특성은 외부 타이밍 성분에 의해 결정된다. 그러므로 블럭(20)은 점선으로 표시된다. 상기 외부 소자는 10마이크로 패럿 캐패시터와 그 캐패시터와 접지 사이에 결합된 3K 저항을 갖는 직렬 R-C 회로망일 수도 있다. 전압 제어 발진기(48)는 세라믹 공진회로 또는 L-C 공진회로(50)에 응답하여 32fH주파수에서 동작한다. 제6c도에 도시된 라인(49) 상의 정규 32fH타이밍 신호는 1/32 회로(52)에 입력으로서 공급된다. 라인(17) 상의 1/32 회로의 출력은 제6(d)도에 도시된 바와 같이 1fH구동 신호이다. 1fH신호는 라인(55) 상의 입력으로 위상 비교기(16)의 다른 입력이며, 제6(b)도의 에러 제어 신호는 도시된 바와 같이 1fH리플에 의해 역으로 수정된다. 상기 경우, 위상 비교기(16)에 역으로 제공된 1fH펄스폭은 매우 넓으며, 상기 펄스폭은 직렬 접속 캐패시터(54)에 의해 감소된다. 공진회로(50)의 32fH에서의 출력은 라인(57)에서 이용 가능하다.
1fH-2fH컨버터 및 버스 제어된 위상 조정 회로(56)는 라인(17)에 의해 제1위상 동기 루프의 1fH출력 타이밍 신호에 연결되며, 라인(51)에 의해 공진회로(50)에 연결된다. 회로(56)는 출력으로써 라인(61) 상에 2fH-REF로 표시되는 타이밍 신호를 발생한다. 라인(17) 상의 1fH타이밍 신호에 대한 2fH-REF 신호의 위상은 마이크로프로세서(74)에 의해 직렬 데이타 버스(53)를 통해 전송되는 제어 신호에 응답하여 조정될 수 있다.
회로(50)는 제2(a)도에 상세히 도시된다. 라인(51) 상의 공진회로(50)의 32fH출력은 증폭기(90)에 대해 입력으로서 부여된다. 라인(91)에서 증폭기(90)의 출력은 1/16 카운터(58)로의 클럭 입력이다. 32fH신호를 16분의 1로 함으로써 2fH신호가 얻어진다. 클럭 주파수와 제산 계수를 적절히 조함시켜 사용함으로써 기본 수평 주사 주파수의 다른 배수의 주파수가 발생될 수 있다. 라인(17) 상의 1fH타이밍 신호는 엣지 검출기(92)의 입력이다. 엣지 검출기(92)는 1fH타이밍 신호에서 펄스의 리딩 엣지(leading edge)를 검출한다. 라인(93) 상의 엣지 검출기(92)의 출력은 카운터(58)의 로드(LOAD) 입력이다. 1/16 카운터(58)는 D 입력 즉 개시 입력에 4-비트 병렬 데이타 버스(95)를 갖는 4-비트 카운터이다.
본 발명의 다른 형태에 의하면, 이러한 카운팅 수단을 사용하는 것은 계류 중인 미국 특허 출원 제499,249호에 기재된 지터(jitter) 제어 시스템에 적합하다. 그의 일 실시예에서는, 32fH클럭 신호로부터 2fH타이밍 신호를 발생하기 위해 같은 형태의(프리세트(preset) 동작은 없는) 카운팅/분주수단이 사용된다. 2fH신호는 비디오 신호의 수평 동기 성분에 동기된 1fH타이밍 신호에 의해 수평 동기 성분으로 동기된다.
원격 제어는 직렬 데이타 버스(53)(제1도에 도시됨)의 수단에 의해 수행될 수 있으며, 디지탈 제어 구성을 갖는 텔레비전 장치에 제공된다. 상기 직렬 데이타 버스는 일반적으로 데이타, 클럭, 인에이블로 표시되는 세 라인을 구비한다. 카운팅을 개시하는 개시수는 마이크로프로세서(74)에 의해 직렬 데이타 버스(53)를 거쳐 제공된 정보에 의해 시프트 레지스터(94)에 기억될 수 있다. 데이타 버스(53)는 1/16 카운터(58)가 라인(17) 상의 1fH신호 중에 펄스를 발생할 때마다 이용하기 위해 개시수를 제공할 수 있다. 카운터(58)의 출력 Q는 병렬 데이타 버스(97) 상의 4-비트 신호이다. 상기 4-비트 신호는 디코딩 회로(96)에 입력으로서 공급되며, 각 카운트(16)가 발생하는 정도로 라인(99)에 출력 펄스를 제공한다. 각 개시수는 서로 상이한 대응하는 수의 증가 위상 조정 지연, 또는 거친(coarse) 위상 조정 지연을 제공한다. 라인(99) 상의 신호는 펄스폭 회로(60)의 입력이며, 라인(61) 상에서 상기 펄스폭 회로의 출력은 2fH-REF 신호이다. 라인(61)에서 미보정 2fH-REF 타이밍 신호의 펄스폭은 제2위상 동기 루프에서 위상 비교기의 적정 동작을 보장하기에 충분하다.
조정 가능한 지연은 제2(b)도에 도시된 바와 같이, 디지탈 위상 시프터에 의해 구현된다. 카운터(58)가 프리세트(preset) 가능하지 않고, 시프트 레지스터(94)가 생략된 것을 제외하고는 1fH-2fH컨버터(56')는 제2(a)도의 블럭(56)과 동일하다. 라인(61) 상의 2fH-REF 신호는 디지탈 위상 시프터(101)의 입력이다. 위상 시프터에 의해 제공된 위상 지연량은 마이크로프로세서에 의해 데이타 버스(53)를 걸쳐 전송된 제어 신호에 의해 결정된다. 라인(51)은 32fH클럭 신호를 디지탈 위상 시프터에 제공한다. 상기 디지탈 위상 시프터가 직렬 데이타를 수신하기 적합한 입력 기억 버퍼를 갖지 못한다면, 시프터 레지스터(94)와 유사한 레지스터는 제2(a)도의 블럭(56)과 같이 상기 목적을 위해 사용된다. 위상 시프터(101)의 출력은 위상 조정 신호 2fH-REF이며, 제1도의 블럭(62)에 도시된 바와 같이 제2위상 동기 루프의 입력이다.
2fH-REF 신호는 1fH신호의 초기 듀티 사이클이 50%인 때에만 대칭적이다. 32fHVCO에 대한 에러 제어 전압에서 1fH리플 효과는 제6(b)도의 파형에 반영된다. 상기 에러 제어 신호는 각 1fH주기 동안 주기적으로 떨어진다. 그러므로 32fHVCO의 출력 주파수 fVCO는 각 1fH주기 동안 주기적으로 떨어진다. 주파수가 떨어질 때, 32fHVCO로부터의 각각의 연속 출력 펄스는 더 낮은 주파수를 가진다. 주파수가 감소할 때, 펄스폭 1/fVCO는 증가한다. 분주기 회로(58)는 32fHVCO의 32출력 펄스기간을 갖는 1fH신호의 주파수를, 상기 기간을 1/2로 하는, 즉 16펄스를 갖는 2개의 기간을 2개의 기간으로 나눔으로써 2배로 된다. 그러나, 펄스폭이 주기적으로 증가하기 때문에, 첫 번째의 16펄스폭 tA는 다음의 16펄스폭 tB보다 작다. tA의 지속 기간이 tB의 지속기간과 동일하지 않을 때, 2fH-REF 타이밍 신호는 디지탈 분주기의 정밀성에 관계없이 1fH신호의 주기 내에서 비대칭이다. 이러한 비대칭성은 제6(f)도에 도시된 바와 같이 교류 진폭 Y1 및 Y2의 리트레이스 펄스를 야기시켜, 래스터 분리를 발생시킨다. 디지탈 회로에 의해 발생된 2fH-REF 신호는 미보정 신호로 처리되어 또 다른 처리를 필요로 한다.
2fH-REF 신호는 제2위상 동기 루프(62)에 의해 처리된다. 제2위상 동기 루프는 위상 비교기(64), 저역통과 필터(63) 및 전압 제어 발진기(66)를 구비한다. 상기 위상 동기 루프(62)는 CA1391로 사용된다. 라인(65)에서 위상 비교기(64)의 에러 출력 신호는 2fH비율로 동작하는 전압 제어 발진기(66)의 제어 입력이다. CA1391 발진기에서 저역통과 필터의 주파수 공진과 발진기의 동작 주파수는 제3도에 도시된 바와 같이 외부 타이밍 성분에 의해 결정된다. 그러므로 LPF(63)는 점선으로 도시된다.
2fH-REF는 위상 비교기(64)의 한 입력이다. 라인(67)에서 위상 비교기(64)의 에러 제어 신호는 저역통과 필터(63)의 입력이다. 저역통과 필터(63)의 출력은 2fHVCO로 표시되며 2fH비율로 동작하는 전압 제어 발진기(66)의 제어 입력이다. 저역통과 필터(63)의 주파수 특성은 제3도에 도시된 바와 같이 1.5마이크로 패럿 캐패시터(53) 및 2K 저항 R63으로 형성된 외부 직렬 R-C 회로망에 의해 결정된다. 라인(67)에서 전압 제어 발진기(66)의 출력은 보정 2fH동기 신호를 수평 출력 회로(68)에 제공한다. 라인(69)에서 수평 출력 회로(68)의 출력은 2fH리트레이스 펄스 형태로 2fH신호를 제공한다. 2fH리트레이스 펄스는 램프 발생기(70)의 한 입력이며, 수동 지연 회로(72)에 의해 수동 펄스 지연에 따른다. 라인(71)에서 램프 발생기(70)의 출력은 캐패시터 C56에 의해 위상 비교기(64)의 다른 입력에 연결된다.
제1도에 도시된 블럭도의 일부분에 대한 회로도가 제3도에 도시된다. 타입 CA1391 회로와 같은 위상 동기 루프(62)가 발진기(66), 위상 검출기(64), 전치 구동기(84)(predriver), 위상 검출기 출력 드라이버(86) 및 Vc 전압 조절기(87)를 포함한다. 상기 발진기(66)는 주파수를 제어하는데 사용되는 단자(7)를 가진 RC 타입이다. 외부 캐패시터(C51)가 단자(7)에서 접지로 접속되며 단자(6)와 (7) 사이에 연결된 외부 저항(R62)을 통해 충전한다. 단자(7)에서 전압이 내부 전위 바이어스를 초과할 때, 캐패시터(C51)는 내부 저항을 통해 방전된다. 이 전도 상태는 구동 펄스를 발생시키고, 캐패시터가 충분히 방전될 때 끝나게 된다. 수평 플라이백 또는 리트레이스 펄스로부터 유도된, 단자(3)에서의 네거티브 방향(negative-going)의 동기 펄스가 단자(4)에서의 톱니파와 위상 비교된다. 동기 신호와 톱니파형 사이에 위상차가 전혀 존재하지 않을 경우, 단자(5)에는 네트 출력 전류가 전혀 존재하지 않는다. 위상 오프셋이 발생할 때, 주파수를 보정하도록 전류가 단자(5)로 또는 그것으로부터 흐른다. 전치 구동기(84)의 듀티 사이클 또는 마크 스페이스 비율이 단자(8)에서 전위를 설정하는 것에 의해 조정될 수 있다. 제3도의 회로에 있어서, 이것은 저항(R63 및 R64)으로 형성된 전압 분배기에 의해 결정된다. 저항(R72)을 통해 단자(7)에 연결된 전위차계(R37)가 발진기(66)의 주파수를 수동으로 조정하는데 사용될 수 있다.
램프 발생 회로(70)는 트랜지스터 Q4, 저항 R55 및 C50을 포함한다. 캐패시터 C50 양단에 발생된 램프 신호가 캐패시터 C56을 통해 단자(4)에 AC 연결된다. 트랜지스터 Q2 및 전위차계 R20이 수동으로 동작 가능한 지연 회로(72)를 형성하여, 이것은 램프 캐패시터 C50을 충전시키는 전류를 변화시킨다. 캐패시터 C50을 충전시키는데 필요한 시간의 변화는 2fH-REF 펄스 및 보정된 2fH펄스의 상대 위상에 있어서 약 0 내지 2마이크로초의 가변 지연을 제공한다.
라인(67) 상에서 전치 구동기(84)의 보정된 2fH출력은 트랜지스터 Q5 및 Q6을 포함하는 푸시-풀 구동 회로에 대한 입력이며, 이것은 수평 출력 회로에 대한 2fH구동 출력 신호를 제공한다.
제4(a),4(b),4(c) 및 4(d)도의 파형은 제1,2 및 3도에 도시된 회로의 동작에 의해 발생된 1fH및 2fH타이밍 신호 및 동기 신호의 상대 위상 위치를 도시한다. 제4(a)도는 동기 분리기(14)에 의해 분리되어 라인(13) 상에서 위상 비교기(16)에 제공되는 1fH동기 펄스를 도시한다. 제4(b)도는 라인(17) 상에서 1/32 회로(52)의 1fH출력을 보여준다. 제1위상 동기 루프는, 예컨대, 1fH동기 펄스의 중간 점에서, 예컨대, 1fH펄스의 리딩 엣지의 상대 위상을 유지하게 해준다. 제4(c)도는 라인(61) 상에서 펄스폭 회로(60)에 의해 발생된 2fH-REF 신호를 도시하며, 이 신호는 제2위상 동기 루프(62)의 위상 비교기(64)에 대한 입력 중 하나이다. 제4(d)도는 라인(69) 상에서의 2fH리트레이스 신호이며, 이것은 램프 발생기(70)에 대한 입력이다. 1fH동기 펄스와 2fH-REF 펄스 사이의 위상차 및 그에 따라 보정된 2fH펄스는 예컨대 위에서 설명된 바와 같이 16 카운터(58)에 의해 나누어진 것을 프리 세팅하는 버스 제어에 의해 두 마이크로 초 단위로 조정 가능하다. 예컨대 0 내지 2마이크로초 사이에서의 양호한 조정이 수동으로 동작 가능한 지연 회로(72)에 의해 제공되며, 이것은 2fH리트레이스 펄스와 2fH-REF 신호 사이의 위상차 설정을 제공한다. 상기 조정이 간접적이기 때문에, 사실상 수동 제어 회로가 2fH리트레이스 펄스와 위상 비교기(64)에 대한 다른 입력인 톱니 신호 사이의 지연을 조정한다. 상이한 시간 지연 단계를 가진 버스 제어가 상이한 해상도를 제공하도록 상이한 수의 비트를 가진 상이한 클럭 주파수 및 상이한 카운터를 사용함으로써 실행될 수 있다. 수동 위상 조정은 버스 제어에 의해 제공된 증가한 시간 지연 스텝에 대응하는 범위에 대해 수동 조정이 가능하도록 변경될 수 있다.
선택적인 비디오 소스를 수용하도록 비디오/래스터 위상 지연을 조정하는 실시예가 제7도의 블럭도로 도시된다. 제7도에 도시된 수평 편향 회로(80)는 선택적인 비디오 소스 사이를 스위칭하는 선택적인 비디오 소스 및 수단이 도시되는 것만 제어하고는 제1도 내지 제3도에 도시된 회로(40)와 비슷하다. 원칩(12), 컨버터(56) 및 제2위상 동기 루프(62)에 대한 상세한 설명은 명료성을 위해서 생략되지만 제1도 내지 제3도에서와 같이 도시될 수 있다. 비디오 소스 선택기 스위치는 몇몇의 특징은 되지만, 모든 원칩의 특징은 아니다.
마이크로프로세서(74)는, 예컨대 순차 버스(53)에 의해 원격 제어 수신기(79) 및 비디오 소스 선택기(88)에 연결된다. 상기 원격 수신기(79)는 라디오 또는 적외선 전파(85)에 의해 키패드, 예컨대 원격 제어 캐패드(89)에 연결된다. 합성 비디오 신호와 같이 블럭(81)으로 도시된 비디오 소스 A가 분리 및 복조 회로(83)에 연결된다. 그러므로 비디오 소스 A는 방송 합성 비디오 신호 또는 케이블 방송 비디오 신호, 예컨대 1f 인터레이스 비디오 신호를 나타낼 수도 있다. 분리 및 복조 회로(83)의 출력은 A 적색, A 녹색 및 A 적색으로 표시된 비디오 총에 대한 구동 신호 및 A 동기로 표시된 동기 신호이다. 이들 출력은 비디오 소스 선택기(88)에 대한 입력 중 한 세트를 형성한다. 비디오 소스 선택기(88)에 대한 입력 중 다른 세트는 선택적인 비디오 소스에 의해 제공되며, 이것은 RGB 비디오 소스와 같은 블럭(83)으로 도시된다. RGB 비디오 소스는, 예컨대, 컴퓨터에 의해 제공될 수도 있다. 선택적인 비디오 소스(82)의 출력은 RGB 적색, RGB 녹색, RGB 청색 및 RGB 동기로 표시된다. 비디오/래스터 위상 조정에 있어서 상이한 지연이 화면의 적절한 센터링을 가능하게 해줄 필요가 있음이 인지될 것이다. 비디오 소스 선택기(88)는 적색 출력, 녹색 출력, 청색 출력 및 동기 출력으로 표시된 출력을 갖는다. 도시를 목적으로, 비디오/래스터 위상 조정이 없을 경우, 화면이 선택적인 비디오 소스를 선택할 때 적절하게 수평 센터링될 수 없도록 선택적인 비디오 소스의 타이밍 신호가 매우 다르게 설정된다.
원격 제어 키패드(89)에 의한 선택적인 비디오 소스의 선택이 원격 수신기(79)에 의해 검출되고 마이크로프로세서(74)에 의해 모니터된다. 마이크로프로세서(74)는 비디오 소스 A 대신 선택적인 비디오 소스로부터 비디오 구동 신호 및 동기 신호를 제공하도록 제어 데이타를 비디오 소스 선택기(88)로 전송한다. 마이크로프로세서(74)는 화면이 수평으로 센터링되게 하면서 선택적인 비디오 소스의 상이한 타이밍을 보상하도록 제어 데이타를 블럭(56)의 위상 조정 회로로 전달한다.
본 발명의 한 형태에 따라, 최적 위상 관계가 래스터를 생성하도록 수평 편향 회로에 의해 사용된 주사 동기 신호와 입력 비디오 신호 사이에 설정될 수 있다. 최적 위상 관계가 거칠고 미세한 위상 조정을 위해 버스 제어 및 수동 제어 위상 조정 회로를 사용하여 이루어질 수 있다. 거친 것과 미세한 것이 상대적인 용어임을 인지해야 한다. 거친 조정은, 특별한 목적을 위해, 각기 증가된 스텝의 시간 지연을 감소시킴으로써 충분히 양호하게 이루어질 수 있다. 상기 마이크로프로세서가 비디오 신호와 주사 동기 신호 사이에 다소의 위상 지연을 요구하면서 특별한 비디오 표시 기능 또는 과정을 초기화시키거나 또는 선택적인 비디오 소스를 표시하도록 요구될 때마다, 위상 지연이 마이크로프로세서에 의해 변화될 수 있다. 이 장치는 모든 비디오 처리 및 비디오 소스에 대해 비디오/래스터 위상 지연을 최적화하기 위한 최대한의 유연성을 제공한다.

Claims (14)

  1. 비디오 신호 내의 수평 동기 성분(sync)과 동기하여 비디오 신호의 상기 수평 동기 성분에 대응하는 제1주파수(1fH)에서 제1타이밍 신호(17에서)를 발생하기 위한 수단(48,52)을 포함하는, 비디오 신호(11에서)와 주사 동기 신호(67에서)간의 위상 관계를 조정하고 유지하는 수평 편향 시스템에 있어서, 상기 제1주파수보다 더 큰 제2주파수에서 제2타이밍 신호(2fH-REF)를 발생하기 위해 상기 제1타이밍 신호와 동기하여 동작하는 카운팅 수단(56)과, 상이한 동작 모드들에서의 수평 화면 센터링을 제어하기 위해 상기 제1타이밍 신호와 제2타이밍 신호간의 상대 위상을 증분적으로(incrementally) 조정하는 상기 카운팅 수단(56)에 여러 수치들을 공급하기 위한 수단(74)과, 상기 제2타이밍 신호에 응답하여 주사 동기 신호를 발생하기 위한 수단(62)을 포함하는 것을 특징으로 하는 수평 편향 시스템.
  2. 제1항에 있어서, 상기 카운팅 수단(56)은 상기 제2타이밍 신호(2fH-REF)를 발생하기 위해 클럭 신호를 나누는 제2카운팅 수단(58)을 포함하는 것을 특징으로 하는 수평 편향 시스템.
  3. 제2항에 있어서, 상기 공급 수단(74)은 원격 소스(remote source)로부터의 여러 수치들을 상기 제2카운팅 수단(58)에 공급하기 위한 수단(94)을 포함하는 것을 특징으로 하는 수평 편향 시스템.
  4. 제2항에 있어서, 상기 여러 수치를 공급하기 위한 마이크로프로세서(74)와, 상기 마이크로프로세서와 상기 제2카운팅 수단(58)을 상호 연결하기 위한 데이타 버스(53)를 포함하는 것을 특징으로 하는 수평 편향 시스템.
  5. 제2항에 있어서, 상기 제1타이밍 신호(17에서) 상의 펄스 엣지를 검출하고, 상기 제2카운팅 수단(58)을 상기 제1타이밍 신호(17)와 동기시키기 위하여 상기 카운팅 수단(58)용 제어신호(93에서)를 발생하는 수단(92)을 포함하는 것을 특징으로 하는 수평 편향 시스템.
  6. 제3항에 있어서, 상기 공급 수단(74)은 상기 제2카운팅 수단(58)에 접속된 출력과, 상기 여러 수치들의 소스(74)에 접속된 입력(53)을 갖는 시프트 레지스터(94)를 포함하는 것을 특징으로 하는 수평 편향 시스템.
  7. 제1항에 있어서, 상기 주사 동기 신호를 발생하기 위한 수단(62)은 위상 동기 루프를 포함하는 것을 특징으로 하는 수평 편향 시스템.
  8. 제1항에 있어서, 상기 제2타이밍 신호(2fH-REF)와 상기 주사 동기 신호(67에서)간의 상대 위상을 조정하기 위한 수단(62)을 포함하는 특징으로 하는 수평 편향 시스템.
  9. 제1항에 있어서, 상기 공급 수단은 위상 지연 제어 신호의 원격 소스(74)에 접속된 디지탈 위상 시프터(94)를 포함하는 것을 특징으로 하는 수평 편향 시스템.
  10. 비디오 신호 및 개개의 수동 동기 성분을 공급하는 제1(81) 및 제2(82)비디오 소스와, 상기 비디오 소스에 결합되어 출력으로서 상기 제1 및 제2비디오 소스 중 하나로부터 비디오 신호 및 그 개개의 수평 동기 성분을 선택하는 수단(89)을 포함하는, 선택적인 비디오 소스로부터의 비디오 신호를 위한 수평 센터링(centering) 회로에 있어서, 선택된 비디오 신호의 수평 동기 성분과 동기하여 작용하며 상기 동기 성분과 관련된 조정 가능한 위상 지연을 갖는 타이밍 신호(61에서)를 발생하기 위한 수단과, 상기 선택 수단(89)을 조작하고 상기 선택된 비디오 신호에 적합한 요소로서 상기 위상 지연을 조정하기 위한 제어 수단을 포함하는 것을 특징으로 하는 수평 센터링 회로.
  11. 제10항에 있어서, 상기 타이밍 신호는 주사 동기 신호인 것을 특징으로 하는 수평 센터링 회로.
  12. 제10항에 있어서, 상기 타이밍 신호(61에서)로부터 주사 동기 신호(67에서)를 동기하여 발생하기 위한 수단(62)을 포함하는 것을 특징으로 하는 수평 센터링 회로.
  13. 제10항에 있어서, 상기 제어 수단은, 마이크로프로세서(74)와, 비디오 소스 선택 스위치(88)와, 상기 마이크로프로세서(74), 상기 비디오 소스 선택 스위치(88), 상기 선택 수단(88)과 상기 타이밍 신호를 동기하여 발생하기 위한 수단(56)을 상호 연결하기 위한 통신 및 제어 버스를 포함하는 것을 특징으로 하는 수평 센터링 회로.
  14. 제13항에 있어서, 상기 타이밍 신호를 동기하여 발생하기 위한 상기 수단(56)은 상기 타이밍 신호(61에서)를 발생하기 위해 클럭 신호를 나누기 위한 카운팅 수단(58)을 포함하며, 상기 카운팅 수단은 상기 상대 위상 지연을 조정하기 위해 상기 마이크로프로세서(74)로부터 여러 수치들을 수신하기 위한 사전 로딩 가능한(preloadable) 입력을 갖는 특징으로 하는 수평 센터링 회로.
KR1019910004765A 1990-03-26 1991-03-25 수평 편향 시스템 KR100230155B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49922690A 1990-03-26 1990-03-26
US499,226 1990-03-26

Publications (2)

Publication Number Publication Date
KR910017832A KR910017832A (ko) 1991-11-05
KR100230155B1 true KR100230155B1 (ko) 1999-11-15

Family

ID=23984368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004765A KR100230155B1 (ko) 1990-03-26 1991-03-25 수평 편향 시스템

Country Status (17)

Country Link
US (1) US5619276A (ko)
EP (1) EP0449130B1 (ko)
JP (2) JP3473961B2 (ko)
KR (1) KR100230155B1 (ko)
CN (1) CN1034901C (ko)
AT (1) ATE180613T1 (ko)
BR (1) BR9101207A (ko)
CA (1) CA2038780C (ko)
CZ (1) CZ281083B6 (ko)
DE (1) DE69131262T2 (ko)
ES (1) ES2131500T3 (ko)
FI (1) FI103241B (ko)
MY (1) MY111159A (ko)
PL (1) PL165473B1 (ko)
RU (1) RU2108684C1 (ko)
SG (1) SG73958A1 (ko)
TR (1) TR27621A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251015A (en) * 1991-05-06 1993-10-05 Thomson Consumer Electronics, Inc. Apparatus for positioning a timing signal relative to a synchronization signal derived in the deflection section of a television system
JPH06334894A (ja) * 1993-05-19 1994-12-02 Toshiba Corp 水平同期装置
US6005634A (en) * 1996-07-24 1999-12-21 Motorola, Inc. Method and apparatus for controlling the display of a video image
US5811999A (en) * 1996-12-11 1998-09-22 Micro Linear Corporation Power converter having switching frequency phase locked to system clock
JPH11205627A (ja) * 1998-01-19 1999-07-30 Sony Corp 水平偏向装置、自動周波数制御装置および映像信号受信装置
US6556249B1 (en) 1999-09-07 2003-04-29 Fairchild Semiconductors, Inc. Jitter cancellation technique for video clock recovery circuitry
JP2002101316A (ja) * 2000-09-26 2002-04-05 Mitsubishi Electric Corp クロック生成回路及び画像表示装置
DE10202967A1 (de) * 2002-01-26 2003-07-31 Philips Intellectual Property Schaltungsanordnung und Verfahren zur Generierung des Ansteuersignales des Ablenktransistors einer Kathodenstrahlröhre
KR100943421B1 (ko) * 2007-12-24 2010-02-19 연세대학교 산학협력단 에폭시기와 불포화이중결합을 갖는 광중합성 단량체 및이를 함유한 광중합 조성물
KR102626407B1 (ko) * 2016-10-26 2024-01-18 삼성전자주식회사 디스플레이 장치 및 방법
CN206388486U (zh) * 2017-01-22 2017-08-08 京东方科技集团股份有限公司 移位寄存器电路、goa电路和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891800A (en) * 1971-03-16 1975-06-24 Philips Corp Line time base in a television receiver
US4336861A (en) * 1972-08-23 1982-06-29 Peter B Keith Speaker system
GB2085257B (en) * 1980-09-03 1984-09-12 Nat Res Dev Apparatus and methods for varying the format of a raster scan display
US4317133A (en) * 1980-09-29 1982-02-23 Rca Corporation Two-loop horizontal AFPC system
US4425581A (en) * 1981-04-17 1984-01-10 Corporation For Public Broadcasting System for overlaying a computer generated video signal on an NTSC video signal
US4611229A (en) * 1983-06-17 1986-09-09 Zenith Electronics Corporation Auto range horizontal automatic phase control
JPS6096965A (ja) * 1983-10-31 1985-05-30 Nec Home Electronics Ltd 外部入力対応型テレビジヨン受像機
US4591910A (en) * 1984-03-14 1986-05-27 Zenith Electronics Corporation Horizontal picture centering
US4686567A (en) * 1984-09-28 1987-08-11 Sundstrand Data Control, Inc. Timing circuit for varying the horizontal format of raster scanned display
US4611230A (en) * 1984-12-18 1986-09-09 Zenith Electronics Corporation Vertical video centering control system
US4739403A (en) * 1985-10-28 1988-04-19 Zenith Electronics Corporation Digital horizontal processor
DE3602137C1 (de) * 1986-01-24 1987-07-02 Ford Werke Ag Steuerventilsystem fuer ein stufenlos regelbares Kegelscheiben-Umschlingungsgetriebe,insbesondere fuer Kraftfahrzeuge
US4686576A (en) * 1986-03-17 1987-08-11 Northern Technologies, Ltd. Conductive screen for video display unit
JPS62216588A (ja) * 1986-03-18 1987-09-24 Toshiba Corp 水平位相シフト回路
US4730216A (en) * 1986-07-03 1988-03-08 Rca Corporation Raster distortion correction circuit
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
US4874992A (en) * 1988-08-04 1989-10-17 Honeywell Inc. Closed loop adaptive raster deflection signal generator
JPH0258090A (ja) * 1988-08-24 1990-02-27 Kokusai Electric Co Ltd Ｃｒｔディスプレイの表示画面位置制御方法及び装置
US4996596A (en) * 1988-09-02 1991-02-26 Sanyo Electric Co., Ltd. Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization
JPH071423B2 (ja) * 1988-12-20 1995-01-11 株式会社山下電子設計 パルス発生回路
US4991023A (en) * 1989-05-22 1991-02-05 Hewlett-Packard Company Microprocessor controlled universal video monitor

Also Published As

Publication number Publication date
CN1055455A (zh) 1991-10-16
CZ281083B6 (cs) 1996-06-12
FI911423A0 (fi) 1991-03-25
CA2038780A1 (en) 1991-09-27
KR910017832A (ko) 1991-11-05
CN1034901C (zh) 1997-05-14
RU2108684C1 (ru) 1998-04-10
CS9100801A2 (en) 1991-11-12
PL165473B1 (pl) 1994-12-30
JP3473961B2 (ja) 2003-12-08
FI103241B1 (fi) 1999-05-14
CA2038780C (en) 1995-10-24
JP3655275B2 (ja) 2005-06-02
EP0449130A3 (en) 1993-05-26
TR27621A (tr) 1995-06-13
JP2003189117A (ja) 2003-07-04
DE69131262D1 (de) 1999-07-01
MY111159A (en) 1999-09-30
ES2131500T3 (es) 1999-08-01
EP0449130A2 (en) 1991-10-02
PL289592A1 (en) 1991-10-07
BR9101207A (pt) 1991-11-05
FI911423A (fi) 1991-09-27
SG73958A1 (en) 2000-07-18
DE69131262T2 (de) 1999-09-23
ATE180613T1 (de) 1999-06-15
FI103241B (fi) 1999-05-14
EP0449130B1 (en) 1999-05-26
JPH0779360A (ja) 1995-03-20
US5619276A (en) 1997-04-08

Similar Documents

Publication Publication Date Title
KR100230155B1 (ko) 수평 편향 시스템
US5574508A (en) Vertical panning for interlaced video
EP0473771B1 (en) Display locked timing signals for video processing
US5223931A (en) Synchronized scanning at horizontal frequency
EP0692908B1 (en) Synchronizing circuit
CN1068473C (zh) 锁相环的鉴相器
US6130708A (en) Trigger generator and waveform monitor
US5166793A (en) Video camera synchronizing circuit
EP0966153B1 (en) Video signal synchronizing apparatus
EP0449198B1 (en) Synchronized horizontal scanning at horizontal frequency multiples
KR100211464B1 (ko) 텔레비전 수상기의 화면비 자동조정시스템
JP4540246B2 (ja) 偏向回路
KR0137166B1 (ko) 비디오 디스플레이 장치
KR830002257B1 (ko) 텔레비젼 수상기의 동기장치
MXPA95002546A (en) Synchronized exploration circuit
JPH07105897B2 (ja) 垂直同期信号作成回路
JPH0622164A (ja) 電子回路とビデオプロジェクターとテレビジョン受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090807

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee