PL165473B1

PL165473B1 - Uklad odchylania linii urzadzenia telewizyjnego PL PL PL PL PL PL

Info

Publication number: PL165473B1
Application number: PL91289592A
Authority: PL
Inventors: Todd J Christopher; Ronald T Keen
Original assignee: Thomson Consumer Electronics
Priority date: 1990-03-26
Filing date: 1991-03-26
Publication date: 1994-12-30
Also published as: FI911423A7; TR27621A; JP3473961B2; FI103241B1; EP0449130A3; RU2108684C1; CN1034901C; US5619276A; CZ281083B6; FI103241B; JP2003189117A; PL289592A1; KR100230155B1; CA2038780C; SG73958A1; CN1055455A; ATE180613T1; ES2131500T3; EP0449130B1; JP3655275B2

Abstract

1. Uklad odchylania linii urzadzenia telewizyj-- nego, zawierajacy pierwsza petle synchronizacji fazo- wej o czestotliwosci 1fH, zawierajaca separator sygnalów synchronizacji dolaczony do komparatora fazowego, którego wyjscie jest dolaczone do filtru dolnoprzepustowego dolaczonego do generatora ste- rowanego napieciowo, którego wyjscie jest dolaczone do obwodu dzielacego na wyjsciu tej petli, znamienny tym, ze pierwsza petla synchronizacji fazowej ma wyjscie pierwszego sygnalu synchronizacji na linii (17) dolaczone do przetwornika czestotliwosci 1fH w czestotliwosci 2fH i regulatora fazy (56), który jest polaczony, poprzez szyne (53) danych, z mikropro- cesorem (74) i którego wyjscie drugiego sygnalu syn- chronizacji na linii (61) jest dolaczone do drugiej petli synchronizacji fazowej (62) majacej wyjscie sygnalu synchronizacji wybierania na linii (67). FIG. 1 PL PL PL PL PL PL

Description

Przedmiotem wynalazku jest układ odchylania linii urządzenia telewizyjnego, zapewniający regulację związku fazowego między wejściowym sygnałem wizyjnym i sygnałem synchronizacji.

Układy wybierania osnowy obrazu telewizyjnego są synchronizowane z odtwarzanym sygnałem wizyjnym. Na przykład standardowe sygnały wizyjne NTSC są odtwarzane przez kolejne pola międzyliniowe, przy czym także pole jest wytwarzane przez operację wybierania osnowy obrazu telewizyjnego z podstawą lub standardową częstotliwością wybierania linii, równą w przybliżeniu 15 734 Hz.

Podstawowa częstotliwość wybierania oznaczona H, 1H lub 1H jest różne dla różnych standardów telewizyjnych. Znane jest zastosowanie, w celu poprawy jakości obrazu, wyświetlania kolejnoliniowego sygnałów wizyjnych w sposób niemiędzyliniowy. Wybieranie kolejnoliniowe wymaga, żeby każdy wyświetlany półobraz był wybierany w tym samym okresie czasu, przydzielonym do wybierania jednego z dwóch pól o standardzie międzyliniowym. Zgodnie z tym częstotliwość wybierania linii, oznacza 2fH lub 2H, dla wybierania kolejnoliniowego jest dwukrotnie większa od częstotliwości międzyliniowych sygnałów wizyjnych i zgodnie ze standardami w Stanach Zjednoczonych Ameryki wynosi w przybleżeniu 31 4-68 Hz.

Problemem w nowoczesnych układach przetwarzania i odchylania sygnałów wizyjnych jest dodatkowy czas potrzebny do specjalnego przetwarzania sygnałów informacji wizyjnej,

165 473 powodujący opóźnienia czasowe i utrudniający synchronizację układu odchylania z wejściowym sygnałem wizyjnym. W wyniku tego występuje brak centrowania poziomego obrazu i powstanie dodatkowych linii informacji wizyjnej, która musi być odtwarzana wraz z informacją pierwotnego sygnału wizyjnego.

Układy telewizyjne są normalizowane i wszystkie wymagają łatwej regulacji związku fazowego między wejściowym sygnałem wizyjnym i sygnałem synchronizacji. Przy zastosowaniu dokładnej regulacji uzgadniania faz, na przykład w zakresie od zera do dwóch mikrosekund, stosowany jest drugi sygnał synchronizacji. Przy wytwarzaniu drugiego sygnału synchronizacji linii, na przykład o częstotliwości 2fu, z pierwszego sygnału synchronizacji linii, na przykład o częstotliwości 1fH, konieczne jest zapewnienie wystarczająco dokładnej symetrii lub stałości drugiego sygnału synchronizacji w okresie pierwszego sygnału synchronizacji, aby zapobiegać możliwemu do wystąpienia podziałowi osnowy obrazu telewizyjnego z przesunięciem naprawo i na lewo. Różnice czasu pomiędzy sąsiednimi okresami śledzenia rzędu 100 nanosekund powodują podział osnowy obrazu telewizyjnego o niedopuszczalnej wielkości.

Asymetria w pierwszym sygnale synchronizacji może być wprowadzona przez same pętle synchronizacji fazowych, stosowane w obwodach synchronizacji układów odchylania linii, mających dwie pętle synchronizacji fazowej i tworzących część układu wizyjnego przyspieszającego. Asymetria jest korygowana na przykład przez specjalne obwody przetwarzania sygnałów, związane z działaniem pierwszej pętli synchronizacji fazowej i/lub obwodu przetwarzania pierwszego sygnału synchronizacji w drugi sygnał synchronizacji, z wielokrotną częstotliwością pierwszego sygnału synchronizacji, co może powodować niepożądane opóźnienie przy przechodzeniu informacji synchronizacji przez układ odchylania.

Znany jest ze zgłoszenia patentowego Stanów Zjednoczonych Ameryki nr 499 249, dokonanego dnia 1990-03-26 układ odchylania linii, mający obwody dokładnej synchronizacji, wykorzystywane przy wyświetlaniu sygnałów wizyjnych z wielokrotną częstotliwością wybierania, gdy asymetria pochodzi z okresowych zakłóceń sygnału synchronizacji. Pierwsza pętla synchronizacji fazowej wytwarza pierwszy sygnał synchronizacji o pierwszej częstotliwości synchronizacji linii, odpowiadającej składowej synchronizacji linii w sygnale wizyjnym. Przetwornik uzyskuje z pierwszego sygnału synchronizacji drugi sygnał synchronizacji o drugiej częstotliwości będącej wielokrotnością pierwszej częstotliwości i podlegającej zmianom odpowiadającym pierwszej częstotliwości. Druga pętla synchronizacji fazowej odbiera drugi sygnał synchronizacji i sygnał sprzężenia zwrotnego zgodnie z drugą częstotliwością, przy czym zawiera ona generator sterowany napięciowo do wytwarzania sygnału synchronizacji linii o drugiej częstotliwości. Druga pętla synchronizacji fazowej zapobiega zmianie częstotliwości generatora sterowanego napięciowo. Wyjściowy stopień układu odchylania linii jest dołączony do drugiej pętli synchronizacji fazowej dla synchronizowanego wybierania linii zgodnie z drugą częstotliwością. Dwie pętle synchronizacji fazowej mają konfigurację posobną, w połączeniu z przetwornikiem częstotliwości sygnału lub układem mnożącym. Żaden dodatkowy układ przetwarzania sygnałów nie jest potrzebny do korekcji symetrii sygnału synchronizacji, wytwarzanego przez pierwszą pętlę synchronizacji fazowej lub symetrii sygnału synchronizacji o wielokrotnej częstotliwości, który jest uzyskiwany przez przetwornik.

Znany jest z opisu patentowego europejskiego nr EP 0353725 układ odchylania dla urządzenia telewizyjnego, w którym złożone sygnały wizyjne są odbierane przez multiplekser ze źródeł sygnałów wizyjnych. Komputer dokonuje selekcji jednego ze źródeł sygnałów wizyjnych i dostarcza wybrany sygnał wizyjny przez wzmacniacz do układu wyświetlania obrazu telewizyjnego. Sygnały synchronizacji linii i pola są separowane w separatorze sygnałów synchronizacji i uzyskane złożone sygnały synchronizacji są dostarczane do programowanego generatora sygnałów synchronizacji, który jest zasilany przez komputer poprzez szynę adresową i danych, aby pamiętać parametry wymagane do sterowania sygnałami odchylania linii i pola. Programowany generator sygnałów synchronizacji dostarcza sygnały wybierania linii i pola do generatorów sygnałów wybierania linii i pola, które dostarczają sygnały odchylania linii i pola o zrównoważonych przebiegach umożliwiających dokładne umieszczenie obrazu w układzie wyświetlania urządzenia telewizyjnego.

165 473

Znany jest na przykład z opisów patentowych Stanów Zjednoczonych Ameryki nr 3 891 800 i 4 591 910 układ odchylania linii urządzenia telewizyjnego, który służy do centrowania poziomego obrazu telewizyjnego. Układ zawiera dwie pętle synchronizacji fazowej, które pracują z tą samą częstotliwością. W układzie następuje przetwarzanie transmitowanych sygnałów niosących informację wizyjną i informację synchronizacji linii. Układ wyświetlania odtwarza informację wizyjną w postaci obrazu w zależności od sygnału powrotu związanego z informacją synchronizacji linii. Poprawę centrowania poziomego obrazu otrzymuje się dzięki zastosowaniu dwóch pętli synchronizacji fazowej. Pierwsza pętla zawiera obwód opóźniający sygnał wizyjny w zależności od sygnału synchronizacji. Druga pętla jest dołączona do pierwszej pętli, w której sygnał wizyjny jest opóźniany tak, żeby skompensować niesymetrię informacji synchronizacji linii w okresach wygaszania sygnału wizyjnego i spowodować symetryczne występowanie sygnału powrotu. Pierwsza pętla zawiera detektor fazy, do którego jest dołączony filtr dolnoprzepustowy dołączony do generatora o sterowanym napięciu, dołączonego do dzielnika-dekodera, którego wyjście jest dołączone poprzez dzielnik do detektora fazy, a także poprzez obwód centrowania obrazu do drugiej pętli. Druga pętla synchronizacji fazowej zawiera detektor fazy, do którego jest dołączony filtr dolnoprzepustowy dołączony do obwodu o zmiennym opóźnieniu dołączonego do dzielnika, który jest dołączony poprzez obwód zasilania linii do detektora fazy. Pomiędzy detektorem fazy i obwodem centrowania obrazu jest włączony dodatkowy dzielnik.

Znany jest z opisu petentowego Stanów Zjednoczonych Ameryki nr 4 730 216 układ korekcji zakłóceń osnowy obrazu telewizyjnego. Układ wyświetlania sygnałów wizyjnych zawiera pamięć informacji o obrazie, otrzymywanej z międzyliniowego sygnału wizyjnego. Do pamięci jest dołączony obwód reagujący na zmienny sygnał zegarowy dla wytwarzania sygnałów obrazowych zawartych w niemiędzyliniowym sygnale wizyjnym z informacji o obrazie zawartej w pamięci. Obwód korekcji wytwarza sygnał korekcji, który zmienia się zgodnie z zakłóceniami. Do obwodu korekcji jest dołączony obwód reagujący na sygnał korekcji dla wytwarzania zmiennego sygnału zegarowego, który zmienia się zgodnie z sygnałem korekcji. Sygnały obrazowe zmieniają się odpowiednio do sygnału zegarowego w celu kompensacji błędnych położeń elementów obrazu. Sygnał zegarowy jest wytwarzany przez sterowany generator. Sygnał sterujący uzyskuje się z układu zawierającego detektor fazy dołączony do wymienionego sterowanego generatora, tworząc z nim pętlę synchronizacji fazowej podczas okresu kalibracji.

W układzie według wynalazku pierwsza pętla synchronizacji fazowej ma wyjście pierwszego sygnału synchronizacji na linii dołączone do przetwornika częstotliwości 1 fH w częstotliwość 2fH i regulatora fazy, który jest połączony, poprzez szynę danych, z mikroprocesorem i którego wyjście drugiego sygnału synchronizacji na linii jest dołączone do drugiej pętli synchronizacji fazowej mającej wyjście sygnału synchronizacji wybierania na linii.

Przetwornik częstotliwości 1fH w częstotliwość 2ff i regulator fazy zawiera licznik dzielący przez 16.

Do licznika dzielącego przez 16 jest dołączony rejestr przesuwający dołączony do mikroprocesora.

Przetwornik częstotliwości 1fH w częstotliwość 2ff i regulator fazy jest dołączony do mikroprocesora przez szynę danych.

Do obwodu dzielącego jest dołączony linią detektor brzegowy, którego wyjście sygnału sterującego jest dołączone linią do licznika.

Druga pętla synchronizacji fazowej zawiera komparator fazowy posiadający jedno wejście połączone z wyjściem drugiego sygnału synchronizacji częstotliwości 1ff w częstotliwość 2ff i regulatora fazy.

Wyjście komparatora fazowego jest dołączone, poprzez filtr dolnoprzepustowy, do generatora sterowanego napięciowo.

W innym przykładzie wykonania układu według wynalazku jedno wyjście generatora sterowanego napięciowo jest dołączone do obwodu dzielącego przez pierwszy współczynnik, którego wyjście pierwszego sygnału synchronizacji na linii jest dołączone do pierwszego wejścia licznika, a drugie wyjście generatora sterowanego napięciowo jest dołączone do drugiego

165 473 wejścia licznika dzielącego przez drugi współczynnik. Licznik ma wyjście drugiego sygnału synchronizacji na linii, przy czym licznik jest połączony szyną danych, poprzez rejestr przesuwający, z mikroprocesorem i wyjściem z drugą pętlą synchronizacji fazowej.

Licznik dzielący jest dołączony do mikroprocesora. Licznik jest dołączony do mikroprocesora szyną danych poprzez rejestr przesuwający.

Druga pętla synchronizacji fazowej zawiera komparator fazowy posiadający jedno wejście połączone z wyjściem drugiego sygnału synchronizacji przetwornika częstotliwości i regulatora fazy.

Komparator fazowy drugiej pętli synchronizacji fazowej jest dołączony do sterowanego ręcznie obwodu opóźniającego.

Do wyjścia licznika jest dołączony dekoder, którego wyjście jest dołączone do obwodu regulacji szerokości impulsów stanowiącego obwód wyjściowy przetwornika częstotliwości i regulatora fazy dołączonego do drugiej pętli synchronizacji fazowej, której wyjście jest dołączone do generatora przebiegu piłokształtnego.

Przetwornik i regulator fazy jest dołączony do mikroprocesora szyną danych.

Do drugiej pętli synchronizacji fazowej jest dołączony generator przebiegu piłokształtnego dołączony do sterowanego ręcznie obwodu opóźniającego.

Przetwornik częstotliwości i regulator fazy zawiera licznik dzielący dołączony, poprzez dekoder, do obwodu regulacji szerokości impulsów, posiadającego wyjście drugiego sygnału synchronizacji stanowiące wyjście przetwornika częstotliwości i regulatora fazy, którego wejście jest dołączone do mikroprocesora poprzez szynę danych.

Przetwornik częstotliwości i regulator fazy zawiera rejestr przesuwający, którego wyjście jest dołączone do licznika i którego wejście jest dołączone do mikroprocesora.

Rejestr przesuwający jest dołączony, poprzez szynę danych, do mikroprocesora.

Druga pętla synchronizacji fazowej zawiera na wyjściu generator sterowany napięciowo

Układ według wynalazku z układem centrowania linii dla sygnałów wizyjnych z różnych źródeł sygnałów wizyjnych zawiera blok z pierwszym źródłem sygnałów wizyjnych i blok z drugim źródłem, do których jest dołączony selektor źródła sygnałów wizyjnych dołączony do przetwornika częstotliwości i regulatora fazy, który ma wyjście sygnału synchronizacji oraz wyjście dołączone do mikroprocesora oraz do odbiornika zdalnego sterowania dołączonego także do selektora źródła sygnałów wizyjnych.

Do selektora źródła sygnałów wizyjnych jest dołączona, poprzez przetwornik częstotliwości i regulator fazy, pętla synchronizacji fazowej.

Układ zawiera szynę sterującą i łączącą, przyłączoną do mikroprocesora, selektora źródła sygnałów wizyjnych, odbiornika zdalnego sterowania i przetwornika częstotliwości i regulatora fazy.

Przetwornik częstotliwości i regulator fazy zawiera licznik dołączony do mikroprocesora

Zaletą wynalazku jest zapewnienie łatwej regulacji związku fazowego między wejściowym sygnałem wizyjnym i sygnałami synchronizacji o różnych częstotliwościach. Dzielnik może być wykorzystywany do wytworzenia sygnału synchronizacji o większej częstotliwości nfH, na przykład 2fu. Dzielnik jest synchronizowany przez sygnał synchronizacji na przykład o częstotliwości 1fH, wytwarzany przez pierwszą pętlę synchronizacji fazowej. Dzielnik może być wykonany jako dzielnik cyfrowy, odbierający na przykład czterobitową liczbę cyfrową. Na stawialny wstępnie układ dzielnika zapewnia zgrubne uzgadnianie faz sygnałowych wizyjnych (osnowy obrazu telewizyjnego) zgodnie z doprowadzaną liczbą cyfrową. Zmiana tej liczby powoduje przesunięcie drugiego sygnału synchronizacji względem wejściowego sygnału wizyjnego.

Zaletą wynalazku jest także zapewnienie automatycznie sterowanej regulacji faz sygnałów wizyjnych (osnowy obrazu telewizyjnego) dla różnych źródeł sygnałów wizyjnych.

Zaletą wynalazku jest również zapewnienie sterowanej ręcznie, dokładnej regulacji uzgadniania faz, w połączeniu z regulacją fazy sterowaną szyną. Dokładna regulacja faz jest wprowadzona raczej w drugiej pętli synchronizacji fazowej aniżeli w przetworniku.

Przedmiot wynalazku jest uwidoczniony w przykładach wykonania na rysunku, na którym fig. 1 przedstawia układ odchylania linii z regulacją fazy sterowaną szyną i regulację fazy

165 473 sterowaną ręcznie według wynalazku, fig.2(a) - bardziej szczegółowo przetwornik częstotliwości 1H w częstotliwość 2fH i regulator fazy z fig. 1, fig.2(b) - układ regulacji fazy sterowany szyną z cyfrowym obwodem przesuwającym fazę, fig.3 - bardziej szczegółowo drugą pętlę synchronizacji fazowej z fig. 1, fig.4(a), 4(b), 4(c) i 4(d) - przebiegi użyteczne przy wyjaśnianiu regulacji fazy sterowanej szyną i regulacji fazy sterowanej ręcznie, fig.5 - podział osnowy obrazu telewizyjnego w związku z asymetrią sygnału synchronizacji, fig. 6(a), 6(b), 6(c), 6(d), 6(e) i 6(f) - przebiegi użyteczne przy wyjaśnianiu podziału osnowy obrazu telewizyjnego z fig.5 oraz fig.7 - układ połączeń mikroprocesora, różnych źródeł sygnałów wizyjnych i sterowanego szyną układu regulacji fazy sygnałów wizyjnych (osnowy obrazu telewizyjnego).

Figura 1 przedstawia w schemacie blokowym układ 40 odchylania linii zapewniający wybieranie kolejnoliniowe o częstotliwości 2fw dla sygnału wizyjnego o częstotliwości 1H. Obwód scalony 12 zawiera pętlę synchronizacji fazowej, która wytwarza na wyjściu pierwszy sygnał synchronizacji o nominalnej częstotliwości 1fH. Obwód scalony typu TA8360 zawiera separator 14 sygnałów synchronizacji, komparator fazowy 16 i generator 48 sterowany napięciowo. Sygnał wizyjny 1H VIDEO na linii 11 jest sygnałem wejściowym dla separatora 14 sygnału synchronizacji. Separator 14 sygnałów synchronizacji dostarcza impulsy sygnału synchronizacji pola na linię 43 i impulsy sygnału synchronizacji 1H SYNC linii na linię 13. Sygnały synchronizacji 1H SYNC na linii 13, o przebiegu pokazanym na fig. 6(a), są sygnałami wejściowymi komparatora fazowego 16. Sygnał wyjściowy komparatora fazowego 16 na linii 15, o przebiegu pokazanym na fig. 6(b), jest sterującym błędem na wejściu filtru dolnoprzepustowego 20. Charakterystyka częstotliwości filtru dolnoprzepustowego 20 jest określona głównie przez zewnętrzne elementy synchronizacji, dlatego filtr dolnoprzepustowy 20 jest oznaczony przerywanymi liniami. Zewnętrzne elementy może stanowić obwód szeregowy R-C, zawierający kondensator o wartości 10 mikrofaradów i rezystor o wartości 3 kiloomów, włączony pomiędzy kondensator i masę. Generator 48 sterowany napięciowo działa z częstotliwością 32fH, w odpowiedzi na obwód rezonansowy L-C 50. Sygnał synchronizacji o nominalnej częstotliwości 32fH na linii 49, o przebiegu pokazanym na fig. 6(c), jest sygnałem wejściowym dla obwodu dzielącego 52 przez 32. Na wyjściu obwodu dzielącego 52 przez 32, na linii 17 występuje sygnał zasilania o częstotliwości 1fH, o przebiegu pokazanym na fig. 6(d). Sygnał o częstotliwości 1fH jest sygnałem wejściowym na linii 55, doprowadzanym do innego wejścia komparatora fazowego 16, który może powodować, że napięcie sterujące błędem z fig. 6(b) zostaje zmodyfikowane odmiennie przez drobne pulsacje prądu o częstotliwości 1fH, co pokazano na przebiegach z fig. 6(c), 6(d) i 6(e). W przypadku, gdy szerokość impulsów o częstotliwości 1fH, dostarczanych z powrotem do komparatora fazowego 16 jest zbyt duża, szerokość tych impulsów można zmniejszyć, na przykład przez dołączony szeregowo kondensator 54. Sygnał wyjściowy obwodu rezonansowego 50, mający częstotliwość 32fa, jest również dostępny na zewnątrz obwodu scalonego 12, na linii 51.

Przetwornik częstotliwości 1fH w częstotliwość 2fH i regulator fazy 56 jest dołączony do wyjścia sygnału synchronizacji o częstotliwości f pierwszej pętli synchronizacji fazowej w obwodzie scalonym 12 przez linię 17 i do obwodu rezonansowego 50 przez linię 51. Regulator fazy 56 wytwarza sygnał synchronizacji 2fH-REF stanowiący sygnał wyjściowy na linii 61. Faza sygnału 2fn-REF względem sygnału synchronizacji o częstotliwości f na linii 17 może być regulowana w odpowiedzi na sygnały sterujące przenoszone przez szeregową szynę 53 danych, na przykład z mikroprocesora 74.

Figura 2(a) przedstawia bardziej szczegłówo przetwornik i regulator fazy 56. Sygnał wyjściowy o częstotliwości 32fH obwodu rezonansowego 50 na linii 51 jest sygnałem wejściowym wzmacniacza 90. Sygnał wyjściowy wzmacniacza 90 na linii 91 jest sygnałem wejściowym CLOCK (zagar) licznika 58 dzielącego przez 16. Podział sygnału o częstotliwości 32fa przez 16 daje sygnał o częstotliwości 2fH. Inne wielokrotności podstawowej częstotliwości wybierania linii można wytworzyć przez użycie właściwych kombinacji częstotliwości zegarowych i współczynników podziału. Sygnał synchronizacji o częstotliwości 1fH na linii 17 jest sygnałem wejściowym detektora brzegowego 92. Detektor brzegowy 92 wykrywa na przykład czoła impulsów sygnału synchronizacji o częstotliwości 1fH- Sygnał wyjściowy detektora brzegowego 92 na linii 93 jest sygnałem wejściowym LOAD (obciążenie) licznika 58. Licznik dzielący 58

165 473 przez 16 może być licznikiem 4-bitowym, do którego wejścia D jest dołączona 4-bitowa równoległa szyna 95 danych.

Elementy liczące/dzielące, podobne lecz bez ustawiania wstępnego, są stosowane do wytwarzania sygnału synchronizacji o częstotliwości 2f z sygnału zegarowego o częstotliwości 32fn. Sygnał o częstotliwości 2ff jest synchronizowany ze składową synchronizacji linii sygnału wizyjnego przez sygnał synchronizacji o częstotliwości 1ff synchronizowany ze składową synchronizacji.

Zdalne sterowanie można realizować na przykład przy pomocy pokazanej na fig. 2(a) szeregowej szyny 53 tego rodzaju, który jest często stosowany w urządzeniach telewizyjnych mających cyfrowy układ sterowania. Szeregowa szyna 53 danych może posiadać trzy linie DATA (dane), CLOK (zegar) i ENABLE (zezwolenie). Liczba, od której rozpoczyna się zliczanie, może być zapamiętywana w rejestrze przesuwającym 94, przy pomocy informacji dostarczanej szeregową szyną 53 danych z mikroprocesora 74. Szeregowa szyna 53 może dostarczać początkową liczbę dla licznika 58 dzielącego przez 16, używaną przy każdym wystąpieniu impulsu sygnału o częstotliwości 1ff na linii 17. Sygnał z wyjścia Q licznika 58 jest 4-bitowym sygnałem, przenoszonym równoległą szyną 97 danych do dekodera 96, który dostarcza impuls wyjściowy na linię 99, na przykład przy każdym zliczaniu 16. Każda liczba początkowa zapewnia różną liczbę przyrostową odpowiadającą opóźnieniom zgrubnej regulacji fazy. Sygnał na linii 99 jest sygnałem wejściowym obwodu regulacji 60 szerokości impulsów, którego wyjściowy sygnał synchronizacji 2ff-REF występuje na linii 61. Obwód regulacji 60 szerokości impulsów zapewnia, że szerokość impulsów w niekorygowanym sygnale synchronizacji 2fH-REF na linii 61 jest wystarczająco duża dla zapewnienia właściwego działania komparatora fazowego w drugiej pętli synchronizacji fazowej.

Figura 2(b) przedstawia cyfrowy obwód przesuwający fazę do regulacji opóźnienia. Przetwornik częstotliwości 1fH w częstotliwość 2fH i regulator fazy 56' jest taki sam jak przetwornik i regulator fazy 56 z fig. 2(a), oprócz tego, że licznik 58 nie jest przestawialny a rejestr przesuwający 94 jest pominięty. Sygnał 2fH-REF na linii 61 jest sygnałem wejściowym cyfrowego obwodu przesuwającego 101 fazę. Opóźnienie fazowe, wprowadzone przez obwód przesuwający 101 fazę, jest określone przez sygnały sterujące przekazywane szyną 53 danych z mikroprocesora. Linia 51 dostarcza również sygnał zegarowy o częstotliwości 32fH do cyfrowego obwodu przesuwającego 101 fazę. Jeżeli cyfrowy obwód przsuwający 101 fazę nie ma wejściowej pamięci buforowej przystosowanej do odbioru danych szeregowych, może być do tego celu zastosowany rejestr podobny do rejestru przesuwającego 94, jak w regulatorze fazy 56 na fig. 2(a). Sygnał wyjściowy obwodu przesuwającego 101 fazę sygnałem 2fn-REF’ synchronizacji o regulowanej fazie, który może być sygnałem wejściowym drugiej pętli synchronizacji fazowej 62 pokazanej na fig. 1.

Sygnał 2fH-REF jest symetryczny jedynie w tym stopniu, że początkowy cykl pracy sygnału o częstotliwości 1H wynosi 50%. Oddziaływanie drobnej pulsacji prądu o częstotliwości 1fH na napięcie sterujące błędem generatora 48 sterowanego napięciowo jest pokazane na przebiegu z fig. 6(b). Napięcie sterujące błędem maleje okresowo podczas każdego okresu sygnału o częstotliwości 1 fH. Zgodnie z tym częstotliwość wyjściowa generatora 48 sterowanego napięciowo maleje okresowo podczas każdego okresu. Wówczas gdy częstotliwość maleje, każdy kolejny impuls wyjściowy z generatora 48 sterowanego napięciowo ma mniejszą częstotliwość i szerokość impulsu wzrasta. Dzielący licznik 58 podwaja częstotliwość sygnału o częstotliwości 1fH, który ma okres równy 32 impulsom wyjściowym generatora 48 sterowanego napięciowo, przez podział okresu na połowę, to jest na dwa okresy po szesnaście impulsów. Jednak w związku z okresowym wzrostem szerokości impulsów, łączna szerokość pierwszych szesnastu impulsów w czasie tA jest mniejsza niż łączna szerokość następnych szesnastu impulsów w czasie te. Wówczas gdy czas tA nie jest równy czasowi ts, sygnał 2fa-REF synchronizacji nie jest symetryczny o okresie sygnału o częstotliwości 1fH, bez względu na dokładność dzielnika cyfrowego. Ta asymetria może powodować, że impulsy powrotne mają zmnieniające się amplitudy Y1 i Y2, jak to pokazano na przebiegu z fig, 6(f), co może powodować podział osnowy obrazu telewizyjnego. Sygnał 2fH-REF wytwarzany przez układ

165 473 cyfrowy musi dlatego być również odrabiany jako sygnał nieskooorygowany, który wymaga dalszego przetwarzania.

Sygnał 2fH-REF jest następnie przetwarzany przez pokazaną na fig. 3 drugą pętlę synchronizacji fazowej 62, na przykład typu CAI 391, która zawiera komparator fazowy 64, filtr dolnoprzepustowy 63 i generator 66 sterowany napięciowo. Sygnał wyjściowy błędu komparatora fazowego 64 na linii 65 jest wejściowym sygnałem sterującym generatora 66 sterowanego napięciowo, który działa z częstotliwością 2fH. Częstotliwość robocza generatora 66 i odpowiedź częstotliwościowa filtru dolnoprzepustowego 63 są określone głównie przez zewnętrzne elementy synchronizacji, co pokazano na fig. 3, dlatego filtr dolnoprzepustowy 63 jest oznaczony przerywanymi liniami.

Sygnał odniesienia 2fa-REF jest sygnałem na jednym wejściu komparatora fazowego 64. Sygnał sterujący błędem komparatora fazowego 64 na linii 65 jest sygnałem wejściowym filtru dolnoprzepustowego 63. Wyjście filtru dolnoprzepustowego 63 jest wejściem sterującym generatora 66 sterowanego napięciowo, który działa z częstotliwością 2fH. Charakterystyka częstotliwościowa filtru dolnoprzepustowego 63 jest określona przez zewnętrzny obwód szeregowy R-C utworzony na przykład przez kondensator C53 o wartości 1,5 mikrofarada i rezystor R68 o wartości 2 kiloomy, co pokazano na fig. 3. Sygnał wyjściowy generatora 66 sterowanego napięciowo na linii 67 dostarcza sygnały korygowania synchronizacji CORRECTED 2fH dla obwodu wyjściowego 68 linii. Sygnał wyjściowy obwodu wyjściowego 68 linii dostarcza na linii 69 sygnał o częstotliwości 2fH w postaci powrotu sygnału impulsów 2fa REATRACE, które dochodzą do generatora 70 przebiegu piłokształtnego podlegającego opóźnianiu fazy przez sterowany ręcznie obwód opóźniający 72. Wyjście generatora 70 przebiegu piłokształtnego jest sprzężone poprzez linię 71, kondensator C56 i linię 73 z drugim wejściem komparatora fazowego 64.

Figura 3 przedstawia schemat ideowy części schematu blokowego pokazanego na fig. 1. Pętla synchronizacji fazowej 62 zawiera generator 66 sterowany napięciowo, komparator fazowy 64, zasilacz wstępny 84, zasilacz wyjściowy 86 detektora fazowego i regulator 87 napięcia V_C(:. Generator 66 jest typu RC, z końcówką 7 stosowaną do sterowania częstotliwościowego. Zewnętrzny kondesator C51 jest włączony pomiędzy końcówkę 7 a masę i ładuje się przez zewnętrzny rezystor R62 włączony pomiędzy końcówki 6 i 7. Wówczas gdy napięcie na końcówce 7 przekracza wewnętrzny potencjał polaryzacji, kondensator C51 jest rozładowywany przez wewnętrzny rezystor.To przewodzenie powoduje wytwarzanie impulsu sterującego, który kończy się, gdy kondensator jest wystarczająco rozładowany. Ujemne impulsy synchronizacji na końcówce 3 są porównywane fazowo z przebiegiem piłokształtnym na końcówce 4, który jest uzyskiwany z impulsów powrotu linii. Jeżeli nie występuje różnica faz pomiędzy sygnałem synchronizacji i przebiegiem piłokształtnym, nie ma prądu wyjściowego sieci na końcówce 5. Wówczas gdy pojawia się przesunięcie fazy, prąd płynie albo do końcówki 5 albo z niej w celu korekcji częstotliwości. Cykl pracy zasilacza wstępnego 84 może być regulowany przez ustalenie potencjału na końcowce 8. W układzie z fig. 3 jest to określone przez dzielnik napięcia utworzony przez rezystory R63 i R64. Potencjometr R37, dołączony do końcówki 7 poprzez rezystor R72, może być użyty do ręcznej regulacji częstotliwości generatora 66 sterowanego napięciowo.

Obwód 70 wytwarzający przebieg piłokształtny zawiera tranzystor Q4, rezystor R55 i kondensator C50. Sygnał piłokształtny wytwarzany na kondensatorze C50 jest sprzężony zmiennoprądowo z końcówką 4 poprzez kondensator C56. Tranzystor Q2 i potencjometr R20 tworzą sterowany ręcznie obwód opóźniający 72, który zmienia prąd ładujący kondensator C50 przebiegu piłokształtnego. Zmiana czasu ładowania kondensatora C50 zapewnia zmienne opóźnienie równe w przybliżeniu 0-2 mikrosekundy względem fazy sygnałów 2fH-REF i CORRECTED 2fa.

Sygnał CORRECTED 2fH z wyjścia zasilacza wstępnego 84 na linii 67 jest sygnałem wejściowym zasilacza przeciwsobnego, zawierającego tranzystory Q5 i Q6 i dostarczającego sygnał wyjściowy 2fHDRIVE do obwodu wyjściowego linii.

Figury 4(a), 4(b), 4(c) i 4(d) przedstawiają przebiegi określające względne położenia faz sygnałów synchronizacji o częstotliwościach 1 fH i 2fH i sygnałów synchronizacji wytwarzanych w wyniku działania układu pokazanego na fig. 12 i 3. Fig. 4(a) przedstawia impulsy składowej

165 473 synchronizacji dla sygnału 1H VIDEO, rozdzielone przez separator 14 sygnałów synchronizacji i dostarczane do komparatora fazowego 16 linią 13. Fig. 4(b) przedstawia sygnał wyjściowy o częstotliwości 1fH obwodu dzielącego 52 przez 32 na linii 17. Pierwsza pętla synchronizacji fazowej jest na przykład odpowiedzialna za utrzymanie względnej fazy czoła impulsów o częstotliwości 1H w punkcie środkowym, na przykład impulsów 1fH SYNC. Fig. 4(c) przedstawia sygnał 2fH-REF, wytwarzany przez obwód 60 regulacji szerokości impulsów, na linii 61, który jest jednym z sygnałów wejściowych komparatora fazowego 64 drugiej pętli synchronizacji fazowej 62. Fig. 4(d) przedstawia sygnał 2Hh RETRACE na linii 69, który jest sygnałem wejściowym generatora 70 przebiegu piłokształtnego. Różnica faz pomiędzy impulsami sygnałów 1fH SYNC i 2fa-REF, a zatem impulsami sygnału CORReCtED 2fa, jest możliwa do regulacji, na przykład co dwie mikrosekundy, jak to wyjaśniono powyżej, przez ustawienie wstępne licznika 58 dzielącego przez 16 przy pomocy szyny sterującej. Dokładna regulacja, na przykład od 0 do 2 mikrosekund, jest zapewniona przez sterowany ręcznie obwód opóźniający 72, który zapewnia ustalenie różnicy faz pomiędzy impulsami sygnałów 2fa RETRACE i 2fH-IREF Regulacja jest pośrednia, gdyż ręczny obwód sterowania rzeczywiście reguluje opóźnienie pomiędzy impulsami sygnału 2fH RETRACE i sygnałem piłokształtnym, który jest drugim sygnałem wejściowym komparatora fazowego 64. Sterowanie szyną z różnymi opóźnieniami może być realizowane przy użyciu różnych częstotliwości zegarowych i/lub różnych liczników mających różne liczby bitów w celu zapewnienia różnej rozdzielczości. Ręczna regulacja fazy może być zmodyfikowana dla umożliwienia ręcznej regulacji w zakresie odpowiadającym przyrostowym opóźnieniom zapewnionym przez sterowanie szyną.

Figura 7 przedstawia układ 80 odchylania linii, wyjaśniający przykład regulacji opóźnienia fazy sygnału wizyjnego osnowy obrazu telewizyjnego w celu dostosowania różnych źródeł sygnałów wizyjnych. Układ 80 odchylania linii podobny do układu 40 odchylania linii pokazanego na fig. 1 -3, oprócz tego, że są pokazane również inne źródła sygnałów wizyjnych i elementy do przełączania sygnałów wizyjnych pomiędzy tymi źródłami. Szczegóły dotyczące obwodu scalonego 12, przetwornika i regulatora fazy 56 i drugiej pętli synchronizacji fazowej 62 pominięto dla uproszczenia, lecz mogą być one takie, jak pokazane na fig. 1-3. Przełączniki selektora źródła sygnałów wizyjnych mają niektóre, lecz nie wszystkie, postać obwodów scalonych.

Mikroprocesor 74 jest dołączony do odbiornika 79 zdalnego sterowania i do selektora 88 źródła sygnałów wizyjnych, na przykład przez szeregową szynę 53. Odbiornik 79 zdalnego sterowania jest dołączony do pilota 89 zdalnego sterowania przez elementy przesyłania 85 sygnałów radiowych lub podczerwonych. Źródło A sygnałów wizyjnych złożonych w bloku 81 jest dołączone do obwodu separacji i demodulacji 83. Źródło A dostarcza sygnały wizyjne złożone do transmisji radiofonicznej lub kablowej, na przykład międzyliniowy sygnał wizyjny o częstotliwości 1fH. Sygnały wyjściowe obwodu separacji i demodulacji 83 to sygnały sterujące A RED, A GREEN i A BLUE dla wyrzutni wizyjnych oraz sygnał synchronizacji A SYNC. Te sygnały wyjściowe tworzą jeden zespół sygnałów wejściowych selektora 88 źródła sygnałów wizyjnych. Drugi zespół sygnałów wejściowych selektora 88 źródła sygnałów wizyjnych jest dostarczany przez inne źródło sygnałów wizyjnych RGB w bloku 82. Źródło RGB sygnałów wizyjnych może zapewniać na przykład komputer. Źródło RGB dostarcza wyjściowe sygnały wizyjne RGB RED, RGB GREEN, RGB BLUE i RGB SYNC. Potrzebne są różne opóźnienia w uzgadnianiu faz sygnałów wizyjnych (osnowy obrazu telewizyjnego), aby zapewnić właściwe centrowanie obrazu. Selektor 88 źródła sygnałów wizyjnych ma wyjścia oznaczone RED OUT, GREEN OUT, BLUE OUT i SYNC OUT. Zakłada się w celu ilustracji, że sygnały synchronizacji innych źródeł sygnałów wizyjnych są wystarczająco różne, żeby przy braku regulacji fazy sygnałów wizyjnych (osnowy obrazu telewizyjnego), obraz nie mógł być właściwie scentrowany poziomo, przy wyborze innego źródła sygnałów wizyjnych.

Wybór innego źródła sygnałów wizyjnych, na przykład za pomocą pilota 89 zdalnego sterowania, jest wykrywany przez odbiornik 79 zdalnego sterowania i kontrolowany przez mikroprocesor 74. Mikroprocesor 74 przesyła dane sterujące do selektora 88 źródła sygnałów wizyjnych, aby zapewnić to, że sterujące sygnały wizyjne i sygnał synchronizacji tworzą inne źródło sygnałów wizyjnych zamiast źródła A sygnałów wizyjnych. Mikroprocesor 74 przesyła

165 473 również dane sterujące do przetwornika częstotliwości i regulatora fazy 56, aby skompensować różniącą się w czasie synchronizację innego źródła sygnałów wizyjnych i zapewnić poziom centrowania obrazu.

Można ustalić optymalny związek fazowy pomiędzy wejściowym sygnałem wizyjnym i sygnałem synchronizacji wybierania, wykorzystywanym przez układ odchylania linii dla wytwarzania osnowy obrazu telewizyjnego. Optymalny związek fazowy można uzyskać przez wykorzystanie zarówno sterowanych szyną jak i sterowanych ręcznie obwodów regulacji fazowej zgrubnej i dokładnej. Sama regulacja zgrubna może być wystarczająco dokładna w konkretnym przypadku, dzięki zmniejszeniu opóźnienia każdego etapu przyrostowego. Ilekroć mikroprocesor jest pobudzany do zapoczątkowania specjalnej funkcji lub procesu wyświetlania sygnałów wizyjnych, względnie do odtwarzania sygnałów wizyjnych inngo źródła, wymagając wystąpienia większego lub mniejszego opóźnienia fazowego pomiędzy sygnałem wizyjnym i sygnałem synchronizacji wybierania, opóźnienie fazowe może zgodnie z tym zostać zmienione przez mikroprocesor. Układ zapewnia maksymalną optymalizację opóźnienia fazy sygnałów wizyjnych (osnowy obrazu telewizyjnego) dla wszystkich procesów sygnałów wizyjnych i wszystkich źródeł sygnałów wizyjnych.

165 473

I _

FIG. 4(b) ~~1 _1 L

FIG.

4(c)

4(d)

FIG. 5

165 473

FIG.

6(a) 6(b)

SKŁADOWA SYNCHRONIZACJI IfH VIDEO , NAPIĘCIE STERUJĄCE | DLA 32f_HVCO _ _{z x} x^->^hVC0 —l·*—l/32f_H -32

6(C) Sjnnnniuinn^^

6(d) ^Tiiuuin^^ ►w_^SfffREF ^tA<ta

6(θ) liiifinnfuuilin^ υιπηπηηπυυυυυιπλΓ

O Λ*

6(f)

Y2-YI-iL

2f_HRETRACE

Departament Wydawnictw UP RP. Nakład 90 egz. Cena 10 000 zł

Claims

Zastrzeżenia patentowe

1. Układ odchylania linii urządzenia telewizyjnego, zawierający pierwszą pętlę synchronizacji fazowej o częstotliwości 1fH, zawierającą separator sygnałów synchronizacji dołączony do komparatora fazowego, którego wyjście jest dołączone do filtru dolnoprzepustowego dołączonego do generatora sterowanego napięciowo, którego wyjście jest dołączone do obwodu dzielącego na wyjściu tej pętli, znamienny tym, że pierwsza pętla synchronizacji fazowej ma wyjście pierwszego sygnału synchronizacji na linii (17) dołączone do przetwornika częstotliwości 1fH w częstotliwości 2Hh i regulatora fazy (56), który jest połączony, poprzez szynę (53) danych, z mikroprocesorem (74) i którego wyjście drugiego sygnału synchronizacji na linii (61) jest dołączone do drugiej pętli synchronizacji fazowej (62) mającej wyjście sygnału synchronizacji wybierania na linii (67).

2. Układ według zastrz. 1, znamienny tym, że przetwornik częstotliwości f w częstotliwości 2fH i regulator fazy (56) zawiera licznik (58) dzielący przez 16.

3. Układ według zastrz. 2, znamienny tym, że do licznika (58) dzielącego przez 16 jest dołączony rejestr przesuwający (94) dołączony do mikroprosesora (74).

4. Układ według zastrz. 2, znamienny tym, że przetwornik częstotliwości 1fH w częstotliwości 2fH i regulator fazy (56) jest dołączony do mikroprocesora (74) przez szynę (53) danych.

5. Układ według zastrz. 1, znamienny tym, że do obwodu dzielącego (52) jest dołączony linią (17) detektor brzegowy (92), którego wyjście sygnału sterującego jest dołączone linią (93) do licznika (58).

6. Układ według zastrz. 1, znamienny tym, że druga pętla synchronizacji fazowej (62) zawiera komparator fazowy (64) posiadający jedno wejście połączone z wyjściem drugiego sygnału synchronizacji częstotliwości 1fH w częstotliwości 2fH i regulatora fazy (56).

7. Układ według zastrz. 6, znamienny tym, że wyjście komparatora fazowego (64) jest dołączone, poprzez filtr dolnoprzepustowy (63), do generatora (66) sterowanego napięciowo.

8. Układ odchylania linii urządzenia telewizyjnego, zawierający pierwszą pętlę synchronizacji fazowej z generatorem sterowanym napięciowo, znamienny tym, że jedno wyjście generatora (48) sterowanego napięciowo jest dołączone do obwodu dzielącego (52) przez pierwszy współczynnik, którego wyjście pierwszego sygnału synchronizacji na linii (17) jest dołączone do pierwszego wejścia licznika (58), a drugie wyjście generatora (48) sterowanego napięciowo jest dołączone do drugiego wejścia licznika (58) dzielącego przez drugi współczynnik, licznik (58) ma wyjście drugiego sygnału synchronizacji na linii (99), przy czym licznik (58) jest połączony szyną (95) danych, poprzez rejestr przesuwający (94), z mikroprocesorem (74) i wyjściem z drugą pętlą synchronizacji fazowej (62).

9. Układ według zastrz. 8, znamienny tym, że licznik (58) dzielący jest dołączony do mikroprocesora (74).

10. Układ według zastrz. 9, znamienny tym, że licznik (58) jest dołączony do mikroprocesora (74) szyną (95) danych poprzez rejestr przesuwający (94).

11. Układ według zastrz. 10, znamienny tym, że druga pętla synchronizacji fazowej (62) zawiera komparator fazowy (64) posiadający jedno wejście połączone z wyjściem drugiego sygnału synchronizacji przetwornika częstotliwości i regulatora fazy (56).

12. Układ według zastrz. 11, znamienny tym, że komparator fazowy (64) drugiej pętli synchronizacji fazowej (62) jest dołączony do sterowanego ręcznie obwodu opóźniającego (72).

13. Układ według zastrz. 8, znamienny tym, że do wyjścia licznika (58) jest dołączony dekoder (96), którego wyjście jest dołączone do obwodu regulacji (60) szerokości impulsów stanowiących obwód wyjściowy przetwornika częstotliwości i regulatora fazy (56) dołączonego do drugiej pętli synchronizacji fazowej (62), której wyjście jest dołączone do generatora (70) przebiegu piłokształtnego.

165 473

14. Układ według zastrz. 13, znamienny tym, że przetwornik i regulator fazy (56) jest dołączony do mikroprocesora (74) szyną (53) danych.

15. Układ według zastrz. 13, znamienny tym, że do drugiej pętli synchronizacji fazowej (62) jest dołączony generator (70) przebiegu piłokształtnego dołączony do sterowanego ręcznie obwodu opóźniającego (72).

16. Układ według zastrz. 13, znamienny tym, że przetwornik częstotliwości i regulator fazy (56) zawiera licznik (58) dzielący dołączony, poprzez dekoder (96), do obwodu regulacji (60) szerokości impulsów, posiadającego wyjście drugiego sygnału synchronizacji stanowiące wyjście przetwornika częstotliwości i regulatora fazy (58), którego wejście jest dołączone do mikroprocesora (74) poprzez szynę (53) danych.

17. Układ według zastrz. 16, znamienny tym, że przetwornik częstotliwości i regulator fazy (56) zawiera rejestr przesuwający (94), którego wyjście jest dołączone do licznika (58) i którego wejście jest dołączone do mikroprocesora (74).

18. Układ według zastrz. 17, znamienny tym, że rejestr przesuwający (94) jest dołączony, poprzez szynę (53) danych, do mikroprocesora (74).

19. Układ według zastrz. 17, znamienny tym, że druga pętla synchronizacji fazowej (62) zawiera na wyjściu generator (66) sterowany napięciowo.

20. Układ odchylania linii urządzenia telewizyjnego z układem centrowania linii dla sygnałów wizyjnych z różnych źródeł sygnałów wizyjnych, znamienny tym, że zawiera blok (81) z pierwszym źródłem sygnałów wizyjnych i blok (82) z drugim źródłem, do których jest dołączony selektor (88) źródła sygnałów wizyjnych dołączony do przetwornika częstotliwości i regulatora fazy (56), który ma wyjście sygnału synchronizacji oraz wyjście dołączone do mikroprocesora (74) oraz do odbiornika (79) zdalnego sterowania dołączonego także do selektora (88) źródła sygnałów wizyjnych.

21. Układ według zastrz. 20, znamienny tym, że do selektora (88) źródła sygnałów wizyjnych jest dołączona, poprzez przetwornik częstotliwości i regulator fazy (56), pętla synchronizacji fazowej (62).

22. Układ według zastrz. 20, znamienny tym, że zawiera szynę (53) sterującą i łączącą, przyłączoną do mikroprocesora (74), selektrora (88) źródła sygnałów wizyjnych, odbiornika (79) zdalnego sterowania i przetwornika częstotliwości i regulatora fazy (56).

23. Układ według zastrz.

24, znamienny tym, że przetwornik częstotliwości i regulator fazy (56) zawiera licznik (58) dołączony do mikroprocesora (74).