JPH09214798A

JPH09214798A - Ｐｌｌ回路

Info

Publication number: JPH09214798A
Application number: JP8022217A
Authority: JP
Inventors: Michio Hibi; 道夫日比
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-02-08
Filing date: 1996-02-08
Publication date: 1997-08-15

Abstract

(57)【要約】【課題】ＰＬＬ回路に係り、特にディスプレイのドット
構成が高精細サイズのものから標準サイズのものに切替
ったときの基準入力周波数の変化に対しても悪影響の生
じないものを提供すること。【解決手段】位相比較手段１と、チャージポンプ手段２
と、ローパスフィルタ手段３と、電圧制御発振手段４を
具備したＰＬＬ回路において、基準入力信号の周波数を
検出する周波数モニタ手段５と、基準入力信号の周波数
が急激に変化したことを検出する周波数急変検出手段６
と、前記周波数急変検出手段６の出力にもとづき、前記
位相比較手段１の基準入力側の信号を帰還入力信号に切
替える切換えスイッチ手段ＳＷ₀を具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＰＬＬ（Phase-Lock
ed Loop)回路に係り、特にディスプレイのドット構成
が、例えば６４０×４８０ドットの標準サイズのもの
と、１２８０×１０２４ドットの高精細サイズのものと
の複数のモードのデータが表示可能なディスプレイに必
要な基準入力周波数の変化に対応可能なものに関する。

【０００２】

【従来の技術】従来のパーソナル・コンピュータ（以下
パソコンという）用のディスプレイは６４０×４８０ド
ットのものが標準であったが、最近は高解像度の、例え
ば１１２０×１０２４ドットとか１２８０×１０２４ド
ットの高精細のディスプレイが使用している。

【０００３】このような高精細のディスプレイの使用に
より、当然のことながらパソコン側の方からもこれに応
じて高精細な出力データが伝送されてくる。しかし最近
では高精細なディスプレイを使用したときに表示画面が
高精細なもののみでなく、従来から例えば６４０×４８
０ドットのもの、つまり通常モードでも出力したい場合
がある。このように複数のモードで表示出力可能なマル
チシンク・ディスプレイが要求されている。

【０００４】このように、複数の種類の表示データに対
応するディスプレイが要求されることに対応して、基本
周波数の変化に簡単に対応出来るようなクロック信号の
使用が必要となる。

【０００５】

【発明が解決しようとする課題】ところで高精細な表示
モードから通常の表示モードに変化するとき、基本クロ
ックの周波数も当然に変化する。この高精細の表示モー
ドから通常の表示モードに変化する場合、基本クロック
の周波数もこれに応じて低下する。このように基本クロ
ックの周波数が急に低下するとき、ディスプレイ側のブ
ラウン管の高圧発生回路や偏向回路においては、そのイ
ンダクタンス部分の回路インピーダンスが急に低下す
る。例えばフライバックトランスや偏向コイル等のコイ
ルにおける回路インピーダンスが急に低下し、過電流が
流れ、フライバックトランスや偏向コイル等が焼損する
危険がある。

【０００６】したがってこのような場合、出力電圧を低
下させてフライバックトランスや偏向回路等に過電流が
流れないように制御することが必要であるが、出力電圧
の制御は瞬時に可能ではなく、少し時間を必要とする。
そのため、この出力電圧低下制御の間は、高圧発生回路
や偏向回路に印加される入力信号の周波数を低下せずに
それまでの周波数のままで発振させることが要求され
る。

【０００７】それ故本発明の目的は、ある表示モードか
ら他の表示モードに変更する場合のように、基準入力周
波数が急変しても電圧制御発振器はそれまでの周波数、
つまり以前の周波数で発振し続けるようにしたＰＬＬ回
路を提供することである。また、広い基準入力周波数範
囲で安定して動作し、ジッタの低減を図る。

【０００８】

【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１に示す如く、位相比較器１と、チ
ャージポンプ部２と、ローパスフィルタ３と、電圧制御
発振部４と、周波数モニタ部５と、周波数急変検出部６
と、切換スイッチＳＷ₀によりＰＬＬ回路を構成する。

【０００９】入力端子ＩＮには基準入力として、例えば
水平同期信号が入力され、また切換スイッチＳＷ₀の可
動接点ＭＴ₀は、図１において実線で示す如く、固定接
点Ｔ ₁側と接続している。従って、位相比較器１には入
力端子ＩＮを経由して基準入力としての水平同期信号
と、電圧制御発振部４の出力信号とが入力されて、これ
らの位相差が比較される。

【００１０】この位相差に応じてチャージポンプ部２が
ローパスフィルタ３の出力を高又は低に制御し、これに
応じて電圧制御発振部４も制御される。入力端子ＩＮに
印加される基準入力の周波数が変わると、周波数モニタ
部５がこれを検出する。そして高精細モードから通常モ
ードに変更する場合のように、モードの変更に応じて基
準入力の周波数が急変したとき、周波数急変検出部６が
これを検知し、切換スイッチＳＷ₀の可動接点ＭＴ₀を
固定接点Ｔ₁側から固定接点Ｔ₂側に切換える。

【００１１】これにより位相比較器１には、それまで出
力していた電圧制御発振部４の出力がそのまま２つの比
較入力部分に伝達される。これにより位相比較器１には
位相差のない信号が入力されるので、電圧制御発振部４
はそれまでの発振出力を持続することになる。

【００１２】一方、周波数急変検出部６の出力信号に基
づき、図示省略した出力電圧制御部において高圧発生回
路の出力調節が行われたのち、切換スイッチＳＷ₀の可
動接点ＭＴ₀は固定接点Ｔ₁側に再び切換えられるの
で、今度は電圧制御発振部４は入力端子ＩＮに入力され
た基準入力の周波数に応じた周波数信号を出力するもの
となる。

【００１３】

【発明の実施の形態】本発明の一実施の形態を図１〜図
３に基づき説明する。図１は本発明に関するＰＬＬ回路
の第１構成図、図２は本発明の実施の形態概略図、図３
はチャージポンプ説明図である。

【００１４】図中他と同記号は同一部分を示し、１は位
相比較器、２はチャージポンプ部、３はローパスフィル
タ、４は電圧制御発振部、５は周波数モニタ部、６は周
波数急変検出部、１０はＣＲＴ（陰極線管）ディスプレ
イ、１１はＰＬＬ回路、１２は偏向回路・高圧発生回
路、１３はフライバックトランス、１４はＰ−ＭＯＳト
ランジスタ、１５はＮ−ＭＯＳトランジスタ、１６はイ
ンバータである。

【００１５】位相比較器１は２つの入力信号の位相差に
応じた信号を出力するものであり、例えば水平同期信号
のような入力端子ＩＮに印加される基準入力と、電圧制
御発振部４の発振出力信号とを比較するものである。

【００１６】チャージポンプ部２は位相比較器１の出力
に応じてローパスフィルタ３の出力電圧を制御するもの
であって、例えば図３に示す如く、Ｐ−ＭＯＳトランジ
スタ１４、Ｎ−ＰＯＳトランジスタ１５、インバータ１
６等で構成され、例えば抵抗Ｒ₁、コンデンサＣ₁で構
成されるローパスフィルタ（ＬＰＦ）の出力電圧を制御
する。位相比較器１に入力される入力信号Ｒ、Ｖの位相
の遅れ又は進みに応じて、出力電圧Ｕ、Ｄが位相差分の
時間だけローレベルとなる。

【００１７】出力信号Ｕがローレベルになれば、Ｐ−Ｍ
ＯＳトランジスタ１４がオンとなり、抵抗Ｒ₁を経由し
てコンデンサＣ₁を充電し、電圧制御発振部への印加電
圧を上昇する。このとき出力信号Ｄはハイレベルとな
り、Ｎ−ＭＯＳトランジスタ１５はオフとなる。

【００１８】逆に出力電圧Ｄがローレベルになれば、イ
ンバータ１６はハイレベルを出力してＮ−ＭＯＳトラン
ジスタ１５がオンとなり、抵抗Ｒ₁を経由してコンデン
サＣ ₁が放電し、電圧制御発振部への印加電圧を低下す
る。このとき出力信号Ｕはハイレベルとなり、Ｐ−ＭＯ
Ｓトランジスタ１４はオフとなる。

【００１９】また入力信号Ｒ、Ｖの位相が一致すれば出
力信号Ｕ、Ｄはともにハイレベルとなり、Ｐ−ＭＯＳト
ランジスタ１４及びＮ−ＭＯＳトランジスタ１５はとも
にオフとなる。

【００２０】ローパスフィルタ３は、図３に示す如く、
チャージポンプ部２の出力に応じた制御電圧を電圧制御
発振部４に印加するものである。電圧制御発振部４は制
御電圧に応じた周波数の交流信号を発振する発振器であ
る。

【００２１】周波数モニタ部５は入力端子ＩＮに入力さ
れる水平同期信号の如き基準入力の周波数を検知するも
のであり、パルス同期をチェックする同期チェック手段
で構成したり、周波数カウンタで構成される。

【００２２】周波数急変検出部６は周波数モニタ部５で
検知した基準入力の周波数が急変したこと、特に周波数
が高→低に急変したことを検知するものである。そして
これに応じて切換スイッチＳＷ₀の可動接点ＭＴ₀を固
定接点Ｔ₂側に切換える制御を行う急変検出信号及び図
示省略した電圧制御部に対して出力電圧を低下させる制
御を行う電圧制御信号を出力する。

【００２３】ＣＲＴディスプレイ１０は、図示省略した
パソコン本体部から伝達された表示データを表示するも
のであり、この表示データ中に水平同期信号が存在す
る。またこのＣＲＴディスプレイ１０には、ＰＬＬ回路
１１及び偏向回路・高圧発生回路１２、フライバックト
ランス１３等が設けられている。

【００２４】ＰＬＬ回路１１は図１に示す如く構成され
ている。ただ図１では電圧制御発振部４の出力を直接位
相比較器１に帰還した状態を示しているが、図２に示す
如く、フライバックトランス１３の２次側出力であるフ
ライバックパルスを抵抗Ｒ₀を経由して帰還した状態で
使用できる。この場合高圧発生回路における特性のバラ
ツキがあっても同期がとれるので、良い表示画面が得ら
れる。

【００２５】偏向回路・高圧発生回路１２は、ＣＲＴを
駆動するために必要な各種の偏向回路及び高圧発生回路
を含むものであり、例えば水平出力回路を含むものであ
る。フライバックトランス１３は例えば図示省略したＣ
ＲＴに印加する高圧を発生するものである。

【００２６】通常の場合、切換スイッチＳＷ₀の可動接
点ＭＴ₀は、パソコン本体側から出力される水平同期信
号が基準入力として印加される入力端子ＩＮ側の固定接
点Ｔ ₁と接続される。従って位相比較器１には電圧制御
発振部４からの発振出力と、水平同期信号とが印加され
てその位相比較が行われ、その位相差に応じてチャージ
ポンプ部２がローパスフィルタ３の出力を増加又は減少
するように制御する。そしてこのローパスフィルタ３の
出力電圧に基づき電圧制御発振部４の発振周波数が制御
される。

【００２７】電圧制御発振部４の発振周波数と入力端子
ＩＮに伝達される水平同期信号との位相が一致すれば、
位相比較器１は図３に示す如く、チャージポンプ部２を
構成するＰ−ＭＯＳトランジスタ１４とＮ−ＭＯＳトラ
ンジスタ１５をともにオフに制御するので、ローパスフ
ィルタ３の出力電圧は一定になり、電圧制御発振部４の
発振周波数も一定になる。

【００２８】このように、ＣＲＴディスプレイ１０が、
例えば１２８０×１０２４ドットの高精細の表示画面を
出力しているときに、パソコン本体側から６４０×４８
０ドットの通常モードで表示画面が出力されたとき、入
力端子ＩＮに伝達される水平同期信号の周波数もこれに
応じて急激にダウンする。

【００２９】入力端子ＩＮに伝達された水平同期信号の
周波数は周波数モニタ部５で検出され、その検出された
値が周波数急変検出部６に伝達されている。従って、前
記高精細モードから通常モードに変更されたことにもと
づく水平同期信号の周波数の急激なダウンが周波数急変
検出部６により検出され前記急変検出信号及び電圧制御
信号を出力する。そしてこの急変検出信号により可動接
点ＭＴ₀は固定接点Ｔ ₂側に接続される。

【００３０】これにより、位相比較器１の２つの入力信
号として電圧制御発振部４から出力された同一の信号が
入力されるので、位相比較器１から位相を示す信号は出
力されず、チャージポンプ部２のＰ−ＭＯＳトランジス
タ１４とＮ−ＭＯＳトランジスタ１５は共にオフに制御
され、ローパスフィルタ３の出力電圧は一定の状態で保
持されるので、電圧制御発振部４はこの急変前の状態で
発振を持続する。すなわち、電圧制御発振部４は以前の
周波数を発振し続ける。

【００３１】一方、周波数急変検出部６から出力された
前記電圧制御信号は、図示省略した電圧制御部に伝達さ
れ、偏向回路やフライバックトランス等に印加される電
圧を少し低下させ、周波数が低下した状態でもインピー
ダンスの低下に基づく過電流によるコイルの焼損が生じ
ないように制御する。なお焼損防止のため電圧制御部の
代りに前記電圧制御信号によりインダクタンスコイルや
抵抗等のインピーダンスを挿入するように制御してもよ
い。

【００３２】このような制御が完了したのち、周波数急
変検出部６は切換スイッチＳＷ₀の可動接点ＭＴ₀を駆
動する急変検出信号を落し、接点ＭＴ₀を再び固定接点
Ｔ₁と接触させる。これにより今度は電圧制御発振部４
は入力端子ＩＮに伝達された、通常モードに対応した周
波数の低い水平同期信号に応じた周波数の信号を発振出
力するものとなる。なお前記電圧制御信号は、急変検出
信号が落ちた後も持続される。

【００３３】前記図２におけるＰＬＬ回路１１の第２構
成例を図４に示す。図１の例では位相比較器１の入力側
に切換スイッチＳＷ₀を設け、入力端子ＩＮに伝達され
た基準入力、例えば水平同期信号の高→低への周波数の
急変が生じたとき、電圧制御発振部４の出力を位相比較
器１の２つの入力端子に共通に入力するように構成した
が、図４の例では、サンプル・アンド・ホールド部２０
を設けて常時一定時間毎にローパスフィルタ３の出力電
圧すなわち電圧制御発振部４の制御電圧をサンプル保持
しておく。また切換スイッチＳＷ₁でローパスフィルタ
３の出力側をオンオフ制御する。

【００３４】通常の場合、切換スイッチＳＷ₁の可動接
点ＭＴ₁は固定接点Ｔ₃と接触しているので、ローパス
フィルタ３の出力は電圧制御発振部４に伝達され、図１
の場合と同様に入力端子ＩＮに伝達される基準入力、例
えば水平同期信号と同相の発振信号を出力する。

【００３５】しかし、表示モードが高精細モードから通
常モードに変更されたことにより、入力端子ＩＮに伝達
される水平同期信号の周波数が急激にダウンすれば、こ
れが周波数モニタ部５を経由して周波数急変検出部６で
検出され、急変検出信号が出力され、切換スイッチＳＷ
₁の可動接点ＭＴ₁が駆動されて固定接点Ｔ₃から開放
される。

【００３６】この急変検出信号はまたサンプル・アンド
・ホールド部２０に伝達され、そのホールド値を電圧制
御発振部４に伝達するので、電圧制御発振部４は、切換
スイッチＳＷ₁の開放直前の制御信号すなわち水平同期
信号の急変前の周波数で発振を持続することになる。

【００３７】また周波数急変検出部６から出力される電
圧制御信号は、前記図１の場合と同様に、図示省略した
電圧制御部に伝達され、偏向回路やフライバックトラン
ス等に印加される電圧を少し低下させ、周波数が低下し
た状態でもインピーダンスの低下にもとづく過電流によ
るコイルの焼損を防止するように制御する。勿論電圧制
御信号により、コイル焼損防止用のためのコイルあるい
は抵抗等のインピーダンスを挿入制御するように構成し
てもよい。

【００３８】そしてこの制御に必要な時間を経過したの
ち、周波数急変検出部６は切換スイッチＳＷ₁の可動接
点ＭＴ₁を駆動する急変検出信号を落し、可動接点ＭＴ
₁を再び固定接点Ｔ₃と接触させる。これにより電圧制
御発振部４は、入力端子ＩＮに伝達された、通常モード
に対応した周波数の低い水平同期信号に応じた周波数の
信号を発振出力するものとなる。なお前記電圧制御信号
は、急変検出信号が落た後も持続されるものである。

【００３９】前記図２におけるＰＬＬ回路１１の第３構
成例を図５に示す。図５の例では、サンプル・アンド・
ホールド部２１及びアナログデイジタル・デイジタルア
ナログ変換保持部（以下ＡＤＣ・ＤＡＣ保持部という）
２２を設けたことで前記図４と相違する。

【００４０】サンプル・アンド・ホールド部２１は、通
常は電圧制御発振部４の制御電圧値をサンプル保持する
が、周波数急変検出部６から急変検出信号が出力された
とき、ＡＤＣ・ＤＡＣ保持部２２から伝達された制御電
圧値を保持、出力するものである。

【００４１】ＡＤＣ・ＤＡＣ保持部２２は、アナログ値
をデイジタル値に変換するアナログ・デイジタル変換部
と、このデイジタル値を保持する保持部と、保持された
デイジタル値をアナログ値に変換するデイジタル・アナ
ログ変換部が設けられており、通常はサンプル・アンド
・ホールド部２１にサンプル・ホールドされた制御電圧
値を、アナログ・デイジタル変換部でデイジタル値に変
換し、これを保持する。しかし周波数急変検出部６から
急変検出信号が出力されたとき、保持していたデイジタ
ル値をデイジタル・アナログ変換部でアナログ値に変換
し、これをサンプル・アンド・ホールド部２１に出力す
る。

【００４２】通常の場合、切換スイッチＳＷ₁の可動接
点ＭＴ₁は固定接点Ｔ₃と接触しているので、ローパス
フィルタ３の出力は電圧制御発振部４に伝達され、前記
図１の場合と同様に入力端子ＩＮに伝達される基準入
力、例えば水平同期信号と同相の発振信号を出力する。
このとき、ローパスフィルタ３の出力信号つまり電圧制
御発振部４の制御電圧値は、サンプル・アンド・ホール
ド部２１によりサンプル・ホールドされる。

【００４３】このサンプル・ホールドされた制御電圧値
はＡＤＣ・ＤＡＣ保持部２２によりデイジタル値に変換
され、保持される。このようにしてＡＤＣ・ＤＡＣ保持
部２２は一定期間毎にサンプル・ホールドされた制御電
圧値をデイジタル値に変換し、前のデイジタル値を書替
えて保持される。

【００４４】しかし表示モードが高精細モードから通常
モードに変更されたことにより、入力端子ＩＮに伝達さ
れる水平同期信号の周波数が急激にダウンすれば、これ
が周波数モニタ部５を経由して周波数急変検出部６で検
出され、急変検出信号が出力され、切換スイッチＳＷ₁
の可動接点ＭＴ₁が駆動されて固定接点Ｔ₃から開放さ
れる。

【００４５】この急変検出信号は、またサンプル・アン
ド・ホールド部２１及びＡＤＣ・ＤＡＣ保持部２２にも
伝達され、ＡＤＣ・ＤＡＣ保持部２２ではそのとき保持
していた制御電圧値のデイジタル値をアナログ値に変換
し、これをサンプル・アンド・ホールド部２１に出力す
る。

【００４６】これにより、サンプル・アンド・ホールド
部２１ではＡＤＣ・ＤＡＣ保持部２２から伝達されるア
ナログ値にもとづき電圧制御発振部４を制御するので、
電圧制御発振部４は切換スイッチＳＷ₁の開放直前の制
御信号すなわち水平同期信号の急変前の周波数で発振を
持続することになる。

【００４７】また周波数急変検出部６から出力される電
圧制御信号は、前記図１等の場合と同様に、図示省略し
た電圧制御部に伝達され、偏向回路やフライバックトラ
ンス等に印加される電圧を少し低下させ、周波数が低下
した状態でもインピーダンスの低下にもとづく過電流に
よるコイルの焼損を防止するように制御する。勿論電圧
制御信号により、コイル焼損防止用のためのインピーダ
ンスコイルあるいは抵抗等のインピーダンスを挿入制御
してもよい。

【００４８】そしてこの制御に必要な時間を経過したの
ち、周波数急変検出部６は切換スイッチＳＷ₁の可動接
点ＭＴ₁を駆動する急変検出信号を落し、可動接点ＭＴ
₁を再び固定接点Ｔ₃と接触させる。これにより電圧制
御発振部４は、入力端子ＩＮに伝達された通常モードに
対応した周波数の低い水平同期信号に応じた周波数の信
号を発振出力することになる。なお前記電圧制御信号
は、急変検出信号が落ちた後も持続されるものである。

【００４９】この図５の場合は、ＡＤＣ・ＤＡＣ保持部
２２はデイジタル値で保持しているものをアナログ値に
変換してサンプル・アンド・ホールド部２１に送出する
ことを続けるので、コンデンサのリーク等の影響がな
く、電圧制御発振器の出力を、周波数の低い水平同期信
号の伝達される直前の周波数の、微小な周波数変化のな
い、一定のものに持続することができる。

【００５０】前記図２におけるＰＬＬ回路１１の第４構
成例を図６に示す。図６の例では、同（Ａ）に示す如
く、基本発振周波数をステップ状にデイジタル制御でき
る電圧制御発振部３０と、入力信号の周波数に応じて、
同（Ｂ）に示す如く、ｄ₁、ｄ ₂、ｄ₃・・・とステッ
プ的に制御信号を出力する周波数モニタ部３１を具備し
ている。

【００５１】電圧制御発振部３０は、周波数モニタ部３
１からこのステップ的なデイジタル制御値ｄ₁、ｄ₂、
ｄ₃・・・が入力されたとき、図６（Ｂ）に示す如く、
これに応じてステップ状に基本発振周波数ｆ₁・ｆ₂・
ｆ₃・・・を出力するものであり、公知のものである。
また、この基本発振周波数ｆ₁・ｆ₂・ｆ₃・・・は、
ローパスフィルタ３の出力に応じて周波数範囲Δｆだけ
微調整される。

【００５２】周波数モニタ部３１は、入力信号の周波数
に応じてデイジタル制御値ｄ₁、ｄ ₂、ｄ₃・・・を電
圧制御発振部３０に出力するものである。いまデイジタ
ル制御値ｄ₁、ｄ₂、ｄ₃・・・が印加されたとき、電
圧制御発振部３０が基本発振周波数ｆ₁・ｆ₂・ｆ₃・
・・を発振出力するものとしたとき、周波数モニタ部３
１は、図６（Ｂ）に示す如く、入力信号の周波数がｆ
_1-0〜ｆ_2-0の範囲のときデイジタル制御値ｄ₁を出力
し、入力信号の周波数がｆ_2-0〜ｆ_3-0の範囲のときデ
イジタル制御値ｄ₂を出力し、入力信号の周波数がｆ
_3-0〜ｆ_4-0の範囲のときデイジタル制御値ｄ₃を出力
するように構成されている。この場合、境界のｆ_2-0、
ｆ_3-0、ｆ_4-0・・・の部分ではｄ₁とｄ₂、ｄ₂とｄ
₃、ｄ₃とｄ ₄・・・のどちらかになるように、例えば
ｄ₁、ｄ₂、ｄ₃・・・になるように予め決めておく。

【００５３】周波数急変検出部３２は、基準入力、例え
ば水平同期信号の周波数の急激にダウンしたことを検知
して、電圧制御信号を図示省略した電圧制御部に伝達
し、偏向回路やフライバックトランス等に印加される電
圧を少し低下させ、焼損防止を行う。勿論コイル焼損防
止用のためのコイルあるいは抵抗等のインピーダンスを
挿入制御するように構成してもよい。

【００５４】いま入力端子ＩＮに伝達された入力信号の
周波数がｆ_1-0〜ｆ_2-0の範囲のものであるとき、周波
数モニタ部３１はこれを検知してデイジタル制御値ｄ₁
を出力する。これにより電圧制御発振部３０は、周波数
ｆ₁の基本発振周波数で発振するが、その発振信号は位
相比較器１において入力端子ＩＮに伝達された入力信号
と比較される。

【００５５】そしてこの比較にもとづきローパスフィル
タ３から制御信号が電圧制御発信部３０に伝達され、発
振周波数が制御される。このようにして入力端子ＩＮに
入力された入力信号と同相のＰＬＬ出力が電圧制御発信
部３０より得られる。

【００５６】この図６の場合は、周波数モニタ部からの
デイジタル制御値により電圧制御発信部３０をこれに応
じた基本発振周波数で発振させ、ローパスフィルタから
の制御値により微調整するので、引込み時間を早くする
ことができる。また周波数モニタ部からのデイジタル制
御値により電圧制御発振部を発振させるので、従来のＰ
ＬＬ回路に存在したロックアップつまり入力信号の周波
数が変化したときそれに対応できずに電圧制御発振部の
発振周波数がその最大あるいは最小の周波数に固定され
ることを防止できる。また、電圧制御発振部の周波数範
囲が従来方式と同一であれば、発振周波数／制御電圧の
傾きを小さくでき、ジッタ特性（耐ノイズ特性）が良く
なる。逆に、発振周波数／制御電圧の傾きを従来方式と
同一にすると、ＰＬＬの動作周波数範囲を拡大できる。

【００５７】前記図２におけるＰＬＬ回路１１の第５構
成例を図７に示す。図７の例では、同（Ａ）に示す如
く、分周率可変分周器４１を設け、周波数モニタ部４２
から伝達される入力信号の周波数にもとづき分周率可変
分周器４１の分周率を制御するように構成したものであ
る。

【００５８】分周率可変分周器４１はデイジタル制御で
きる分周率可変の分周器であって、周波数モニタ部４２
から伝達される入力信号の周波数にもとづき、分周率を
求め、この分周率により電圧制御発振部４の発振信号を
デイジタル制御して分周出力を得、これを位相比較器１
に送出する。

【００５９】位相比較器１では、入力端子ＩＮに伝達さ
れた入力信号と、この分周率可変分周器４１から伝達さ
れた分周出力とを比較する。そしてこの比較にもとづき
ローパスフィルタ３から制御信号が電圧制御発振部４に
伝達され、発振周波数が制御される。このようにして入
力端子ＩＮに入力された入力信号に対応した位相及び周
波数のＰＬＬ出力が電圧制御発振部４より得られる。

【００６０】また周波数急変検出部４３は、入力端子Ｉ
Ｎに伝達される基準入力、例えば水平同期信号の周波数
が、表示モードの変更に応じて急激にダウンしたことを
検知して、電圧制御信号を図示省略した電圧制御部に伝
達し、偏向回路やフライバックトランス等に印加される
電圧を少し低下させ、焼損防止を行う。勿論コイル焼損
防止用のためのインピーダンスコイルあるいは抵抗等の
インピーダンスを挿入制御するように構成してもよい。

【００６１】このような構成にもとづくメリットを以下
に説明する。電圧制御発振器は、理想的には、図７
（Ｂ）の直線Ｃで示す如く、制御電圧と発振周波数とは
直線特性である。しかし実際は、ＡまたはＢの特性曲線
で示されるように非直線関係であり、制御電圧に対して
周波数変化の少ないところで使用したいとか、逆に変化
の大きいところで使用したいとか、限られた範囲で使用
することがある。

【００６２】例えば図７（Ｂ）の特性曲線Ａについて一
点鎖線間の領域Ｓ（例えば、発振周波数が約１００ＫＨ
ｚ）で使用したい場合がある。このような限定範囲で使
用するとき、ジッタの少ない出力を得ることができるの
で、分周率可変分周器４１を使用し、電圧制御発振部４
の発振周波数範囲を限定する。例えば基準入力周波数が
２５ＫＨｚのとき分周率を１／４とし、また入力周波数
が５０ＫＨｚの場合は分周率を１／２とすれば電圧制御
発振部４の出力周波数は基準入力周波数が違ってもほぼ
同じ１００ＫＨｚとすることができる。

【００６３】基準入力周波数がわずかに変動すれば、こ
れに応じた位相比較器１の出力がローパスフィルタ３か
ら制御電圧として電圧制御発振部４に印加され、この変
動に応じた出力が電圧制御発振部４から得られる。

【００６４】ディスプレイでは基準入力周波数が２４Ｋ
Ｈｚ〜１２０ＫＨｚと約４〜５倍の範囲に限定されるの
で、このような構成により広い基準入力周波数の範囲で
ジッタの低減をはかることができる。

【００６５】前記説明において、基準入力信号として水
平同期信号が伝達される例について説明したが、本発明
は勿論これに限定されるものではない。

【００６６】

【発明の効果】請求項１に記載された本発明によれば、
表示モードの変更の場合のように、基準入力周波数が急
変しても、位相比較器側の基準入力信号を帰還入力信号
に切替えて、ローパスフィルタの出力をそれまで通りに
保ち、電圧制御発振部はそれまでの周波数を保持するの
で、周波数の急激な低下によるコイルのインピーダンス
の低下にもとづく過電流の流入を防止し、ディスプレイ
の破壊を防止することができる。

【００６７】請求項２に記載された本発明によれば、制
御電圧を保持するサンプル・アンド・ホールド部を設け
て、基準入力周波数が急変しても、このサンプル・アン
ド・ホールド部の保持している制御電圧により電圧制御
発振部がそれまでの周波数を保持するように動作するの
で、周波数の急激な低下によるコイルのインピーダンス
の低下にもとづく過電流の流入を防止し、ディスプレイ
の破壊を防止することができる。

【００６８】請求項３に記載された本発明によれば、制
御電圧をデイジタル値として保持しているので電圧制御
発振部がそれまでの周波数を保持するように動作するの
で基準入力周波数の急激な低下によるコイルのインピー
ダンスの低下にもとづく過電流の流入を防止し、ディス
プレイの破壊を防止することができるとともに、電圧制
御発振部の出力周波数の微小な周波数変化をも防止し、
同じ周波数を発振し続けることができる。

【００６９】請求項４に記載された本発明によれば、基
準入力周波数が急激に変化したとき、それに対応したス
テップ的なデイジタル制御値で電圧制御発振部を制御す
るので引込み時間を短縮することができる。しかもステ
ップ的なデイジタル制御値で制御するため、電圧制御発
振部の出力周波数が最大あるいは最小に固定されるとい
うロックアップを防止することができる。また、電圧制
御発振部の周波数範囲が従来方式と同一であれば、発振
周波数／制御電圧の傾きを小さくでき、ジッタ特性（耐
ノイズ特性）が良くなる。逆に、発振周波数／制御電圧
の傾きを従来方式と同一にすると、ＰＬＬの動作周波数
範囲を拡大できる。

【００７０】請求項５に記載された本発明によれば、分
周率可変の分周器を使用したので、電圧制御発振器の発
振周波数範囲を限定することができるので、その発振周
波数におけるジッタの低減をはかることが可能になるの
みならず、基準入力周波数範囲を広くすることができ
る。

【図面の簡単な説明】

【図１】本発明に使用されるＰＬＬの第１構成図であ
る。

【図２】本発明の実施の形態概略図である。

【図３】チャージポンプ説明図である。

【図４】本発明に使用されるＰＬＬの第２構成図であ
る。

【図５】本発明に使用されるＰＬＬの第３構成図であ
る。

【図６】本発明に使用されるＰＬＬの第４構成図であ
る。

【図７】本発明に使用されるＰＬＬの第５構成図であ
る。

【符号の説明】

１位相比較器２チャージポンプ部３ローパスフィルタ４電圧制御発振部５周波数モニタ部６周波数急変検出部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 5/12 Ｈ０３Ｌ 7/08 Ｐ

Claims

【特許請求の範囲】

【請求項１】位相比較手段と、チャージポンプ手段と、
ローパスフィルタ手段と、電圧制御発振手段を具備した
ＰＬＬ回路において、基準入力信号の周波数を検出する周波数モニタ手段と、基準入力信号の周波数が急激に変化したことを検出する
周波数急変検出手段と、前記周波数急変検出手段の出力に基づき、前記位相比較
手段の基準入力側の信号を帰還入力信号に切替える切換
スイッチ手段を具備したことを特徴とするＰＬＬ回路。
【請求項２】位相比較手段と、チャージポンプ手段と、
ローパスフィルタ手段と、電圧制御発振手段を具備した
ＰＬＬ回路において、基準入力信号の周波数を検出する周波数モニタ手段と、基準入力信号の周波数が急激に変化したことを検出する
周波数急変検出手段と、前記電圧制御発振手段に印加される制御電圧を保持する
サンプルアンドホールド手段と、前記周波数急変検出手段の出力に基づき前記電圧制御発
振手段の制御電圧を前記サンプルアンドホールド手段か
らの出力に切換える切換スイッチ手段を具備したことを
特徴とするＰＬＬ回路。
【請求項３】位相比較手段と、チャージポンプ手段と、
ローパスフィルタ手段と、電圧制御発振手段を具備した
ＰＬＬ回路において、基準入力信号の周波数を検出する周波数モニタ手段と、基準入力信号の周波数が急激に変化したことを検出する
周波数急変検出手段と、前記電圧制御発振手段に印加される制御電圧を保持する
サンプルアンドホールド手段と、前記周波数急変検出手段の出力に基づき前記電圧制御発
振手段の制御電圧を前記サンプルアンドホールド手段か
らの出力に切換える切換スイッチ手段と、前記サンプルアンドホールド手段の保持データをディジ
タル変換してディジタル値として保持し、前記周波数急
変検出手段の出力に基づきこのディジタル値をアナログ
変換して前記サンプルアンドホールド手段に送出するア
ナログディジタル・ディジタルアナログ変換保持手段を
具備したことを特徴とするＰＬＬ回路。
【請求項４】位相比較手段と、チャージポンプ手段と、
ローパスフィルタ手段と、電圧制御発振手段を具備した
ＰＬＬ回路において、発振周波数をディジタル的に段階的に切り替える電圧制
御発振手段と、基準入力信号の周波数に応じてステップ的に制御値を前
記電圧制御発振手段に出力する周波数モニタ手段を具備
したことを特徴とするＰＬＬ回路。
【請求項５】位相比較手段と、チャージポンプ手段と、
ローパスフィルタ手段と、電圧制御発振手段を具備した
ＰＬＬ回路において、基準入力信号の周波数を検出する周波数モニタ手段と、基準入力信号の周波数と、電圧制御発振手段の出力周波
数に応じて電圧制御発振手段の出力周波数の分周率を可
変制御する分周手段を具備したことを特徴とすＰＬＬ回
路。