JP2000106638A - 水平周波数信号発生器、同期回路、およびビデオ表示装置 - Google Patents
水平周波数信号発生器、同期回路、およびビデオ表示装置Info
- Publication number
- JP2000106638A JP2000106638A JP11223506A JP22350699A JP2000106638A JP 2000106638 A JP2000106638 A JP 2000106638A JP 11223506 A JP11223506 A JP 11223506A JP 22350699 A JP22350699 A JP 22350699A JP 2000106638 A JP2000106638 A JP 2000106638A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- horizontal
- oscillator
- frequencies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 10
- 230000010355 oscillation Effects 0.000 claims abstract 2
- 230000004044 response Effects 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000001914 filtration Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 29
- 230000008859 change Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 5
- 101100350628 Arabidopsis thaliana PLL3 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 101100496158 Arabidopsis thaliana CLF gene Proteins 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 208000019300 CLIPPERS Diseases 0.000 description 1
- 241001634549 Microcos Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】 複数の水平発振器周波数との同期化、および
様々な信号源からの同期信号との同期化を実現するこ
と。 【解決手段】 コンピュータ生成画像をも表示し得る、
標準精細度または高精細度の放送信号源からの画像を表
示を行うために、水平周波数信号発生器３００は複数の
周波数で選択的に動作可能であり、複数の水平周波数で
同期発振するように制御される発振器を具えている。同
期パルス５の信号源ＳＷ１５は位相検出器５０の入力に
結合され、位相検出器５０の別の入力は発振器３００／
４００に結合される。位相検出器５０は２入力間の位相
差を表す出力信号１１を発生する。プロセッサ２００
が、位相検出器５０に結合されており、出力信号１１を
処理し、発振器３００／４００を制御するための制御信
号を発生する。プロセッサ２００のゲインは複数の周波
数の中の選択されたものに応じて制御される。
様々な信号源からの同期信号との同期化を実現するこ
と。 【解決手段】 コンピュータ生成画像をも表示し得る、
標準精細度または高精細度の放送信号源からの画像を表
示を行うために、水平周波数信号発生器３００は複数の
周波数で選択的に動作可能であり、複数の水平周波数で
同期発振するように制御される発振器を具えている。同
期パルス５の信号源ＳＷ１５は位相検出器５０の入力に
結合され、位相検出器５０の別の入力は発振器３００／
４００に結合される。位相検出器５０は２入力間の位相
差を表す出力信号１１を発生する。プロセッサ２００
が、位相検出器５０に結合されており、出力信号１１を
処理し、発振器３００／４００を制御するための制御信
号を発生する。プロセッサ２００のゲインは複数の周波
数の中の選択されたものに応じて制御される。
Description
【０００１】
【産業上の利用分野】この発明は、一般的にはビデオ表
示装置用の水平走査システムの分野に関し、特に、複数
の水平走査周波数で動作可能なシステムにおける水平周
波数信号の同期化および生成に関する。
示装置用の水平走査システムの分野に関し、特に、複数
の水平走査周波数で動作可能なシステムにおける水平周
波数信号の同期化および生成に関する。
【０００２】
【発明の背景】ビデオ表示装置において、走査回路は、
入力ビデオ信号から取り出された同期成分または同期信
号(sync)に同期化される。従って、複数の水平走査周波
数で動作可能なビデオ表示装置は、公称１５．７３４ｋ
Ｈｚの水平走査周波数を有する標準精細度ＮＴＳＣ信号
に同期し、または公称３３．６７０ｋＨｚの水平走査周
波数を有し１０８０本の有効ラインを有するインタレー
ス走査型（１０８０Ｉ）の高精細度ＡＴＳＣ（アドバン
スト・テレビジョン・タンダード・コミッティー（高度
テレビジョン標準委員会）、Advanced Television Stan
dard Committee)信号に同期することができるものでな
ければならない。ビデオ表示装置は、放送ビデオ信号と
の同期に加えて、例えば水平周波数３７．８８０ｋＨｚ
を有するスーパー・ビデオ・グラフィックス・アダプタ
信号すなわちＳＶＧＡ(Super VideoGraphics Adapter)
のようなコンピュータによって生成された非放送ビデオ
信号を表示することが要求される場合がある。
入力ビデオ信号から取り出された同期成分または同期信
号(sync)に同期化される。従って、複数の水平走査周波
数で動作可能なビデオ表示装置は、公称１５．７３４ｋ
Ｈｚの水平走査周波数を有する標準精細度ＮＴＳＣ信号
に同期し、または公称３３．６７０ｋＨｚの水平走査周
波数を有し１０８０本の有効ラインを有するインタレー
ス走査型（１０８０Ｉ）の高精細度ＡＴＳＣ（アドバン
スト・テレビジョン・タンダード・コミッティー（高度
テレビジョン標準委員会）、Advanced Television Stan
dard Committee)信号に同期することができるものでな
ければならない。ビデオ表示装置は、放送ビデオ信号と
の同期に加えて、例えば水平周波数３７．８８０ｋＨｚ
を有するスーパー・ビデオ・グラフィックス・アダプタ
信号すなわちＳＶＧＡ(Super VideoGraphics Adapter)
のようなコンピュータによって生成された非放送ビデオ
信号を表示することが要求される場合がある。
【０００３】位相ロックループ(Phase Locked Loop:PL
L)制御を用いた水平周波数発振器は、周知であり、ビデ
オ表示装置に使用されている。また、二重および三重の
位相ロックループも知られており、同期と走査波形発生
とに関する潜在的に競合する２つの要求の間の機能的分
離を行うのに使用される。二重ループ構成において、第
１のループは通常の位相ロックループであればよく、そ
の位相ロックループにおいては、電圧制御発振器出力ま
たはそれを分周した出力が、表示すべきビデオ信号から
取り出された水平同期パルスと比較される。例えば同じ
周波数で動作する第２の位相ロックループは、第１のル
ープからの発振器出力と、例えば偏向電流から取り出さ
れまたは偏向電流を表すリトレース・パルス電圧のよう
な水平周波数パルスとを比較する。第２の位相比較から
の誤差電圧（エラー電圧）を用いて、パルス幅変調され
たパルス信号が生成される。そのパルス信号は、偏向出
力装置のターンオフ（消勢）の開始、およびそれに続く
リトレースの開始、または垂直走査期間内の各ラインの
位相を決定する。
L)制御を用いた水平周波数発振器は、周知であり、ビデ
オ表示装置に使用されている。また、二重および三重の
位相ロックループも知られており、同期と走査波形発生
とに関する潜在的に競合する２つの要求の間の機能的分
離を行うのに使用される。二重ループ構成において、第
１のループは通常の位相ロックループであればよく、そ
の位相ロックループにおいては、電圧制御発振器出力ま
たはそれを分周した出力が、表示すべきビデオ信号から
取り出された水平同期パルスと比較される。例えば同じ
周波数で動作する第２の位相ロックループは、第１のル
ープからの発振器出力と、例えば偏向電流から取り出さ
れまたは偏向電流を表すリトレース・パルス電圧のよう
な水平周波数パルスとを比較する。第２の位相比較から
の誤差電圧（エラー電圧）を用いて、パルス幅変調され
たパルス信号が生成される。そのパルス信号は、偏向出
力装置のターンオフ（消勢）の開始、およびそれに続く
リトレースの開始、または垂直走査期間内の各ラインの
位相を決定する。
【０００４】第１の位相ロックループの応答特性は、低
いＳ／Ｎ（信号対ノイズ）比を呈する各放送ビデオ信号
の周辺領域の受信に対して最適化すればよい。このよう
な各信号は、第１の位相ロックループの応答が相対的に
遅いことを暗に意味する。従って、第１のループは、位
相ジッタ低減を最適化するために狭い帯域幅（バンド）
を有するものであればよい。しかし、ビデオ表示装置
は、種々の信号源からの信号に対して動作可能であるこ
と、および様々な水平周波数に対して動作可能であるこ
とが要求される。第１の位相ロックループの応答は、位
相ジッタを最小化するための狭い帯域幅と、高速位相復
元が可能な広帯域幅の速いループ応答との間で妥協して
得られた妥当な特性を表す。例えば、狭帯域幅のループ
は低ノイズで非放送形のコンピュータ生成信号によって
同期化を行うのに適している。また、例えば、垂直ブラ
ンキング期間の開始点と終了点の間で１０ｍｓ（ミリ
秒）もの水平同期パルス位相の急激な変化が生じうるよ
うなビデオ・カセット記録装置（VCR:Video Cassette R
ecorder）の再生信号の同期化を行うためには、高速位
相復元が可能な広帯域幅の速いループ応答特性が必要で
ある。従って、受信機性能の全体的な重大な品質低下を
招くことなく弱い信号に対する充分な性能を得るよう
に、それぞれのループ応答特性において妥当な特性の決
定（トレードオフ:tradeoff）を行うことができる。第
２の位相ロックループは一般的により速いループ応答特
性を有する。従って、第２の位相ロックループは、水平
出力トランジスタの蓄積時間の変動または高電圧変成器
同調効果によって生じる偏向(deflection) 電流の変化
を追従（トラッキング）することを可能とするより広い
帯域幅を有するものであればよい。そのような厳格な追
従によって、ビーム電流負荷とは概して無関係な直線的
非湾曲性のラスタが生成される。
いＳ／Ｎ（信号対ノイズ）比を呈する各放送ビデオ信号
の周辺領域の受信に対して最適化すればよい。このよう
な各信号は、第１の位相ロックループの応答が相対的に
遅いことを暗に意味する。従って、第１のループは、位
相ジッタ低減を最適化するために狭い帯域幅（バンド）
を有するものであればよい。しかし、ビデオ表示装置
は、種々の信号源からの信号に対して動作可能であるこ
と、および様々な水平周波数に対して動作可能であるこ
とが要求される。第１の位相ロックループの応答は、位
相ジッタを最小化するための狭い帯域幅と、高速位相復
元が可能な広帯域幅の速いループ応答との間で妥協して
得られた妥当な特性を表す。例えば、狭帯域幅のループ
は低ノイズで非放送形のコンピュータ生成信号によって
同期化を行うのに適している。また、例えば、垂直ブラ
ンキング期間の開始点と終了点の間で１０ｍｓ（ミリ
秒）もの水平同期パルス位相の急激な変化が生じうるよ
うなビデオ・カセット記録装置（VCR:Video Cassette R
ecorder）の再生信号の同期化を行うためには、高速位
相復元が可能な広帯域幅の速いループ応答特性が必要で
ある。従って、受信機性能の全体的な重大な品質低下を
招くことなく弱い信号に対する充分な性能を得るよう
に、それぞれのループ応答特性において妥当な特性の決
定（トレードオフ:tradeoff）を行うことができる。第
２の位相ロックループは一般的により速いループ応答特
性を有する。従って、第２の位相ロックループは、水平
出力トランジスタの蓄積時間の変動または高電圧変成器
同調効果によって生じる偏向(deflection) 電流の変化
を追従（トラッキング）することを可能とするより広い
帯域幅を有するものであればよい。そのような厳格な追
従によって、ビーム電流負荷とは概して無関係な直線的
非湾曲性のラスタが生成される。
【０００５】水平周波数信号発生のために電圧制御発振
器を使用することは周知である。複数の入力水平同期周
波数で動作する発振器を使用すること、および選択可能
な１／２分周段を有するダウン・カウンタによって同期
化を行うことが知られている。しかし、入力信号が非整
数・水平走査周波数（水平走査周波数の非整数倍の周波
数）を有するときには、発振器のカウントダウン比を単
純に１／２倍または２倍しても、同期化を容易に実現す
ることができない。さらに、大きく相異なる歪みを受け
やすい入力信号は、最適化された表示性能を実現するた
めに様々な処理特性を必要とする。
器を使用することは周知である。複数の入力水平同期周
波数で動作する発振器を使用すること、および選択可能
な１／２分周段を有するダウン・カウンタによって同期
化を行うことが知られている。しかし、入力信号が非整
数・水平走査周波数（水平走査周波数の非整数倍の周波
数）を有するときには、発振器のカウントダウン比を単
純に１／２倍または２倍しても、同期化を容易に実現す
ることができない。さらに、大きく相異なる歪みを受け
やすい入力信号は、最適化された表示性能を実現するた
めに様々な処理特性を必要とする。
【０００６】
【発明の概要】水平発振器を様々な信号源からの複数の
周波数および同期信号に同期させるという互いに競合す
る要求の問題は、発明の構成によって有利な形態で解決
される。水平周波数信号発生器は複数の周波数で選択的
に動作可能である。その発生器は、複数の水平周波数で
同期発振を行うように制御される発振器を具えている。
位相検出器の入力には同期パルスの信号源が結合されて
おり、位相検出器の別の入力は発振器に結合されてい
る。位相検出器は、入力間の位相差を表す出力信号を発
生する。プロセッサが、位相検出器に結合されており、
出力信号を処理して、発振器を制御するための制御信号
を発生する。プロセッサの利得（ゲイン）は複数の周波
数の中の選択されたものに応じて制御される。別の発明
の構成において、同期回路は、複数の周波数の水平周波
数信号を発生する電圧制御発振器を具えている。同期手
段が、電圧制御発振器を水平同期パルスの信号源に同期
させる。能動低域通過フィルタが、その同期手段に結合
されており、その同期手段からの電圧を濾波して、電圧
制御発振器を同期化するように結合させる。能動フィル
タ帯域幅は、複数の周波数の中の１つの周波数で動作す
ることに応答して変更される。
周波数および同期信号に同期させるという互いに競合す
る要求の問題は、発明の構成によって有利な形態で解決
される。水平周波数信号発生器は複数の周波数で選択的
に動作可能である。その発生器は、複数の水平周波数で
同期発振を行うように制御される発振器を具えている。
位相検出器の入力には同期パルスの信号源が結合されて
おり、位相検出器の別の入力は発振器に結合されてい
る。位相検出器は、入力間の位相差を表す出力信号を発
生する。プロセッサが、位相検出器に結合されており、
出力信号を処理して、発振器を制御するための制御信号
を発生する。プロセッサの利得（ゲイン）は複数の周波
数の中の選択されたものに応じて制御される。別の発明
の構成において、同期回路は、複数の周波数の水平周波
数信号を発生する電圧制御発振器を具えている。同期手
段が、電圧制御発振器を水平同期パルスの信号源に同期
させる。能動低域通過フィルタが、その同期手段に結合
されており、その同期手段からの電圧を濾波して、電圧
制御発振器を同期化するように結合させる。能動フィル
タ帯域幅は、複数の周波数の中の１つの周波数で動作す
ることに応答して変更される。
【０００７】
【発明の実施の形態】３つの位相ロックループ（ＰＬ
Ｌ）を使用し複数の周波数で動作し得る水平周波数発振
器および偏向増幅器が、図１に示されている。第１の位
相ロックループ１０において、入力ビデオ表示信号、例
えば標準精細度ＮＴＳＣ信号が、同期分離器ＳＳ(Sync
Separator)に結合され、その同期信号分離器において水
平同期信号成分が分離される。電圧制御発振器はＮＴＳ
Ｃ水平周波数１Ｆｈの３２倍の周波数を有し、÷３２で
示されたカウンタにおいて１／３２に分周される。その
分周された発振器信号は１つの入力として位相検出器Ｐ
Ｄ( Phase Detector )に結合され、第２の入力には分離
された同期成分が結合される。その結果、分周された発
振器信号と分離された同期信号の間の位相誤差が、位相
検出器ＰＤから、３２Ｆｈ電圧制御発振器を同期させる
ように結合される。ＰＬＬ１０の各機能素子は、例えば
型式ＴＡ１２７６のようなバス制御型集積回路の一部を
構成する。ＰＬＬ１０からの標準精細度水平同期成分が
同期信号源選択器スイッチＳＷ１５に結合され、そのス
イッチＳＷ１５によって、第２と第３の制御水平発振器
ループ１００および４１０をそれぞれ同期させるために
入力信号源として結合される複数の同期信号の間の選択
が可能になる。選択器スイッチＳＷ１５は、３つの典型
例の同期信号源、即ち標準精細度ＮＴＳＣ同期信号、例
えばＡＴＳＣ１０８０Ｉのような高精細度（HD:High De
finition）同期信号、およびコンピュータにより生成さ
れたＳＶＧＡ同期信号と共に示されているが、水平発振
器同期信号用の同期選択はこれらの例に限定される訳で
はない。同期スイッチＳＷ１５は切換え信号１５ａによ
って制御される。この切換え信号１５ａは、例えば遠隔
制御送信機ＲＣによって発生されたユーザの制御命令
（コマンド）に応答してマイクロコントローラ（μＣＯ
ＮＴ）８００によって生成される。その送信機ＲＣは、
ワイヤレス（無線）手段ＩＲによって、マイクロコント
ローラ８００に対する遠隔制御データを入力する受信機
ＩＲＲ８０１と通信する。遠隔制御装置ＲＣは、表示信
号源の選択を可能にし、例えばＨＤ放送とＳＤ放送の間
の放送テレビジョン・チャンネルの切換えまたは選択可
能な表示解像度を有するコンピュータ・プログラムの観
察（表示）を可能にする。
Ｌ）を使用し複数の周波数で動作し得る水平周波数発振
器および偏向増幅器が、図１に示されている。第１の位
相ロックループ１０において、入力ビデオ表示信号、例
えば標準精細度ＮＴＳＣ信号が、同期分離器ＳＳ(Sync
Separator)に結合され、その同期信号分離器において水
平同期信号成分が分離される。電圧制御発振器はＮＴＳ
Ｃ水平周波数１Ｆｈの３２倍の周波数を有し、÷３２で
示されたカウンタにおいて１／３２に分周される。その
分周された発振器信号は１つの入力として位相検出器Ｐ
Ｄ( Phase Detector )に結合され、第２の入力には分離
された同期成分が結合される。その結果、分周された発
振器信号と分離された同期信号の間の位相誤差が、位相
検出器ＰＤから、３２Ｆｈ電圧制御発振器を同期させる
ように結合される。ＰＬＬ１０の各機能素子は、例えば
型式ＴＡ１２７６のようなバス制御型集積回路の一部を
構成する。ＰＬＬ１０からの標準精細度水平同期成分が
同期信号源選択器スイッチＳＷ１５に結合され、そのス
イッチＳＷ１５によって、第２と第３の制御水平発振器
ループ１００および４１０をそれぞれ同期させるために
入力信号源として結合される複数の同期信号の間の選択
が可能になる。選択器スイッチＳＷ１５は、３つの典型
例の同期信号源、即ち標準精細度ＮＴＳＣ同期信号、例
えばＡＴＳＣ１０８０Ｉのような高精細度（HD:High De
finition）同期信号、およびコンピュータにより生成さ
れたＳＶＧＡ同期信号と共に示されているが、水平発振
器同期信号用の同期選択はこれらの例に限定される訳で
はない。同期スイッチＳＷ１５は切換え信号１５ａによ
って制御される。この切換え信号１５ａは、例えば遠隔
制御送信機ＲＣによって発生されたユーザの制御命令
（コマンド）に応答してマイクロコントローラ（μＣＯ
ＮＴ）８００によって生成される。その送信機ＲＣは、
ワイヤレス（無線）手段ＩＲによって、マイクロコント
ローラ８００に対する遠隔制御データを入力する受信機
ＩＲＲ８０１と通信する。遠隔制御装置ＲＣは、表示信
号源の選択を可能にし、例えばＨＤ放送とＳＤ放送の間
の放送テレビジョン・チャンネルの切換えまたは選択可
能な表示解像度を有するコンピュータ・プログラムの観
察（表示）を可能にする。
【０００８】図１に示された３つの位相ロック発振器は
有利な形態で制御されて、様々な周波数の入力信号だけ
でなくタイミングの揺れ(perturbation)を受け易い信号
を有する最適化された性能を実現する。ＮＴＳＣ信号の
表示の期間にはループ１０、１００、および４１０が使
用される。但し、ＮＴＳＣ信号は放送信号源またはＶＣ
Ｒに由来するものでもよい。後者のＶＣＲの信号源は同
期位相の揺れを受けることがあり、従って、そのような
信号の妨害に対しては、低域通過フィルタ特性の制御さ
れた選択によって有利な形態でＰＬＬ１００内で対応す
ることができる。高精細度信号入力の選択、例えばＡＴ
ＳＣまたはＳＶＧＡの選択を行うと、ＰＬＬ１０がバイ
パスされて、同期システムが例えばＰＬＬ１００および
ＰＬＬ４１０のような２つの制御型ループに単純化され
る。従って、マイクロコントローラ８００は、ユーザの
命令に応答して入力ビデオ表示選択を制御する必要があ
り、その表示選択に応答して同期信号源の選択を制御す
る必要があり、また、発振器周波数、発振器分周器およ
び位相ロック発振器低域通過フィルタ特性を制御する必
要がある。
有利な形態で制御されて、様々な周波数の入力信号だけ
でなくタイミングの揺れ(perturbation)を受け易い信号
を有する最適化された性能を実現する。ＮＴＳＣ信号の
表示の期間にはループ１０、１００、および４１０が使
用される。但し、ＮＴＳＣ信号は放送信号源またはＶＣ
Ｒに由来するものでもよい。後者のＶＣＲの信号源は同
期位相の揺れを受けることがあり、従って、そのような
信号の妨害に対しては、低域通過フィルタ特性の制御さ
れた選択によって有利な形態でＰＬＬ１００内で対応す
ることができる。高精細度信号入力の選択、例えばＡＴ
ＳＣまたはＳＶＧＡの選択を行うと、ＰＬＬ１０がバイ
パスされて、同期システムが例えばＰＬＬ１００および
ＰＬＬ４１０のような２つの制御型ループに単純化され
る。従って、マイクロコントローラ８００は、ユーザの
命令に応答して入力ビデオ表示選択を制御する必要があ
り、その表示選択に応答して同期信号源の選択を制御す
る必要があり、また、発振器周波数、発振器分周器およ
び位相ロック発振器低域通過フィルタ特性を制御する必
要がある。
【０００９】スイッチ１５からの選択された同期信号５
は、第２の位相ロックループ１００の同期化を容易にす
るために位相検出器（ＰＤ）５０の入力に結合される。
位相検出器５０に対する第２の入力には、電圧制御発振
器信号３０１を分周して得られた信号４０１が供給され
る。その結果、位相誤差信号１１は低域通過濾波されて
ＶＣＯ３００を制御するように供給される。このように
して入力ビデオ表示信号水平同期信号との同期が達成さ
れる。第３の位相ロックループ４１０は、電圧制御発振
器ＶＣＯ３００からの信号と、例えば走査増幅器５００
によって生成された走査電流から得られる水平走査によ
り生じるパルスのような走査に関係した信号Ｈrtとを比
較する。
は、第２の位相ロックループ１００の同期化を容易にす
るために位相検出器（ＰＤ）５０の入力に結合される。
位相検出器５０に対する第２の入力には、電圧制御発振
器信号３０１を分周して得られた信号４０１が供給され
る。その結果、位相誤差信号１１は低域通過濾波されて
ＶＣＯ３００を制御するように供給される。このように
して入力ビデオ表示信号水平同期信号との同期が達成さ
れる。第３の位相ロックループ４１０は、電圧制御発振
器ＶＣＯ３００からの信号と、例えば走査増幅器５００
によって生成された走査電流から得られる水平走査によ
り生じるパルスのような走査に関係した信号Ｈrtとを比
較する。
【００１０】水平発振器３００の中心周波数は、発振器
周波数と低域通過フィルタ特性とを互いに独立に（無関
係に、別々に）変化させるデータ・ワード（語）を有利
な形態で送信する制御バス４２０、例えばＩ2Ｃバスに
よって決定される。さらに、有利な保護回路６００は、
電子的インタロック(interlock) による１／２分周カウ
ンタ４１５Ａの偶発的な誤った不必要な切換えから回路
の損傷が生じるのを防止する。
周波数と低域通過フィルタ特性とを互いに独立に（無関
係に、別々に）変化させるデータ・ワード（語）を有利
な形態で送信する制御バス４２０、例えばＩ2Ｃバスに
よって決定される。さらに、有利な保護回路６００は、
電子的インタロック(interlock) による１／２分周カウ
ンタ４１５Ａの偶発的な誤った不必要な切換えから回路
の損傷が生じるのを防止する。
【００１１】図１の第２と第３の水平発振器ループおよ
び走査増幅器の動作は次の通りである。典型例の正のパ
ルスとして示された水平同期信号５は、スイッチ１５に
よって、ＰＬＬ１０からの同期信号または複数の入力表
示信号から取り出された同期信号の何れかから選択され
る。同期信号５は、位相検出器５０に供給され、位相検
出器５０において電圧制御発振器ＶＣＯ３００からのラ
イン・ロックされたクロック信号ＬＬＣ３０１を分周す
ることによって生成された水平周波数信号４０１と比較
される。ブロック４００は、例えば型式ＴＤＡ９１５１
のような典型例の偏向処理集積回路４００を表してい
る。集積回路４００は、バス制御され、例えばＩ2Ｃバ
ス４２０によって制御され、また、位相検出器ＰＬＬ３
および分周器４１５および４１５Ａを含んでいる。分周
器４１５Ａは分周比４３２および８６４がそれぞれ設定
されるように信号４０２によって制御され、それによっ
て、公称１Ｆｈおよび２Ｆｈの２つの周波数帯域の水平
周波数信号が生成される。制御信号４０２はスイッチ４
１２に結合され、スイッチ４１２は分周器４１５Ａを挿
入しまたはバイパス（側路）して２つの分周比を設定す
る。このようにして、電圧制御発振器ＶＣＯ３００は、
約１３．６ＭＨｚの周波数帯域だけで動作するが、２：
１より大きい（以上の）周波数差を有する複数の水平周
波数に同期化される。そのような非整数関係の水平周波
数の例として、ＮＴＳＣ信号の場合、１Ｆｈで表される
水平周波数は１５．７３４ｋＨｚであり、ＡＴＳＣ１０
８０Ｉの信号は２．１４ＦｈとしてＮＴＳＣ信号との関
係で表された水平周波数または３３．６７０ｋＨｚを有
する。ＮＴＳＣから得た画像を表示している期間、スイ
ッチ４１２は分周器４１５Ａを選択し、それによって分
周比８６４：１が規定され、ＮＴＳＣ水平周波数の公称
周波数１Ｆｈの周波数が発生する。同様に、２Ｆｈまた
はそれより高い水平周波数を有する画像の表示を行うた
めには、例えばＡＴＳＣ１０８０Ｉ信号を表示するため
には、スイッチ４１２は分周器４１５Ａをバイパスし、
その結果、ＮＴＳＣ標準の周波数の２倍の水平周波数２
Ｆｈ、３１．４６８ｋＨｚが発生する。しかし、ＡＴＳ
Ｃ１０８０Ｉの水平周波数は、ＮＴＳＣ信号１Ｆｈの整
数倍の周波数ではなく、実際には、ＮＴＳＣ周波数の
２．１４倍である。従って、１０８０Ｉ入力信号または
任意の非２Ｆｈ同期周波数との同期を達成するために
は、ＶＣＯ周波数を、１／４３２に分周したときにＡＴ
ＳＣ１０８０Ｉの周波数または選択された入力信号水平
周波数と同期した周波数を発生する周波数に変化させる
必要がある。
び走査増幅器の動作は次の通りである。典型例の正のパ
ルスとして示された水平同期信号５は、スイッチ１５に
よって、ＰＬＬ１０からの同期信号または複数の入力表
示信号から取り出された同期信号の何れかから選択され
る。同期信号５は、位相検出器５０に供給され、位相検
出器５０において電圧制御発振器ＶＣＯ３００からのラ
イン・ロックされたクロック信号ＬＬＣ３０１を分周す
ることによって生成された水平周波数信号４０１と比較
される。ブロック４００は、例えば型式ＴＤＡ９１５１
のような典型例の偏向処理集積回路４００を表してい
る。集積回路４００は、バス制御され、例えばＩ2Ｃバ
ス４２０によって制御され、また、位相検出器ＰＬＬ３
および分周器４１５および４１５Ａを含んでいる。分周
器４１５Ａは分周比４３２および８６４がそれぞれ設定
されるように信号４０２によって制御され、それによっ
て、公称１Ｆｈおよび２Ｆｈの２つの周波数帯域の水平
周波数信号が生成される。制御信号４０２はスイッチ４
１２に結合され、スイッチ４１２は分周器４１５Ａを挿
入しまたはバイパス（側路）して２つの分周比を設定す
る。このようにして、電圧制御発振器ＶＣＯ３００は、
約１３．６ＭＨｚの周波数帯域だけで動作するが、２：
１より大きい（以上の）周波数差を有する複数の水平周
波数に同期化される。そのような非整数関係の水平周波
数の例として、ＮＴＳＣ信号の場合、１Ｆｈで表される
水平周波数は１５．７３４ｋＨｚであり、ＡＴＳＣ１０
８０Ｉの信号は２．１４ＦｈとしてＮＴＳＣ信号との関
係で表された水平周波数または３３．６７０ｋＨｚを有
する。ＮＴＳＣから得た画像を表示している期間、スイ
ッチ４１２は分周器４１５Ａを選択し、それによって分
周比８６４：１が規定され、ＮＴＳＣ水平周波数の公称
周波数１Ｆｈの周波数が発生する。同様に、２Ｆｈまた
はそれより高い水平周波数を有する画像の表示を行うた
めには、例えばＡＴＳＣ１０８０Ｉ信号を表示するため
には、スイッチ４１２は分周器４１５Ａをバイパスし、
その結果、ＮＴＳＣ標準の周波数の２倍の水平周波数２
Ｆｈ、３１．４６８ｋＨｚが発生する。しかし、ＡＴＳ
Ｃ１０８０Ｉの水平周波数は、ＮＴＳＣ信号１Ｆｈの整
数倍の周波数ではなく、実際には、ＮＴＳＣ周波数の
２．１４倍である。従って、１０８０Ｉ入力信号または
任意の非２Ｆｈ同期周波数との同期を達成するために
は、ＶＣＯ周波数を、１／４３２に分周したときにＡＴ
ＳＣ１０８０Ｉの周波数または選択された入力信号水平
周波数と同期した周波数を発生する周波数に変化させる
必要がある。
【００１２】また、ライン・ロック（ライン固定）され
分周されたクロック信号４０１は、位相検出器ＰＬＬ３
によって第３のループ４１０を同期させるようにも結合
され、位相検出器ＰＬＬ３は、クロック信号４０１と走
査電流から取り出されたパルスＨrt５０１とを比較す
る。ＰＬＬ３からの出力信号４０３は駆動器段（ドライ
バ段）４５０を介して水平走査段５００に結合され、水
平走査段５００は走査に関係する電流、例えば表示装置
または電子ビーム偏向コイル中の走査関係の電流を発生
する。走査パルスＨrtは、ＰＬＬ３に結合されることに
加えて、保護回路６００およびＸ線保護回路(X Ray Pro
tection:XRP)６９０にも結合される。
分周されたクロック信号４０１は、位相検出器ＰＬＬ３
によって第３のループ４１０を同期させるようにも結合
され、位相検出器ＰＬＬ３は、クロック信号４０１と走
査電流から取り出されたパルスＨrt５０１とを比較す
る。ＰＬＬ３からの出力信号４０３は駆動器段（ドライ
バ段）４５０を介して水平走査段５００に結合され、水
平走査段５００は走査に関係する電流、例えば表示装置
または電子ビーム偏向コイル中の走査関係の電流を発生
する。走査パルスＨrtは、ＰＬＬ３に結合されることに
加えて、保護回路６００およびＸ線保護回路(X Ray Pro
tection:XRP)６９０にも結合される。
【００１３】保護回路６００は、図４に示されており、
パルスＨrt５０１の検出によって示される走査電流の存
在または不存在に関係する種々の保護機能を与える。回
路ブロック（ＳＣＡＮ ＬＯＳＳ ＤＥＴ、走査なし検
出）６１０は、パルス５０１の存在または不存在を検出
して、能動状態の低レベル割込み、反転ＳＣＡＮ−ＬＯ
ＳＳ ＩＮＴＲ（走査なし割込み）６１５を発生する。
この反転ＳＣＡＮ−ＬＯＳＳ ＩＮＴＲ６１５はマイク
ロコントローラμＣＯＮＴ８００に結合される。
パルスＨrt５０１の検出によって示される走査電流の存
在または不存在に関係する種々の保護機能を与える。回
路ブロック（ＳＣＡＮ ＬＯＳＳ ＤＥＴ、走査なし検
出）６１０は、パルス５０１の存在または不存在を検出
して、能動状態の低レベル割込み、反転ＳＣＡＮ−ＬＯ
ＳＳ ＩＮＴＲ（走査なし割込み）６１５を発生する。
この反転ＳＣＡＮ−ＬＯＳＳ ＩＮＴＲ６１５はマイク
ロコントローラμＣＯＮＴ８００に結合される。
【００１４】回路６００によって与えられる第２の保護
機能は、パルス５０１が存在する期間に、即ち走査期間
に、水平周波数の選択を禁止することである。水平周波
数選択データはマイクロコントローラ８００からバス４
２０によって供給される。そのバスからのデータはデマ
ルチプレックス（逆多重、分離）され、周波数選択デー
タがＤＡＣ７００によってディジタル−アナログ変換さ
れて、回路ブロック６５０に結合される切換え信号１Ｈ
ＳＷが形成される。ブロック６５０の回路は、走査増
幅器５００がパルスＨrtを発生しない場合にだけ、信号
１Ｈ ＳＷの論理状態が結合されるようにして周波数選
択が行われるようにする。従って、走査に関係するパル
スが停止（中断）するまでは、水平周波数のいかなる変
化も禁止されまたはインタロックされる。
機能は、パルス５０１が存在する期間に、即ち走査期間
に、水平周波数の選択を禁止することである。水平周波
数選択データはマイクロコントローラ８００からバス４
２０によって供給される。そのバスからのデータはデマ
ルチプレックス（逆多重、分離）され、周波数選択デー
タがＤＡＣ７００によってディジタル−アナログ変換さ
れて、回路ブロック６５０に結合される切換え信号１Ｈ
ＳＷが形成される。ブロック６５０の回路は、走査増
幅器５００がパルスＨrtを発生しない場合にだけ、信号
１Ｈ ＳＷの論理状態が結合されるようにして周波数選
択が行われるようにする。従って、走査に関係するパル
スが停止（中断）するまでは、水平周波数のいかなる変
化も禁止されまたはインタロックされる。
【００１５】図４のブロック６１０において、走査から
取り出したパルスＨrtは、ダイオードＤ１によって整流
されて、抵抗Ｒ２を介してキャパシタＣ１を正の電源に
向かって正方向に充電する。抵抗Ｒ２とキャパシタＣ１
の接続点はＰＮＰトランジスタＱ１のベースに結合さ
れ、その結果、偏向に関係するパルスが存在するとき、
キャパシタＣ１に形成（供給、蓄積）された正の電荷が
そのトランジスタＱ１をターンオフ（オフ状態に）す
る。トランジスタＱ１のエミッタはダイオードＤ２を介
して正の電圧電源に結合されている。そのダイオードＤ
２は、ベース−エミッタ間のツェナ降伏（ブレークダウ
ン）を防止し、また、キャパシタＣ１両端間におけるパ
ルスから生じた電荷が約１．４Ｖまたはそれより低い電
圧であるときにトランジスタＱ１がターンオフ（オフ状
態に）されることを保証する。トランジスタＱ１のコレ
クタは直列接続の抵抗Ｒ３およびＲ４を介して接地点に
結合される。その抵抗間の接続点はＮＰＮトランジスタ
Ｑ２のベースに結合され、トランジスタＱ２のエミッタ
は接地され、またトランジスタＱ２のコレクタは抵抗Ｒ
７を介して結合されて開放（オープン）コレクタ出力信
号を形成する。従って、パルスＨrtが存在するときにト
ランジスタＱ１はターンオフされ、次いでそれによって
トランジスタＱ２がターンオフされ、出力信号６１５、
走査なし割込み（ＳＣＡＮ−ＬＯＳＳ ＩＮＴＲ）、開
放回路が形成される。例えば、バスから取り出された制
御機能、回路誤動作（故障、障害、failure ）またはＸ
線保護の結果として、走査関係のパルスが存在しないと
きには、キャパシタＣ１の両端間に形成された正の電荷
が抵抗Ｒ１およびＲ２の直列接続を介して消散(dissipa
te)して、キャパシタＣ１が接地電位に向けて充電され
る。キャパシタＣ１の両端間の電位（電圧）が公称１．
４Ｖのときに、トランジスタＱ１がターンオンして、コ
レクタ端子がダイオードＤ２の陰極における公称（正
規）の電位になる。従って、トランジスタＱ１のコレク
タにおける約７Ｖの正の電位が、抵抗Ｒ３およびＲ４に
よって形成される分圧器を介してトランジスタＱ２のベ
ースに印加される。すると、トランジスタＱ２がターン
オンして、そのコレクタおよび出力信号６１５を公称の
接地電位にする。信号６１５は割込信号であり、その割
込み信号は、低レベルのときに、典型例の表示装置また
はコイル中に走査電流が存在しないことをマイクロコン
トローラ８００に信号を送って知らせるものである。
取り出したパルスＨrtは、ダイオードＤ１によって整流
されて、抵抗Ｒ２を介してキャパシタＣ１を正の電源に
向かって正方向に充電する。抵抗Ｒ２とキャパシタＣ１
の接続点はＰＮＰトランジスタＱ１のベースに結合さ
れ、その結果、偏向に関係するパルスが存在するとき、
キャパシタＣ１に形成（供給、蓄積）された正の電荷が
そのトランジスタＱ１をターンオフ（オフ状態に）す
る。トランジスタＱ１のエミッタはダイオードＤ２を介
して正の電圧電源に結合されている。そのダイオードＤ
２は、ベース−エミッタ間のツェナ降伏（ブレークダウ
ン）を防止し、また、キャパシタＣ１両端間におけるパ
ルスから生じた電荷が約１．４Ｖまたはそれより低い電
圧であるときにトランジスタＱ１がターンオフ（オフ状
態に）されることを保証する。トランジスタＱ１のコレ
クタは直列接続の抵抗Ｒ３およびＲ４を介して接地点に
結合される。その抵抗間の接続点はＮＰＮトランジスタ
Ｑ２のベースに結合され、トランジスタＱ２のエミッタ
は接地され、またトランジスタＱ２のコレクタは抵抗Ｒ
７を介して結合されて開放（オープン）コレクタ出力信
号を形成する。従って、パルスＨrtが存在するときにト
ランジスタＱ１はターンオフされ、次いでそれによって
トランジスタＱ２がターンオフされ、出力信号６１５、
走査なし割込み（ＳＣＡＮ−ＬＯＳＳ ＩＮＴＲ）、開
放回路が形成される。例えば、バスから取り出された制
御機能、回路誤動作（故障、障害、failure ）またはＸ
線保護の結果として、走査関係のパルスが存在しないと
きには、キャパシタＣ１の両端間に形成された正の電荷
が抵抗Ｒ１およびＲ２の直列接続を介して消散(dissipa
te)して、キャパシタＣ１が接地電位に向けて充電され
る。キャパシタＣ１の両端間の電位（電圧）が公称１．
４Ｖのときに、トランジスタＱ１がターンオンして、コ
レクタ端子がダイオードＤ２の陰極における公称（正
規）の電位になる。従って、トランジスタＱ１のコレク
タにおける約７Ｖの正の電位が、抵抗Ｒ３およびＲ４に
よって形成される分圧器を介してトランジスタＱ２のベ
ースに印加される。すると、トランジスタＱ２がターン
オンして、そのコレクタおよび出力信号６１５を公称の
接地電位にする。信号６１５は割込信号であり、その割
込み信号は、低レベルのときに、典型例の表示装置また
はコイル中に走査電流が存在しないことをマイクロコン
トローラ８００に信号を送って知らせるものである。
【００１６】図４のトランジスタＱ１のコレクタは回路
ブロック６５０にも結合されており、その回路ブロック
６５０は、マイクロコントローラによって発生されバス
４２０を介してディジタル−アナログ変換器ＤＡＣ７０
０に伝送される水平周波数の変化（変更）を有利な形態
で許容しまたは禁止する。ディジタル−アナログ変換器
７００は、２つの電圧値を有するアナログ制御信号１Ｈ
ＳＷを発生する。制御信号１Ｈ ＳＷが公称０（ゼ
ロ）Ｖ（Ｖcesat ）であるときには、プロセッサ４００
の１／２分周段がバイパスされ、分周器４１５がＶＣＯ
出力信号ＬＬＣ３０１を１／４３２に分周して、２Ｆｈ
に等しいまたはそれより高い水平周波数のより高い帯域
の周波数を発生する。制御信号１Ｈ ＳＷが約９．６Ｖ
であるときには、１／２分周段４１５Ａが選択され、そ
れによって８６４の合成分周比が形成される。従って、
ＶＣＯにより発生されたライン・ロックされたクロック
ＬＬＣ３０１は１／８６４に分周されて、１Ｆｈの公称
周波数が発生する。トランジスタＱ１のコレクタは、分
圧器を形成する直列接続の抵抗Ｒ５およびＲ６を介して
接地点に結合される。抵抗Ｒ５とＲ６の接続点は、接地
されたエミッタを有するＮＰＮトランジスタＱ３のベー
スに結合されている。トランジスタＱ３のコレクタは、
負荷抵抗Ｒ８を介して正の電源に接続されており、また
抵抗Ｒ１０を介してＮＰＮトランジスタＱ４のベースに
結合されている。トランジスタＱ４のエミッタは正の電
源と接地点の間に形成された分圧器の接続点に結合され
ており、その分圧器において抵抗Ｒ９が電源に接続され
抵抗Ｒ１１が接地点に接続されている。従って、トラン
ジスタＱ４のエミッタは約４Ｖでバイアスされる。従っ
て、トランジスタＱ４は、ベース電圧が約４．７Ｖを越
えたときにターンオンされて、それによってそのコレク
タが公称のエミッタ電位になる。トランジスタＱ４のコ
レクタは、例えばＩＣ型ＬＭＣ５５５のような集積回路
Ｕ１のトリガ入力ＴＲおよび入力ＴＨの閾値入力（スレ
ッショルド入力）と制御信号１Ｈ ＳＷとの接続点に直
接接続されている。従って、トリガ入力および閾値入力
が共に４Ｖにクランプされて、バス発生の命令または誤
った信号受信（妨害）から生じた制御信号１Ｈ ＳＷの
変化によってＩＣ Ｕ１の出力状態が変化するのが防止
される。集積回路Ｕ１の閾値入力は、制御信号１Ｈ Ｓ
Ｗの電圧値が約５．３Ｖを越えたときに応動し、その結
果、１Ｆｈ走査周波数が選択される。ＩＣ Ｕ１のトリ
ガ入力は制御信号１Ｈ ＳＷの負の遷移（転移）に応動
して、電圧値が約２．６Ｖより低いときに結果として２
Ｆｈ走査周波数が選択される。
ブロック６５０にも結合されており、その回路ブロック
６５０は、マイクロコントローラによって発生されバス
４２０を介してディジタル−アナログ変換器ＤＡＣ７０
０に伝送される水平周波数の変化（変更）を有利な形態
で許容しまたは禁止する。ディジタル−アナログ変換器
７００は、２つの電圧値を有するアナログ制御信号１Ｈ
ＳＷを発生する。制御信号１Ｈ ＳＷが公称０（ゼ
ロ）Ｖ（Ｖcesat ）であるときには、プロセッサ４００
の１／２分周段がバイパスされ、分周器４１５がＶＣＯ
出力信号ＬＬＣ３０１を１／４３２に分周して、２Ｆｈ
に等しいまたはそれより高い水平周波数のより高い帯域
の周波数を発生する。制御信号１Ｈ ＳＷが約９．６Ｖ
であるときには、１／２分周段４１５Ａが選択され、そ
れによって８６４の合成分周比が形成される。従って、
ＶＣＯにより発生されたライン・ロックされたクロック
ＬＬＣ３０１は１／８６４に分周されて、１Ｆｈの公称
周波数が発生する。トランジスタＱ１のコレクタは、分
圧器を形成する直列接続の抵抗Ｒ５およびＲ６を介して
接地点に結合される。抵抗Ｒ５とＲ６の接続点は、接地
されたエミッタを有するＮＰＮトランジスタＱ３のベー
スに結合されている。トランジスタＱ３のコレクタは、
負荷抵抗Ｒ８を介して正の電源に接続されており、また
抵抗Ｒ１０を介してＮＰＮトランジスタＱ４のベースに
結合されている。トランジスタＱ４のエミッタは正の電
源と接地点の間に形成された分圧器の接続点に結合され
ており、その分圧器において抵抗Ｒ９が電源に接続され
抵抗Ｒ１１が接地点に接続されている。従って、トラン
ジスタＱ４のエミッタは約４Ｖでバイアスされる。従っ
て、トランジスタＱ４は、ベース電圧が約４．７Ｖを越
えたときにターンオンされて、それによってそのコレク
タが公称のエミッタ電位になる。トランジスタＱ４のコ
レクタは、例えばＩＣ型ＬＭＣ５５５のような集積回路
Ｕ１のトリガ入力ＴＲおよび入力ＴＨの閾値入力（スレ
ッショルド入力）と制御信号１Ｈ ＳＷとの接続点に直
接接続されている。従って、トリガ入力および閾値入力
が共に４Ｖにクランプされて、バス発生の命令または誤
った信号受信（妨害）から生じた制御信号１Ｈ ＳＷの
変化によってＩＣ Ｕ１の出力状態が変化するのが防止
される。集積回路Ｕ１の閾値入力は、制御信号１Ｈ Ｓ
Ｗの電圧値が約５．３Ｖを越えたときに応動し、その結
果、１Ｆｈ走査周波数が選択される。ＩＣ Ｕ１のトリ
ガ入力は制御信号１Ｈ ＳＷの負の遷移（転移）に応動
して、電圧値が約２．６Ｖより低いときに結果として２
Ｆｈ走査周波数が選択される。
【００１７】回路６５０の動作は次の通りである。回路
６１０に結合されたＨrtパルスの存在によって、トラン
ジスタＱ１がターンオフされ、そのコレクタは、直列接
続の抵抗Ｒ３およびＲ４と直列接続の抵抗Ｒ５およびＲ
６との並列接続の組合わせを介して公称の接地電位をと
る。従って、トランジスタＱ３もターンオフされて、そ
のコレクタは、抵抗Ｒ８を介して公称の電源電圧にな
る。この正の電位はトランジスタＱ４のベースに印加さ
れて、トランジスタＱ４がターンオンして、制御信号１
Ｈ ＳＷと集積回路Ｕ１の接続点を約＋４Ｖの電位に接
続する。ＩＣ Ｕ１のトリガ入力および閾値入力に＋４
Ｖがそれぞれ印加されると、Ｕ１が制御信号１Ｈ ＳＷ
の変化に応動することが防止される。従って、水平周波
数制御信号２０２／４０２の現在の状態は、維持され
て、走査パルスＨrtが存在する間は変化し得ない。従っ
て、水平周波数のいかなる変化も防止され、水平走査段
５００の誤動作（障害、故障）が防止される。
６１０に結合されたＨrtパルスの存在によって、トラン
ジスタＱ１がターンオフされ、そのコレクタは、直列接
続の抵抗Ｒ３およびＲ４と直列接続の抵抗Ｒ５およびＲ
６との並列接続の組合わせを介して公称の接地電位をと
る。従って、トランジスタＱ３もターンオフされて、そ
のコレクタは、抵抗Ｒ８を介して公称の電源電圧にな
る。この正の電位はトランジスタＱ４のベースに印加さ
れて、トランジスタＱ４がターンオンして、制御信号１
Ｈ ＳＷと集積回路Ｕ１の接続点を約＋４Ｖの電位に接
続する。ＩＣ Ｕ１のトリガ入力および閾値入力に＋４
Ｖがそれぞれ印加されると、Ｕ１が制御信号１Ｈ ＳＷ
の変化に応動することが防止される。従って、水平周波
数制御信号２０２／４０２の現在の状態は、維持され
て、走査パルスＨrtが存在する間は変化し得ない。従っ
て、水平周波数のいかなる変化も防止され、水平走査段
５００の誤動作（障害、故障）が防止される。
【００１８】走査パルスが存在しないときに、トランジ
スタＱ１はターンオンし、そのコレクタは公称の電源電
位になる。この正の電位は直列抵抗Ｒ５およびＲ６を介
して結合されて、トランジスタＱ３をターンオンし、次
いでそれによってトランジスタＱ４がターンオフされ
る。トランジスタＱ４がオフ状態のときには、集積回路
Ｕ１の禁止状態が解除され、従って１Ｆｈ動作に対して
信号１Ｈ ＳＷが高レベル電圧値になり、ＩＣ Ｕ１出
力ＳＥＬ．Ｈ．ＦＲＥＱ．が低レベル電圧値になる。同
様に、２Ｆｈが選択されたときには、制御信号１Ｈ Ｓ
Ｗが低レベル電圧値になり、出力ＳＥＬ．Ｈ．ＦＲＥ
Ｑ．が高レベル電圧値Ｔになる。
スタＱ１はターンオンし、そのコレクタは公称の電源電
位になる。この正の電位は直列抵抗Ｒ５およびＲ６を介
して結合されて、トランジスタＱ３をターンオンし、次
いでそれによってトランジスタＱ４がターンオフされ
る。トランジスタＱ４がオフ状態のときには、集積回路
Ｕ１の禁止状態が解除され、従って１Ｆｈ動作に対して
信号１Ｈ ＳＷが高レベル電圧値になり、ＩＣ Ｕ１出
力ＳＥＬ．Ｈ．ＦＲＥＱ．が低レベル電圧値になる。同
様に、２Ｆｈが選択されたときには、制御信号１Ｈ Ｓ
Ｗが低レベル電圧値になり、出力ＳＥＬ．Ｈ．ＦＲＥ
Ｑ．が高レベル電圧値Ｔになる。
【００１９】パルスＨrtの存在または不存在による集積
回路Ｕ１の有利な形態の制御は図１および４の回路ブロ
ック６５５においても使用される。図４において、ＤＡ
Ｃ７００からの電源切換え命令２Ｈ ＶＣＣは、分圧器
を構成する直列接続の抵抗Ｒ１３およびＲ１４に結合さ
れて接地点に結合される。その抵抗間の接続点はトラン
ジスタＱ５のベースに接続され、トランジスタＱ５は、
そのエミッタが接地され、そのコレクタは開放コレクタ
出力として電源制御信号ＳＥＬ．１Ｈ ＶＣＣ６５６を
発生するように接続される。トランジスタＱ５のベース
はＩＣ Ｕ１の放電出力（ＤＩＳ）にも接続される。回
路ブロック６５５の動作は次の通りである。電源切換え
命令は、マイクロコントローラ８００によって発生され
て、バス４２０によってＤＡＣ７００に伝送されて、デ
マルチプレックス（逆多重、分離）されて制御信号２Ｈ
ＶＣＣ７０２が生成される。制御信号７０２が高レベ
ル、例えば約＋９．６Ｖのときには、トランジスタＱ５
がターンオンされて、そのコレクタおよび出力制御信号
ＳＥＬ．１Ｈ ＶＣＣ６５６がトランジスタＱ５の公称
０Ｖの電位（Ｖcesat ）をとる。しかし、トランジスタ
Ｑ５の動作は、ＩＣＵ１の放電出力回路によって制御さ
れ、それによって、そのベースをＩＣ Ｕ１の放電トラ
ンジスタの公称の接地電位Ｖcesat にクランプすること
によって電源制御信号２Ｈ ＶＣＣが反転されるのを防
止（阻止）する。そのようにして、電源切換えが防止さ
れ、信号ＳＥＬ．１Ｈ ＶＣＣ６５６が高レベルを維持
し、１Ｆｈ電源状態、例えばより低い動作電圧を保持す
る。ＩＣ Ｕ１の放電回路は、Ｕ１の出力回路が状態を
変化させときに非能動状態になり、即ち出力信号ＳＥＬ
Ｈ．Ｆｒｅｑ．が２Ｆｈ動作モードの選択に応答して
低レベルになる。従って、２Ｆｈおよびより高い水平周
波数に対する電源を選択するには、走査が非能動状態に
ある間に２Ｆｈ走査周波数を最初に選択する必要があ
る。
回路Ｕ１の有利な形態の制御は図１および４の回路ブロ
ック６５５においても使用される。図４において、ＤＡ
Ｃ７００からの電源切換え命令２Ｈ ＶＣＣは、分圧器
を構成する直列接続の抵抗Ｒ１３およびＲ１４に結合さ
れて接地点に結合される。その抵抗間の接続点はトラン
ジスタＱ５のベースに接続され、トランジスタＱ５は、
そのエミッタが接地され、そのコレクタは開放コレクタ
出力として電源制御信号ＳＥＬ．１Ｈ ＶＣＣ６５６を
発生するように接続される。トランジスタＱ５のベース
はＩＣ Ｕ１の放電出力（ＤＩＳ）にも接続される。回
路ブロック６５５の動作は次の通りである。電源切換え
命令は、マイクロコントローラ８００によって発生され
て、バス４２０によってＤＡＣ７００に伝送されて、デ
マルチプレックス（逆多重、分離）されて制御信号２Ｈ
ＶＣＣ７０２が生成される。制御信号７０２が高レベ
ル、例えば約＋９．６Ｖのときには、トランジスタＱ５
がターンオンされて、そのコレクタおよび出力制御信号
ＳＥＬ．１Ｈ ＶＣＣ６５６がトランジスタＱ５の公称
０Ｖの電位（Ｖcesat ）をとる。しかし、トランジスタ
Ｑ５の動作は、ＩＣＵ１の放電出力回路によって制御さ
れ、それによって、そのベースをＩＣ Ｕ１の放電トラ
ンジスタの公称の接地電位Ｖcesat にクランプすること
によって電源制御信号２Ｈ ＶＣＣが反転されるのを防
止（阻止）する。そのようにして、電源切換えが防止さ
れ、信号ＳＥＬ．１Ｈ ＶＣＣ６５６が高レベルを維持
し、１Ｆｈ電源状態、例えばより低い動作電圧を保持す
る。ＩＣ Ｕ１の放電回路は、Ｕ１の出力回路が状態を
変化させときに非能動状態になり、即ち出力信号ＳＥＬ
Ｈ．Ｆｒｅｑ．が２Ｆｈ動作モードの選択に応答して
低レベルになる。従って、２Ｆｈおよびより高い水平周
波数に対する電源を選択するには、走査が非能動状態に
ある間に２Ｆｈ走査周波数を最初に選択する必要があ
る。
【００２０】以上説明したように、第２および第３の位
相ロックループの動作周波数は、分周器４１５ａを切換
えることによって２：１の比で変えることができる。し
かし、高調波的関係にある(harmonically related)周波
数以外の周波数で、例えば、２．１４ＦｈのＡＴＳＣ１
０８０Ｉ周波数または２．４Ｆｈ水平周波数のＳＶＧＡ
信号で、ＶＣＯの同期を達成するためには、第２の位相
ロックループのＶＣＯを制御してＮＴＳＣ水平周波数の
２．１４倍の周波数と２．４倍の周波数の間の公称の水
平周波数を実現する必要がある。電圧制御発振器３００
において、有利な周波数設定直流（ＤＣ）電位ＦＲＥ
Ｑ．ＳＥＴ３０２は、分周時の公称の水平周波数を発生
する発振器周波数を決定する。周波数設定直流（ＤＣ）
電位は、ディジタル−アナログ変換器によって生成さ
れ、発振器周波数決定回路網の一部を構成する電圧可変
キャパシタまたはバリキャップ(varicap) ダイオードに
印加される。その発振器は位相検出器誤差信号によって
入力同期信号に同期化される。その位相検出器誤差信号
は濾波されて、ＶＣＯ３００の周波数決定回路網の一部
であるインダクタに印加される。簡単に説明すると、周
波数設定直流（ＤＣ）は、直列同調回路網のバリキャッ
プ・ダイオードの端部に印加され、位相誤差信号がその
インダクタの端部に印加される。従って、周波数および
位相制御信号が周波数決定同調回路の両端間に印加され
る。
相ロックループの動作周波数は、分周器４１５ａを切換
えることによって２：１の比で変えることができる。し
かし、高調波的関係にある(harmonically related)周波
数以外の周波数で、例えば、２．１４ＦｈのＡＴＳＣ１
０８０Ｉ周波数または２．４Ｆｈ水平周波数のＳＶＧＡ
信号で、ＶＣＯの同期を達成するためには、第２の位相
ロックループのＶＣＯを制御してＮＴＳＣ水平周波数の
２．１４倍の周波数と２．４倍の周波数の間の公称の水
平周波数を実現する必要がある。電圧制御発振器３００
において、有利な周波数設定直流（ＤＣ）電位ＦＲＥ
Ｑ．ＳＥＴ３０２は、分周時の公称の水平周波数を発生
する発振器周波数を決定する。周波数設定直流（ＤＣ）
電位は、ディジタル−アナログ変換器によって生成さ
れ、発振器周波数決定回路網の一部を構成する電圧可変
キャパシタまたはバリキャップ(varicap) ダイオードに
印加される。その発振器は位相検出器誤差信号によって
入力同期信号に同期化される。その位相検出器誤差信号
は濾波されて、ＶＣＯ３００の周波数決定回路網の一部
であるインダクタに印加される。簡単に説明すると、周
波数設定直流（ＤＣ）は、直列同調回路網のバリキャッ
プ・ダイオードの端部に印加され、位相誤差信号がその
インダクタの端部に印加される。従って、周波数および
位相制御信号が周波数決定同調回路の両端間に印加され
る。
【００２１】電圧制御発振器３００は、図１に示され、
図３に概略的形態で示されている。有利な形態で制御さ
れる発振器３００の動作は次の通りである。マイクロコ
ントローラ８００およびメモリ（図示せず）は、図１に
示されているように例えばＩ 2Ｃバスのようなデータバ
ス４２０を介して周波数設定データにアクセスしてそれ
を出力する。Ｉ2Ｃバスは、種々の制御機能を実現する
ようにディジタル同期プロセッサ４００に接続され、ま
た、データを分離してデータをアナログ電圧に変換する
ディジタル−アナログ変換器７００に接続される。ディ
ジタル−アナログ変換器７００は、周波数切換え制御信
号１Ｈ ＳＷ７０１およびＶＣＯ周波数設定電圧ＦＲＥ
Ｑ．ＳＥＴ３０２を発生する。図３において、周波数設
定電圧ＦＲＥＱ．ＳＥＴ３０２は、抵抗Ｒ１を介して、
抵抗Ｒ３、Ｒ４とキャパシタＣ３の接続点に結合され
る。そのキャパシタＣ３は、抵抗Ｒ１と共に低域通過フ
ィルタを形成し、接地点に結合されている。抵抗Ｒ１お
よびＲ３は、ＤＡＣ７００の基準電圧（ＶRef ）に接続
された抵抗Ｒ３と共に周波数設定電圧に対する分圧器を
形成する。従って、アナログ電圧３０２は、公称上２分
の１にされ、ＤＡＣ基準電圧（Ｖref ）を参照して、バ
イアス電位の約＋３．８Ｖの公称電圧をバリキャップ・
ダイオードＤ１に印加する。抵抗Ｒ１とＲ３の接続点と
キャパシタＣ３は抵抗Ｒ４を介してバリキャップ・ダイ
オードＤ１の陰極に結合される。従って、電圧（Ｖref
）から得られた公称直流（ＤＣ）電圧値とＡＤＣ７０
０からのデータにより決定した周波数設定電圧３０２と
の和が、発振器周波数決定回路網のバリキャップ・ダイ
オードＤ１に印加される。周波数設定電圧３０２は、１
Ｆｈモードおよび２Ｆｈモードにおいて公称０Ｖであ
り、２．４Ｆｈ、例えばＳＶＧＡでの動作が選択された
ときに、約＋７Ｖまで上昇する。
図３に概略的形態で示されている。有利な形態で制御さ
れる発振器３００の動作は次の通りである。マイクロコ
ントローラ８００およびメモリ（図示せず）は、図１に
示されているように例えばＩ 2Ｃバスのようなデータバ
ス４２０を介して周波数設定データにアクセスしてそれ
を出力する。Ｉ2Ｃバスは、種々の制御機能を実現する
ようにディジタル同期プロセッサ４００に接続され、ま
た、データを分離してデータをアナログ電圧に変換する
ディジタル−アナログ変換器７００に接続される。ディ
ジタル−アナログ変換器７００は、周波数切換え制御信
号１Ｈ ＳＷ７０１およびＶＣＯ周波数設定電圧ＦＲＥ
Ｑ．ＳＥＴ３０２を発生する。図３において、周波数設
定電圧ＦＲＥＱ．ＳＥＴ３０２は、抵抗Ｒ１を介して、
抵抗Ｒ３、Ｒ４とキャパシタＣ３の接続点に結合され
る。そのキャパシタＣ３は、抵抗Ｒ１と共に低域通過フ
ィルタを形成し、接地点に結合されている。抵抗Ｒ１お
よびＲ３は、ＤＡＣ７００の基準電圧（ＶRef ）に接続
された抵抗Ｒ３と共に周波数設定電圧に対する分圧器を
形成する。従って、アナログ電圧３０２は、公称上２分
の１にされ、ＤＡＣ基準電圧（Ｖref ）を参照して、バ
イアス電位の約＋３．８Ｖの公称電圧をバリキャップ・
ダイオードＤ１に印加する。抵抗Ｒ１とＲ３の接続点と
キャパシタＣ３は抵抗Ｒ４を介してバリキャップ・ダイ
オードＤ１の陰極に結合される。従って、電圧（Ｖref
）から得られた公称直流（ＤＣ）電圧値とＡＤＣ７０
０からのデータにより決定した周波数設定電圧３０２と
の和が、発振器周波数決定回路網のバリキャップ・ダイ
オードＤ１に印加される。周波数設定電圧３０２は、１
Ｆｈモードおよび２Ｆｈモードにおいて公称０Ｖであ
り、２．４Ｆｈ、例えばＳＶＧＡでの動作が選択された
ときに、約＋７Ｖまで上昇する。
【００２２】ＶＣＯ３００の発振器はＰＮＰトランジス
タＱ３によって形成され、トランジスタＱ３は、そのエ
ミッタが抵抗Ｒ７を介して正の電源に接続され、そのコ
レクタが抵抗Ｒ８とキャパシタＣ４の並列接続を介して
接地点に接続されている。トランジスタＱ３のベース
は、抵抗Ｒ６を介して正の電源に接続され、またキャパ
シタＣ５を介して接地点に結合されている。発振器周波
数は、バリキャップ・ダイオードＤ１とキャパシタＣ４
の並列接続と、調整可能なインダクタＬ１とによって形
成される直列共振回路網によって大部分（概ね）決定さ
れる。抵抗Ｒ４とダイオードＤ１の陰極の接続点とキャ
パシタＣ４とは、キャパシタＣ６を介してトランジスタ
Ｑ３のベースに結合されている。トランジスタＱ３のコ
レクタは、キャパシタＣ８を介して、インダクタＬ１と
図２においてＲ６として示された抵抗との接続点に接続
されており、抵抗Ｒ６は発振器同期化用の処理済み位相
誤差信号２０１を供給する。従って、周波数制御信号お
よび位相同期信号は、素子Ｄ１、Ｃ４およびＬ１によっ
て形成される直列共振回路の両端間に供給される。発振
器の初期同調は、ＤＡＣ電圧３０２を公称０Ｖに設定す
ることによって実行することができ、１ＦｈのＮＴＳＣ
水平同期信号が位相検出器５０に結合されると、インダ
クタＬ１は、その位相検出器誤差信号がその動作範囲内
の中心に来るように調整される。代替的な発振器設定方
法においては、調整できないインダクタＬ１が使用され
る。１Ｆｈの水平周波数同期信号が位相検出器５０に供
給され、ＤＡＣ電圧３０２は、マイクロコントローラに
よってバスを介して、位相検出器誤差信号が中心に来る
まで変えられる。次いで、電圧３０２のこの中心設定値
に対応するデータ値が記憶される。典型例の２．４Ｆｈ
の周波数（レート）で動作するように周波数設定電圧を
決定するためには、その方法が繰返されて、ループを中
心設定したそのデータ値が記憶される。
タＱ３によって形成され、トランジスタＱ３は、そのエ
ミッタが抵抗Ｒ７を介して正の電源に接続され、そのコ
レクタが抵抗Ｒ８とキャパシタＣ４の並列接続を介して
接地点に接続されている。トランジスタＱ３のベース
は、抵抗Ｒ６を介して正の電源に接続され、またキャパ
シタＣ５を介して接地点に結合されている。発振器周波
数は、バリキャップ・ダイオードＤ１とキャパシタＣ４
の並列接続と、調整可能なインダクタＬ１とによって形
成される直列共振回路網によって大部分（概ね）決定さ
れる。抵抗Ｒ４とダイオードＤ１の陰極の接続点とキャ
パシタＣ４とは、キャパシタＣ６を介してトランジスタ
Ｑ３のベースに結合されている。トランジスタＱ３のコ
レクタは、キャパシタＣ８を介して、インダクタＬ１と
図２においてＲ６として示された抵抗との接続点に接続
されており、抵抗Ｒ６は発振器同期化用の処理済み位相
誤差信号２０１を供給する。従って、周波数制御信号お
よび位相同期信号は、素子Ｄ１、Ｃ４およびＬ１によっ
て形成される直列共振回路の両端間に供給される。発振
器の初期同調は、ＤＡＣ電圧３０２を公称０Ｖに設定す
ることによって実行することができ、１ＦｈのＮＴＳＣ
水平同期信号が位相検出器５０に結合されると、インダ
クタＬ１は、その位相検出器誤差信号がその動作範囲内
の中心に来るように調整される。代替的な発振器設定方
法においては、調整できないインダクタＬ１が使用され
る。１Ｆｈの水平周波数同期信号が位相検出器５０に供
給され、ＤＡＣ電圧３０２は、マイクロコントローラに
よってバスを介して、位相検出器誤差信号が中心に来る
まで変えられる。次いで、電圧３０２のこの中心設定値
に対応するデータ値が記憶される。典型例の２．４Ｆｈ
の周波数（レート）で動作するように周波数設定電圧を
決定するためには、その方法が繰返されて、ループを中
心設定したそのデータ値が記憶される。
【００２３】発振器出力信号は、トランジスタＱ３のエ
ミッタから抵抗Ｒ７において取り出されて、結合キャパ
シタＣ６を介してＰＮＰトランジスタＱ４のエミッタに
結合される。トランジスタＱ４はベース接地型の増幅器
として構成されており、そのベースは、キャパシタＣ７
によって接地点に減結合(decouple)され、抵抗Ｒ１１を
介して正の電源に接続されている。トランジスタＱ４の
コレクタは抵抗Ｒ１０を介して接地点に接続されてい
る。従って、発振器出力信号は、抵抗Ｒ１０の両端間に
生じて、ライン・ロックされたクロックＬＬＣ３０１と
して同期処理ＩＣ４００に結合される。
ミッタから抵抗Ｒ７において取り出されて、結合キャパ
シタＣ６を介してＰＮＰトランジスタＱ４のエミッタに
結合される。トランジスタＱ４はベース接地型の増幅器
として構成されており、そのベースは、キャパシタＣ７
によって接地点に減結合(decouple)され、抵抗Ｒ１１を
介して正の電源に接続されている。トランジスタＱ４の
コレクタは抵抗Ｒ１０を介して接地点に接続されてい
る。従って、発振器出力信号は、抵抗Ｒ１０の両端間に
生じて、ライン・ロックされたクロックＬＬＣ３０１と
して同期処理ＩＣ４００に結合される。
【００２４】複数の水平周波数の間の選択は、マイクロ
コントローラ８００からバス４２０を介して結合されて
同期処理ＩＣ４００にアドレス指定された制御命令によ
って開始される。その制御命令ＬＦＳＳは、ＩＣ４００
内の水平およびフレームの発生を開始しまたは停止し、
従って水平駆動出力信号４０３は出力スイッチ４１２ａ
によって示されるように終端される。従って、水平駆動
信号４０３が存在しないときには、水平走査増幅器５０
０は電流を発生するのを停止して、従ってパルスＨrtは
もはや生成されなくなる。マイクロコントローラは、水
平オフ命令ＬＦＳＳに続いて、ディジタル−アナログ変
換器ＤＡＣ７００をアドレス指定して制御ワードを送信
する。ＤＡＣ７００にアドレス指定された第１の制御ワ
ードは水平周波数切換え命令を表し、その命令は、アナ
ログ制御信号１Ｈ ＳＷ７０１としてＤＡＣ７００から
出力され、上述したように切換え（スイッチング）イン
タロック６５０に結合される。ＤＡＣは、第２の制御ワ
ードをも受取って、上述したようにアナログ周波数設定
電位ＦＲＥＱ．ＳＥＴ３０２を発生する。
コントローラ８００からバス４２０を介して結合されて
同期処理ＩＣ４００にアドレス指定された制御命令によ
って開始される。その制御命令ＬＦＳＳは、ＩＣ４００
内の水平およびフレームの発生を開始しまたは停止し、
従って水平駆動出力信号４０３は出力スイッチ４１２ａ
によって示されるように終端される。従って、水平駆動
信号４０３が存在しないときには、水平走査増幅器５０
０は電流を発生するのを停止して、従ってパルスＨrtは
もはや生成されなくなる。マイクロコントローラは、水
平オフ命令ＬＦＳＳに続いて、ディジタル−アナログ変
換器ＤＡＣ７００をアドレス指定して制御ワードを送信
する。ＤＡＣ７００にアドレス指定された第１の制御ワ
ードは水平周波数切換え命令を表し、その命令は、アナ
ログ制御信号１Ｈ ＳＷ７０１としてＤＡＣ７００から
出力され、上述したように切換え（スイッチング）イン
タロック６５０に結合される。ＤＡＣは、第２の制御ワ
ードをも受取って、上述したようにアナログ周波数設定
電位ＦＲＥＱ．ＳＥＴ３０２を発生する。
【００２５】水平駆動４０３をターンオフした後で、そ
れによってパルスＨrtの発生が終了すると、制御信号１
Ｈ ＳＷによって集積回路Ｕ１の状態を変化させること
が許される。ＩＣ Ｕ１から禁止状態が解除されると、
出力信号ＳＥＬ．Ｈ．ＦＲＥＱ．４０２は状態を変化さ
せることができるようになり、それによって、異なる分
周比を選択し、従って位相ロックループに対して異なる
水平周波数を選択することができる。従って、信号４０
２は同期プロセッサ４００に供給されて、水平駆動器
（ドライバ）４５０または水平走査増幅器５００に損傷
（ダメージ）を与えることなく、分周器チェーンに対し
て分周器４１５Ａを挿入しまたはバイパスする。マイク
ロコントローラは、水平走査増幅器５００が非能動状態
(quiescent) にあることを保証し、またそれによって回
路の損傷を回避するために、水平周波数切換え命令を送
信する前に水平オフ命令を送信する。しかし、保護回路
６００は、水平走査パルスＨrtが存在しないときにだけ
信号４０２による水平周波数選択が発生することを保証
することによって、別の保護レベルを与える。従って、
同期プロセッサ４００および走査増幅器５００は、例え
ばＡＤＣ７００によって発生したスプリアス信号により
生じるＶＣＯ分周器の変化、または誤った回路機能、電
源負荷またはＣＲＴアーク放電により生じるＶＣＯ分周
器の変化に対して保護される。
れによってパルスＨrtの発生が終了すると、制御信号１
Ｈ ＳＷによって集積回路Ｕ１の状態を変化させること
が許される。ＩＣ Ｕ１から禁止状態が解除されると、
出力信号ＳＥＬ．Ｈ．ＦＲＥＱ．４０２は状態を変化さ
せることができるようになり、それによって、異なる分
周比を選択し、従って位相ロックループに対して異なる
水平周波数を選択することができる。従って、信号４０
２は同期プロセッサ４００に供給されて、水平駆動器
（ドライバ）４５０または水平走査増幅器５００に損傷
（ダメージ）を与えることなく、分周器チェーンに対し
て分周器４１５Ａを挿入しまたはバイパスする。マイク
ロコントローラは、水平走査増幅器５００が非能動状態
(quiescent) にあることを保証し、またそれによって回
路の損傷を回避するために、水平周波数切換え命令を送
信する前に水平オフ命令を送信する。しかし、保護回路
６００は、水平走査パルスＨrtが存在しないときにだけ
信号４０２による水平周波数選択が発生することを保証
することによって、別の保護レベルを与える。従って、
同期プロセッサ４００および走査増幅器５００は、例え
ばＡＤＣ７００によって発生したスプリアス信号により
生じるＶＣＯ分周器の変化、または誤った回路機能、電
源負荷またはＣＲＴアーク放電により生じるＶＣＯ分周
器の変化に対して保護される。
【００２６】ＩＣ Ｕ１からの出力信号ＳＥＬ．Ｈ．Ｆ
ＲＥＱ．２０２は本発明の低域通過能動フィルタ（ＬＰ
Ｆ）２００に結合され、そのフィルタ２００は図２に示
されており、次の通りに機能する。位相誤差信号Φ Ｅ
ＲＲＯＲ１１は、ＶＣＯ出力を分周した信号４０１と入
力信号同期５の間の位相比較から得られて、入力抵抗Ｒ
１に結合される。入力抵抗Ｒ１は抵抗Ｒ２と直列に接続
されて集積回路増幅器２１０の反転入力に結合されてい
る。抵抗Ｒ１とＲ２の接続点はスイッチＳＷ１の固定接
点１Ｆｈに接続されている。スイッチＳ１の移動接点
は、抵抗Ｒ３とキャパシタＣ３の並列接続と抵抗Ｒ４と
キャパシタＣ４の並列接続との接続点に接続されてい
る。増幅器２１０の出力からその反転入力に周波数依存
の回路網を介して負帰還が与えられる。その周波数依存
回路網は、キャパシタＣ２と、抵抗Ｒ４とキャパシタＣ
４の並列接続回路網と抵抗Ｒ３とキャパシタＣ３の並列
接続回路網との直列接続の組合わせと、によって形成さ
れている。並列回路網Ｒ３、Ｃ３はスイッチＳ１ワイパ
と増幅器２１０の反転入力との間に接続されている。ス
イッチＳ１が位置１Ｆｈを選択したときには、抵抗Ｒ２
は、抵抗Ｒ３とキャパシタＣ３の並列接続と並列に接続
され、その結果、新しく形成された並列回路網Ｒ２、Ｒ
３、Ｃ３は増幅器の利得または周波数応答特性の決定に
ほとんど（僅かしか）影響しない。従って、スイッチ位
置１Ｆｈが選択されて１Ｆｈで同期したときに、増幅器
の利得は入力抵抗Ｒ１によって設定され、周波数応答特
性はキャパシタＣ２および並列回路網Ｒ３、Ｃ３によっ
て決定される。表示装置が１Ｆｈより高い水平周波数で
動作しているとき、スイッチＳ１は位置２Ｆｈを選択
し、抵抗Ｒ２が支配的な利得決定構成要素となり、周波
数応答特性はキャパシタＣ２と並列回路網Ｒ３、Ｃ３お
よびＲ４、Ｃ４の直列接続によって制御（決定）され
る。増幅器２１０の非反転入力は約２．５Ｖの正の電位
にバイアスされる。
ＲＥＱ．２０２は本発明の低域通過能動フィルタ（ＬＰ
Ｆ）２００に結合され、そのフィルタ２００は図２に示
されており、次の通りに機能する。位相誤差信号Φ Ｅ
ＲＲＯＲ１１は、ＶＣＯ出力を分周した信号４０１と入
力信号同期５の間の位相比較から得られて、入力抵抗Ｒ
１に結合される。入力抵抗Ｒ１は抵抗Ｒ２と直列に接続
されて集積回路増幅器２１０の反転入力に結合されてい
る。抵抗Ｒ１とＲ２の接続点はスイッチＳＷ１の固定接
点１Ｆｈに接続されている。スイッチＳ１の移動接点
は、抵抗Ｒ３とキャパシタＣ３の並列接続と抵抗Ｒ４と
キャパシタＣ４の並列接続との接続点に接続されてい
る。増幅器２１０の出力からその反転入力に周波数依存
の回路網を介して負帰還が与えられる。その周波数依存
回路網は、キャパシタＣ２と、抵抗Ｒ４とキャパシタＣ
４の並列接続回路網と抵抗Ｒ３とキャパシタＣ３の並列
接続回路網との直列接続の組合わせと、によって形成さ
れている。並列回路網Ｒ３、Ｃ３はスイッチＳ１ワイパ
と増幅器２１０の反転入力との間に接続されている。ス
イッチＳ１が位置１Ｆｈを選択したときには、抵抗Ｒ２
は、抵抗Ｒ３とキャパシタＣ３の並列接続と並列に接続
され、その結果、新しく形成された並列回路網Ｒ２、Ｒ
３、Ｃ３は増幅器の利得または周波数応答特性の決定に
ほとんど（僅かしか）影響しない。従って、スイッチ位
置１Ｆｈが選択されて１Ｆｈで同期したときに、増幅器
の利得は入力抵抗Ｒ１によって設定され、周波数応答特
性はキャパシタＣ２および並列回路網Ｒ３、Ｃ３によっ
て決定される。表示装置が１Ｆｈより高い水平周波数で
動作しているとき、スイッチＳ１は位置２Ｆｈを選択
し、抵抗Ｒ２が支配的な利得決定構成要素となり、周波
数応答特性はキャパシタＣ２と並列回路網Ｒ３、Ｃ３お
よびＲ４、Ｃ４の直列接続によって制御（決定）され
る。増幅器２１０の非反転入力は約２．５Ｖの正の電位
にバイアスされる。
【００２７】増幅器２１０からの出力は直列接続の抵抗
Ｒ５およびＲ６を介して結合されて、処理済み位相誤差
信号ＰＲＯＣ．Φ ＥＲＲＯＲ２０１が形成されてＶＣ
Ｏ３００を同期化するように結合される。抵抗Ｒ５とＲ
６の接続点はキャパシタＣ１によって接地点に減結合さ
れ、キャパシタＣ１は低域通過フィルタを形成して、例
えばスイッチ（切換え）モード電源動作などにより発生
した高周波数ノイズがスプリアスＶＣＯ位相変調を生じ
させることを防止する。抵抗Ｒ５およびＲ６の接続点
は、ＰＮＰトランジスタＱ１およびＮＰＮトランジスタ
Ｑ２の両エミッタによって形成されるピーク−ピーク・
リミッタ（制限器）またはクリッパに接続される。トラ
ンジスタＱ１のコレクタは接地点に接続され、トランジ
スタＱ２のコレクタは抵抗Ｒ９を介して正の電源に接続
される。トランジスタＱ２のベースは直列接続の抵抗Ｒ
１０とＲ７の接続点に接続される。抵抗Ｒ１０は接地点
に接続され、抵抗Ｒ７は抵抗Ｒ８を介して別の正の電源
に直列接続される。抵抗Ｒ７とＲ８の接続点はトランジ
スタＱ１のベースに接続される。従って、抵抗Ｒ７、Ｒ
８およびＲ１０は分圧器を形成し、その分圧器は約＋
０．３Ｖおよび−２．２Ｖのピーク−ピーク・クリップ
値を決定し、そのピーク−ピーク・クリップ値で処理済
み誤差信号２０１が制限される。
Ｒ５およびＲ６を介して結合されて、処理済み位相誤差
信号ＰＲＯＣ．Φ ＥＲＲＯＲ２０１が形成されてＶＣ
Ｏ３００を同期化するように結合される。抵抗Ｒ５とＲ
６の接続点はキャパシタＣ１によって接地点に減結合さ
れ、キャパシタＣ１は低域通過フィルタを形成して、例
えばスイッチ（切換え）モード電源動作などにより発生
した高周波数ノイズがスプリアスＶＣＯ位相変調を生じ
させることを防止する。抵抗Ｒ５およびＲ６の接続点
は、ＰＮＰトランジスタＱ１およびＮＰＮトランジスタ
Ｑ２の両エミッタによって形成されるピーク−ピーク・
リミッタ（制限器）またはクリッパに接続される。トラ
ンジスタＱ１のコレクタは接地点に接続され、トランジ
スタＱ２のコレクタは抵抗Ｒ９を介して正の電源に接続
される。トランジスタＱ２のベースは直列接続の抵抗Ｒ
１０とＲ７の接続点に接続される。抵抗Ｒ１０は接地点
に接続され、抵抗Ｒ７は抵抗Ｒ８を介して別の正の電源
に直列接続される。抵抗Ｒ７とＲ８の接続点はトランジ
スタＱ１のベースに接続される。従って、抵抗Ｒ７、Ｒ
８およびＲ１０は分圧器を形成し、その分圧器は約＋
０．３Ｖおよび−２．２Ｖのピーク−ピーク・クリップ
値を決定し、そのピーク−ピーク・クリップ値で処理済
み誤差信号２０１が制限される。
【００２８】位相ロックループにおいて、上述したよう
に位相比較器出力濾波特性としては、静的またはロック
された位相安定性と動的またはロックイン(lock-in) 性
能との間の妥当な特性を選択する。例えば、コンピュー
タ生成されたＳＶＧＡ信号との同期化には、狭帯域ＶＣ
Ｏ制御信号が必要であり、或いは狭帯域ＶＣＯ制御信号
によって利益を得ることができ、その狭帯域ＶＣＯ制御
信号は、高い位相安定性を有する発振器および水平周波
数を実現する。しかし、前述したように、ＶＣＲ再生同
期信号は、垂直同期および垂直ブランキング期間の近傍
に急激な水平同期位相変化を含んでいる。この位相変化
の効果をなくしまたは緩和するためには、急激な位相妨
害を受け易くないコンピュータ生成のＳＶＧＡ信号また
は放送信号の何れかに要求されるよりも広い帯域幅をそ
のループが有することが要求される。有利な増幅器２１
０は能動低域通過フィルタとして構成されており、その
出力信号成分は、周波数依存の直列接続回路網Ｃ２、Ｃ
３、Ｃ４およびＲ３、Ｒ４を介して反転入力に対してフ
ィードバックされる。本発明の特徴によれば、スイッチ
Ｓ１は、選択された水平発振器周波数に応答して、スイ
ッチ位置１Ｆｈにおいて抵抗Ｒ２が並列接続Ｒ３、Ｃ３
と並列に接続されて、反転入力と直列のインピーダンス
を形成するように制御される。この抵抗Ｒ２、Ｒ３およ
びＣ３の並列接続は、フィルタ利得(filter gain) また
は周波数応答特性にはほとんど（僅かしか）影響を与え
ない。スイッチ位置１Ｆｈにおいて、フィルタ利得は、
回路網Ｃ２、Ｃ１およびＲ４のインピーダンスを入力抵
抗Ｒ１の値で除算した値によって決定される。明らか
に、ループ動作周波数が直流（ＤＣ）に近づくにつれ
て、キャパシタＣ２のインピーダンスが大きくなり、ル
ープ利得は図５のＡに示されているように上限の状態に
近づく。１Ｆｈ水平周波数スイッチＳ１以外の周波数で
動作するときには、スイッチＳ１は、位置２Ｆｈを選択
するように制御される。スイッチ位置２Ｆｈにおいて
は、フィルタ利得は帰還回路網Ｒ３、Ｃ２、Ｃ１および
Ｒ４のインピーダンスを直列接続の抵抗Ｒ１およびＲ２
の値で除算した値によって決定される。抵抗Ｒ２が抵抗
Ｒ３よりもかなり大きいので、２Ｆｈスイッチ位置にお
ける利得は、１Ｆｈスイッチ位置における利得と比較し
て減少している。従って、能動フィルタ利得および帯域
幅は、水平動作周波数の選択に応じて異なるものになる
ように制御される。
に位相比較器出力濾波特性としては、静的またはロック
された位相安定性と動的またはロックイン(lock-in) 性
能との間の妥当な特性を選択する。例えば、コンピュー
タ生成されたＳＶＧＡ信号との同期化には、狭帯域ＶＣ
Ｏ制御信号が必要であり、或いは狭帯域ＶＣＯ制御信号
によって利益を得ることができ、その狭帯域ＶＣＯ制御
信号は、高い位相安定性を有する発振器および水平周波
数を実現する。しかし、前述したように、ＶＣＲ再生同
期信号は、垂直同期および垂直ブランキング期間の近傍
に急激な水平同期位相変化を含んでいる。この位相変化
の効果をなくしまたは緩和するためには、急激な位相妨
害を受け易くないコンピュータ生成のＳＶＧＡ信号また
は放送信号の何れかに要求されるよりも広い帯域幅をそ
のループが有することが要求される。有利な増幅器２１
０は能動低域通過フィルタとして構成されており、その
出力信号成分は、周波数依存の直列接続回路網Ｃ２、Ｃ
３、Ｃ４およびＲ３、Ｒ４を介して反転入力に対してフ
ィードバックされる。本発明の特徴によれば、スイッチ
Ｓ１は、選択された水平発振器周波数に応答して、スイ
ッチ位置１Ｆｈにおいて抵抗Ｒ２が並列接続Ｒ３、Ｃ３
と並列に接続されて、反転入力と直列のインピーダンス
を形成するように制御される。この抵抗Ｒ２、Ｒ３およ
びＣ３の並列接続は、フィルタ利得(filter gain) また
は周波数応答特性にはほとんど（僅かしか）影響を与え
ない。スイッチ位置１Ｆｈにおいて、フィルタ利得は、
回路網Ｃ２、Ｃ１およびＲ４のインピーダンスを入力抵
抗Ｒ１の値で除算した値によって決定される。明らか
に、ループ動作周波数が直流（ＤＣ）に近づくにつれ
て、キャパシタＣ２のインピーダンスが大きくなり、ル
ープ利得は図５のＡに示されているように上限の状態に
近づく。１Ｆｈ水平周波数スイッチＳ１以外の周波数で
動作するときには、スイッチＳ１は、位置２Ｆｈを選択
するように制御される。スイッチ位置２Ｆｈにおいて
は、フィルタ利得は帰還回路網Ｒ３、Ｃ２、Ｃ１および
Ｒ４のインピーダンスを直列接続の抵抗Ｒ１およびＲ２
の値で除算した値によって決定される。抵抗Ｒ２が抵抗
Ｒ３よりもかなり大きいので、２Ｆｈスイッチ位置にお
ける利得は、１Ｆｈスイッチ位置における利得と比較し
て減少している。従って、能動フィルタ利得および帯域
幅は、水平動作周波数の選択に応じて異なるものになる
ように制御される。
【００２９】２Ｆｈまたはそれより高い水平周波数で動
作している間、スイッチＳ１は２Ｆｈ位置を選択し、そ
の結果、図５のＡの振幅対周波数のプロットにおいて破
線で示されているように、直流（ＤＣ）に近い周波数に
おける利得は約１０ｄＢに近くなる。次いで、利得は、
約１０Ｈｚにおいて０（ゼロ）まで低下し、さらに約１
００Ｈｚにおいては−２０ｄＢに達するまで低下し続け
る。従って、スイッチＳ１が２Ｆｈ位置にあり、２Ｆｈ
モードで動作するときには、０利得帯域幅は約１０Ｈｚ
になる。図５のＢは、破線で示された２Ｆｈモードの２
つの水平周波数に対する位相対周波数のプロットを示し
ている。１ＦｈのＮＴＳＣ周波数で動作するとき、スイ
ッチＳ１は１Ｆｈ位置を選択するように制御され、その
１Ｆｈ位置ではフィルタ利得が増加して１０ｋＨｚを越
える０利得帯域幅が得られる。図５のＡを参照すると、
より高い水平周波数で動作する期間に使用されるフィル
利得と比較して、１Ｆｈで動作する期間により高い低周
波数フィルタ利得が使用される。さらに、そのフィルタ
は、２Ｆｈモードにおいて得られる位相誤差信号帯域幅
と比較してかなり広い位相誤差信号帯域幅を形成する。
能動フィルタの利得および周波数応答の切換えは単一の
スイッチ接点で有利な形態で実現でき、その単一スイッ
チ接点の使用によってプリント回路基板の面積（領域）
が節減でき、それによって、感受性漂遊電磁界受信（妨
害）(susceptibility stray fieldpickup) およびスプ
リアス位相不安定性が減少する。位相ロックループの能
動低域通過フィルタにおける本発明の利得および帯域幅
の切換によって、１つの水平周波数における急激な水平
位相変化に対する速い応答特性が容易に得られ、その一
方で、増強された位相安定性が得られ、また第２の水平
周波数においてジッタがなくなる。
作している間、スイッチＳ１は２Ｆｈ位置を選択し、そ
の結果、図５のＡの振幅対周波数のプロットにおいて破
線で示されているように、直流（ＤＣ）に近い周波数に
おける利得は約１０ｄＢに近くなる。次いで、利得は、
約１０Ｈｚにおいて０（ゼロ）まで低下し、さらに約１
００Ｈｚにおいては−２０ｄＢに達するまで低下し続け
る。従って、スイッチＳ１が２Ｆｈ位置にあり、２Ｆｈ
モードで動作するときには、０利得帯域幅は約１０Ｈｚ
になる。図５のＢは、破線で示された２Ｆｈモードの２
つの水平周波数に対する位相対周波数のプロットを示し
ている。１ＦｈのＮＴＳＣ周波数で動作するとき、スイ
ッチＳ１は１Ｆｈ位置を選択するように制御され、その
１Ｆｈ位置ではフィルタ利得が増加して１０ｋＨｚを越
える０利得帯域幅が得られる。図５のＡを参照すると、
より高い水平周波数で動作する期間に使用されるフィル
利得と比較して、１Ｆｈで動作する期間により高い低周
波数フィルタ利得が使用される。さらに、そのフィルタ
は、２Ｆｈモードにおいて得られる位相誤差信号帯域幅
と比較してかなり広い位相誤差信号帯域幅を形成する。
能動フィルタの利得および周波数応答の切換えは単一の
スイッチ接点で有利な形態で実現でき、その単一スイッ
チ接点の使用によってプリント回路基板の面積（領域）
が節減でき、それによって、感受性漂遊電磁界受信（妨
害）(susceptibility stray fieldpickup) およびスプ
リアス位相不安定性が減少する。位相ロックループの能
動低域通過フィルタにおける本発明の利得および帯域幅
の切換によって、１つの水平周波数における急激な水平
位相変化に対する速い応答特性が容易に得られ、その一
方で、増強された位相安定性が得られ、また第２の水平
周波数においてジッタがなくなる。
【図１】図１は、本発明の種々の回路構成を有する３つ
の位相ロックループを用いた典型例の水平周波数発振器
のブロック図である。
の位相ロックループを用いた典型例の水平周波数発振器
のブロック図である。
【図２】図２は、図１の一部の概略図であって、本発明
の切換え型能動フィルタを示している。
の切換え型能動フィルタを示している。
【図３】図３は、図１の一部を構成する本発明の特徴を
有する電圧制御発振器を示している。
有する電圧制御発振器を示している。
【図４】図４は、図１の一部を構成する本発明のスイッ
チング・インタロックの概略図である。
チング・インタロックの概略図である。
【図５】図５のＡは、図２の本発明の切換え型能動フィ
ルタの利得対周波数の特性を示すプロットを示してい
る。図５のＢは、図２の本発明の切換え型能動フィルタ
の位相対周波数の特性を示すプロットを示している。
ルタの利得対周波数の特性を示すプロットを示してい
る。図５のＢは、図２の本発明の切換え型能動フィルタ
の位相対周波数の特性を示すプロットを示している。
１０ 発振器 ５０ 位相比較器 ２００ 低域通過能動フィルタ ３００ 電圧制御発振器ＶＣＯ ４００ 同期プロセッサ ４５０ 水平駆動器 ５００ 水平走査増幅器 ８００ マイクロコントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジエームズ アルバート ウイルバー アメリカ合衆国 インデイアナ州 インデ イアナポリスノース・アーリントン・ドラ イブ 931
Claims (3)
- 【請求項１】 複数の水平周波数で同期発振を行うよう
に制御される発振器と、 同期パルスの信号源と、 上記発振器に結合された入力と上記信号源に結合された
入力とを有し、これら入力間の位相差を表す出力信号を
発生する位相検出器と、 上記位相検出器に結合されており、上記出力信号を処理
して上記発振器を制御するための制御信号を発生するプ
ロセッサと、 を具え、 上記プロセッサの利得は上記複数の周波数の中の選択さ
れたものに応じて制御されるものである、 複数の周波数で選択的に動作可能な水平周波数信号発生
器。 - 【請求項２】 複数の周波数の水平周波数信号を発生す
る電圧制御発振器と、 水平同期パルスの信号源と、 上記電圧制御発振器および上記水平同期パルスを同期さ
せる同期手段と、 上記同期手段に結合されており、上記同期手段からの電
圧を濾波して、上記電圧制御発振器を同期させるように
結合する能動低域通過フィルタと、 を具え、 上記能動フィルタの帯域幅は上記複数の周波数の中の１
つの周波数での動作に応じて変えられるものである、 同期回路。 - 【請求項３】 複数の周波数で動作可能な電圧制御発振
器と、 同期パルスの信号源と、 上記発振器および上記信号源に結合されており、その入
力間の位相差を表す出力信号を発生する位相検出器と、 上記出力信号が結合され、上記出力信号を濾波して、上
記発振器を制御するための電圧を発生する能動フィルタ
と、 を具え、 上記能動フィルタは、上記複数の周波数の中の第１の周
波数において第１の利得値を有するように制御され、 上記能動フィルタは、上記複数の周波数の中の第２の周
波数において第２の利得値を有するように制御されるも
のである、 複数の水平周波数で動作可能なビデオ表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/130,977 US6233020B1 (en) | 1998-08-07 | 1998-08-07 | Phase lock loop with selectable response |
| US09/130977 | 1998-08-07 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010136093A Division JP2010233248A (ja) | 1998-08-07 | 2010-06-15 | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
| JP2010136094A Division JP2010200383A (ja) | 1998-08-07 | 2010-06-15 | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000106638A true JP2000106638A (ja) | 2000-04-11 |
| JP2000106638A5 JP2000106638A5 (ja) | 2006-09-14 |
Family
ID=22447300
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11223506A Withdrawn JP2000106638A (ja) | 1998-08-07 | 1999-08-06 | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
| JP2010136093A Pending JP2010233248A (ja) | 1998-08-07 | 2010-06-15 | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
| JP2010136094A Pending JP2010200383A (ja) | 1998-08-07 | 2010-06-15 | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010136093A Pending JP2010233248A (ja) | 1998-08-07 | 2010-06-15 | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
| JP2010136094A Pending JP2010200383A (ja) | 1998-08-07 | 2010-06-15 | 水平周波数信号発生器、同期回路、およびビデオ表示装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6233020B1 (ja) |
| EP (1) | EP0979000B1 (ja) |
| JP (3) | JP2000106638A (ja) |
| KR (1) | KR100591962B1 (ja) |
| CN (1) | CN1211996C (ja) |
| DE (1) | DE69934281T2 (ja) |
| MY (1) | MY115925A (ja) |
| TW (1) | TW424396B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400409B1 (en) * | 1998-08-07 | 2002-06-04 | Thomson Licensing Sa | Control of horizontal frequency selection |
| US6856358B1 (en) | 2002-01-16 | 2005-02-15 | Etron Technology, Inc. | Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing |
| DE10243504A1 (de) * | 2002-09-19 | 2004-04-01 | Robert Bosch Gmbh | Schaltungsanordnung und Verfahren zum Abstimmen der Oszillationsfrequenz |
| US7274764B2 (en) * | 2003-11-20 | 2007-09-25 | Avago Technologies General Ip (Singapore) Pte. Ltd | Phase detector system with asynchronous output override |
| US8149331B2 (en) | 2007-05-31 | 2012-04-03 | Gvbb Holdings S.A.R.L | Delay stabilization method and apparatus for video format conversion |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04356888A (ja) * | 1991-06-03 | 1992-12-10 | Hitachi Ltd | 色同期回路 |
| JPH08317299A (ja) * | 1995-05-11 | 1996-11-29 | Boeing Co:The | 音声および映像分配システム |
| JPH0918742A (ja) * | 1995-06-30 | 1997-01-17 | Victor Co Of Japan Ltd | 同期信号回路 |
| JP2000105585A (ja) * | 1998-08-07 | 2000-04-11 | Thomson Consumer Electronics Inc | 水平偏向信号発生装置および水平駆動信号発生装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1444860A (en) * | 1974-12-12 | 1976-08-04 | Mullard Ltd | Frequency synthesiser |
| US4048655A (en) * | 1976-01-05 | 1977-09-13 | Zenith Radio Corporation | Variable speed horizontal automatic phase control |
| MX157636A (es) * | 1984-01-03 | 1988-12-07 | Motorola Inc | Mejoras en circuito de sincronizacion de fase digital de frecuencia multiple |
| JPS62127174U (ja) * | 1986-01-31 | 1987-08-12 | ||
| JPS62187881A (ja) * | 1986-02-14 | 1987-08-17 | ソニー株式会社 | 水平出力回路 |
| JPS62152558U (ja) * | 1986-03-20 | 1987-09-28 | ||
| JPS63253772A (ja) * | 1987-04-09 | 1988-10-20 | Sony Corp | 水平周波数信号発生回路 |
| JPS63288518A (ja) * | 1987-05-20 | 1988-11-25 | Nec Corp | Ｐｌｌ回路 |
| JPH02111937U (ja) * | 1989-02-21 | 1990-09-07 | ||
| JP3019328B2 (ja) * | 1989-07-12 | 2000-03-13 | ソニー株式会社 | テレビジョン受像機 |
| JPH03284062A (ja) * | 1990-03-30 | 1991-12-13 | Nec Home Electron Ltd | ビデオ信号処理装置用ｐｌｌ回路 |
| JPH04365267A (ja) * | 1991-06-13 | 1992-12-17 | Mitsubishi Electric Corp | 時定数可変型ａｆｃ回路 |
| JPH05145784A (ja) * | 1991-11-20 | 1993-06-11 | Matsushita Electric Ind Co Ltd | 位相同期ループ装置 |
| KR950009614B1 (ko) * | 1992-07-28 | 1995-08-25 | 현대건설주식회사 | 조립식 벽판 |
| CA2112290C (en) * | 1993-12-23 | 2004-06-01 | John R. Francis | A clock recovery circuit for serial digital video |
| JPH07302072A (ja) * | 1994-05-06 | 1995-11-14 | Hitachi Ltd | 耐ノイズ，高速引込形ディスプレイ用位相同期回路 |
| JPH0846818A (ja) * | 1994-07-28 | 1996-02-16 | Sanyo Electric Co Ltd | 映像信号処理回路 |
| KR100234243B1 (ko) * | 1994-07-30 | 1999-12-15 | 윤종용 | 위상 동기 루프회로 |
| US5414390A (en) * | 1994-09-12 | 1995-05-09 | Analog Devices, Inc. | Center frequency controlled phase locked loop system |
| JPH08125884A (ja) * | 1994-10-20 | 1996-05-17 | Fujitsu General Ltd | Ｐｌｌ回路 |
| JP3407449B2 (ja) * | 1994-12-28 | 2003-05-19 | 日本ビクター株式会社 | 走査線変換回路 |
| JPH09162730A (ja) * | 1995-11-29 | 1997-06-20 | Internatl Business Mach Corp <Ibm> | Ｐｌｌ回路 |
| JP3679503B2 (ja) * | 1996-06-11 | 2005-08-03 | 松下電器産業株式会社 | 周波数シンセサイザ |
-
1998
- 1998-08-07 US US09/130,977 patent/US6233020B1/en not_active Expired - Lifetime
-
1999
- 1999-07-30 EP EP99115011A patent/EP0979000B1/en not_active Expired - Lifetime
- 1999-07-30 DE DE69934281T patent/DE69934281T2/de not_active Expired - Lifetime
- 1999-08-06 TW TW088113462A patent/TW424396B/zh not_active IP Right Cessation
- 1999-08-06 JP JP11223506A patent/JP2000106638A/ja not_active Withdrawn
- 1999-08-06 MY MYPI99003364A patent/MY115925A/en unknown
- 1999-08-06 KR KR1019990032385A patent/KR100591962B1/ko not_active IP Right Cessation
- 1999-08-09 CN CNB991105974A patent/CN1211996C/zh not_active Expired - Lifetime
-
2010
- 2010-06-15 JP JP2010136093A patent/JP2010233248A/ja active Pending
- 2010-06-15 JP JP2010136094A patent/JP2010200383A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04356888A (ja) * | 1991-06-03 | 1992-12-10 | Hitachi Ltd | 色同期回路 |
| JPH08317299A (ja) * | 1995-05-11 | 1996-11-29 | Boeing Co:The | 音声および映像分配システム |
| JPH0918742A (ja) * | 1995-06-30 | 1997-01-17 | Victor Co Of Japan Ltd | 同期信号回路 |
| JP2000105585A (ja) * | 1998-08-07 | 2000-04-11 | Thomson Consumer Electronics Inc | 水平偏向信号発生装置および水平駆動信号発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69934281D1 (de) | 2007-01-18 |
| EP0979000A3 (en) | 2004-01-28 |
| TW424396B (en) | 2001-03-01 |
| KR100591962B1 (ko) | 2006-06-21 |
| JP2010200383A (ja) | 2010-09-09 |
| JP2010233248A (ja) | 2010-10-14 |
| DE69934281T2 (de) | 2007-06-06 |
| US6233020B1 (en) | 2001-05-15 |
| EP0979000A2 (en) | 2000-02-09 |
| CN1211996C (zh) | 2005-07-20 |
| MY115925A (en) | 2003-09-30 |
| EP0979000B1 (en) | 2006-12-06 |
| KR20000017163A (ko) | 2000-03-25 |
| CN1250306A (zh) | 2000-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010233248A (ja) | 水平周波数信号発生器、同期回路、およびビデオ表示装置 | |
| US6140881A (en) | Display apparatus with a circuit for controlling the input voltage of PLL according to display mode and method | |
| JP2511917B2 (ja) | 映像表示装置 | |
| US4327376A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
| US6229401B1 (en) | Horizontal frequency generation | |
| GB2034137A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
| US5335018A (en) | Digital phase-locked loop | |
| KR100730006B1 (ko) | 수평 주파수 선택의 제어 장치 | |
| JPS62159981A (ja) | ビデオ装置用同期回路 | |
| JP2944676B2 (ja) | テレビジョン装置 | |
| US6519008B1 (en) | Filter circuit | |
| US6420918B2 (en) | Phase control for oscillators | |
| MXPA99007294A (en) | Horizon frequency generation | |
| JP3346954B2 (ja) | テレビジョン信号処理回路 | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| MXPA99007296A (en) | Inspected phase cycle with answer select | |
| KR0137166B1 (ko) | 비디오 디스플레이 장치 | |
| JP2000184230A (ja) | 水平同期回路 | |
| JPH0787357A (ja) | 水平ａｆｃ回路 | |
| JPH06291654A (ja) | Ｐｌｌ回路 | |
| JPH07115637A (ja) | Ｆｍ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060719 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060720 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060810 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061115 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20061121 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080318 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080415 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20080520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090722 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091016 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091021 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100630 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100813 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111020 |