-
Die
Erfindung bezieht sich allgemein auf das Gebiet von horizontalen
Abtastsystemen für
Video-Anzeigevorrichtungen und insbesondere auf die Synchronisation
und Erzeugung von horizontalfrequenten Signalen in Systemen, die
mit mehreren Horizontal-Abtastfrequenzen
betreibbar sind.
-
In
einer Video-Anzeigevorrichtung werden Abtastschaltungen mit einer
synchronisierenden Komponente oder einem von dem Eingangs-Videosignal
abgeleiteten Synchronsignal synchronisiert. Daher muss eine Video-Anzeigevorrichtung,
die mit mehreren Horizontal-Abtastfrequenzen betreibbar ist, auf
eine Horizontal-Abtastfrequenz
für ein
NTSC-Signal mit Normauflösung
von nominal 15.734 kHz oder auf ein hochauflösendes Signal gemäß Advanced
Television Standards Committee ATSC mit einer Horizontal-Abtastfrequenz von
nominal 33.670 kHz mit 1080 aktiven Zeilen und Zeilensprung-Abtastung
(1080I) synchronisieren können.
Außer
der Synchronisierung von gesendeten Videosignalen muss die Vorrichtung
von einem Rechner gesteuerte, nicht gesendete Videosignale anzeigen
können,
wie zum Beispiel ein Supervideo-Graphik-Adaptersignal SVGA mit einer Horizontalfrequenz
von 37.880 kHz.
-
Horizontalfrequenz-Oszillatoren,
die eine Steuerung mit Phasenregelschleifen verwenden, sind allgemein
bekannt und werden in Video-Anzeigevorrichtungen verwendet. Doppelte
und dreifache Phasenregelschleifen sind ebenfalls bekannt und werden
verwendet, um eine funktionelle Trennung zwischen potentiellen Konflikterfordernissen
bei der Erzeugung von Synchronisation und Abtast-Wellenform vorzusehen.
Bei einer Konfiguration mit doppelter Schleife kann eine erste Schleife
eine konventionelle Phasenregelschleife sein, bei der der Ausgang eines
spannungsgesteuerten Oszillators oder ein davon abgeleiteter Ausgang
mit Horizontal-Synchronimpulsen verglichen wird, die von dem anzuzeigenden
Videosignal abgeleitet werden. Die zweite Phasenregelschleife, die
zum Beispiel mit derselben Frequenz arbeitet, ver gleicht den Oszillatorausgang
von der ersten Schleife mit einem horizontalfrequenten Impuls, z.B.
einem Rücklaufimpuls,
der repräsentativ für den Ablenk-Stromfluss
oder davon abgeleitet ist. Die Fehlerspannung aus dem zweiten Phasenvergleich
dient zur Erzeugung eines breitenmodulierten Impulssignals, das
die Auslösung
der Abschaltung der Ablenk-Ausgangsvorrichtung und anschließend die
Rücklauf-Auslösung oder
die Phase jeder Zeile innerhalb der Periode einer Vertikal-Abtastung
bestimmt.
-
Das
Ansprechen der ersten Phasenregelschleife kann für Randzonenempfang von gesendeten
Videosignalen optimiert werden, die unter schlechtem Rauschabstand
leiden. Bei solchen Signalen ist das Ansprechen der ersten Phasenregelschleife
vermutlich relativ langsam. Demzufolge kann die erste Schleife eine
schmale Bandbreite haben, um die Verminderung von Phasenjitter zu
optimieren. Jedoch muss eine Video-Anzeigevorrichtung mit Signalen
von mehreren Quellen und mit unterschiedlichen Horizontalfrequenzen
arbeiten können.
Das Ansprechen der ersten Phasenregelschleife stellt einen Kompromiss
zwischen einer schmalen Bandbreite für minimiertes Phasenjitter
und einer großen
Bandbreite mit schnellem Schleifenansprechen für schnelle Phasenwiederherstellung
dar. Zum Beispiel ist eine Schleife mit schmaler Bandbreite zur
Synchronisation durch störarme,
nicht gesendete, von einem Computer erzeugte Signale geeignet, während eine Schleife
mit großer
Bandbreite und schnellem Ansprechen und schneller Phasenwiederherstellung
zur Synchronisation von Wiedergabesignalen von einem Kassettenrecorder
(VCR) erforderlich ist, wo abrupte Änderungen der Horizontal-Synchron-Impulsphase von
bis zu 10 Mikrosekunden zwischen Beginn und Ende der Vertikel-Austastintervalle
auftreten können. Daher
können
Abstriche im entsprechenden Schleifenansprechen vorgenommen werden,
um eine angemessene schwache Signalfunktion ohne bedeutsame Gesamtverschlechterung
der Empfängerfunktion
vorzusehen. Die zweite Phasenregelschleife hat im allgemeinen ein
schnelleres Schleifenansprechen. Demzu folge kann die zweite Phasenregelschleife
eine größere Bandbreite
haben, die es ihr erlaubt, Änderungen
des Ablenkstroms aufgrund von Speicherzeit-Schwankungen des Horizontal-Ausgangstransistors
oder Abstimmeffekten des Hochspannungs-Transformators zu verfolgen. Eine solche enge
Verfolgung führt
zu einem geraden, nicht gebogenen Raster, das weitgehend unabhängig von
der Strahlstromlast ist.
-
Die
Verwendung von spannungsgesteuerten Oszillatoren zur Erzeugung des
Horizontalfrequenzsignals ist allgemein bekannt. Es ist bekannt,
einen Oszillator zu verwenden, der mit einer Mehrzahl von Eingangs-Horizontal-Synchronfrequenzen
arbeitet, und eine Synchronisation mittels eines Abwärtszählers mit
einer wählbaren
durch zwei teilenden Stufe zu erzielen. Wenn jedoch die Eingangssignale
keine ganzzahligen Horizontal-Abtastfrequenzen
haben, kann ein einfaches Halbieren oder Verdoppeln eines Oszillator-Abwärts-Zählverhältnisses
nicht ohne weiteres eine Synchronisation erzeugen. Wenn außerdem Eingangssignale
stark schwankenden Verzerrungen unterworfen sind, sind unterschiedliche
Verarbeitungseigenschaften erforderlich, um eine optimale Anzeigefunktion
vorzusehen.
-
Ein
Signalgenerator mit einem PLL-System zur Erzeugung eines zeilenverriegelten.
Taktes bei einem Fernsehsystem ist bekannt aus Campbell et al: „FULL CMOS
VIDEO ONIE-LOCKED PHASE-LOCKED LOOP SYSTEM", Proceedings of the International Conference
on Consumer Electronics, Rosemont, B. bis 10. Juni 1993, New York,
IEEE, US, Vol. CONF. 12, 8. Juni 1993, Seiten 256-257. Das PLL-System umfasst insbesondere
einen Oszillator, gefolgt von einem steuerbaren Zähler für einen
Betrieb mit mehreren Frequenzen, einen Sync-Extraktor zur Lieferung
von Synchronimpulsen, einen Phasendetektor und eine Steuerschaltung
zur Erzeugung eines Steuersignals für den Oszillator als Reaktion
auf den Ausgang des Phasendetektors.
-
In
US 5,495,512 wird ein Phasenregelschleifen-System
zur Steuerung eines Frequenzgenerators beschrieben, dessen Frequenz
seinen Ausgang skaliert, und dessen Dämpfungsfaktor konstant bleibt.
In
US 4.024,464 ist
ein Frequenz-Synthesizer offenbart, der von einer Phasenregelschleife
gesteuert wird, wobei die Schleifenverstärkung unabhängig davon konstant gehalten
wird, ob die ausgewählte Frequenz
der Rückkopplung
synchron ausgewählt wurde.
-
Die
Erfindung ist in den Ansprüchen
1, 10 und 14 dargelegt. Bevorzugte Ausführungsformen sind in den Unteransprüchen beschrieben.
-
Die
gegenteiligen Erfordernisse einer Horizontal-Oszillatorsynchronisation mit mehreren
Frequenzen und Synchronsignalen von verschiedenen Quellen werden
durch eine erfindungsgemäße Anordnung
vorteilhafterweise erfüllt.
Ein Horizontalfrequenz-Signalgenerator ist wahlweise mit mehreren Frequenzen
betreibbar. Der Generator umfasst einen Oszillator, der für eine synchrone
Schwingung mit einer Mehrzahl von Horizontalfrequenzen gesteuert wird.
Eine Synchronimpulsquelle ist mit einem Eingang eines Phasendetektors
verbunden, von dem ein anderer Eingang mit dem Oszillator verbunden ist.
Der Phasendetektor erzeugt ein Ausgangssignal, das repräsentativ
für eine
Phasendifferenz zwischen den Eingängen ist. Ein Prozessor ist
mit dem Phasendetektor verbunden, um das Ausgangssignal zu verarbeiten
und ein Steuersignal zur Steuerung des Oszillators zu erzeugen.
Die Prozessorverstärkung wird
als Reaktion auf ausgewählte
der mehreren Frequenzen gesteuert. Bei einer weiteren erfindungsgemäßen Anordnung
umfasst eine Synchronisationsschaltung einen spannungsgesteuerten
Oszillator, der ein Horizontalfrequenz-Signal mit mehreren Frequenzen
erzeugt. Synchronisationsmittel synchronisieren den spannungsgesteuerten
Oszillator mit einer Quelle von Horizongal-Synchronimpulsen. Ein aktives
Tiefpassfilter ist mit den Synchronisationsmitteln verbunden, um
eine Spannung aus den Synchronisationsmitteln für die Synchronisation des spannungsgesteuerten
Oszillators zu filtern. Die Bandbreite des aktiven Filters wird
als Reaktion auf den Betrieb mit einer der mehreren Frequenzen geändert. In
den Zeichnungen stellen dar:
-
1 als
Beispiel ein Blockschaltbild eines Horizontalfrequenz-Oszillators,
der drei Phasenregelschleifen mit verschiedenen erfindungsgemäßen Anordnungen
verwendet;
-
2 ein
schematisches Schaltbild eines Teils von 1, das ein
erfindungsgemäß geschaltetes
aktives Filter zeigt;
-
3 einen
spannungsgesteuerten Oszillator mit erfindungsgemäßen Filtern,
die einen Teil von 1 bilden;
-
4 ein
schematisches Schaltbild der erfindungsgemäßen Schaltverriegelung, die
Teil von 1 bildet;
-
5A eine
graphische Darstellung, die die Charakteristik des Gewinns über der
Frequenz des erfindungsgemäßen geschalteten
aktiven Filters von 2 veranschaulicht;
-
5B eine
graphische Darstellung, die die Charakteristik der Phase über der
Frequenz des erfindungsgemäßen geschalteten
aktiven Filters von 2 veranschaulicht.
-
In 1 ist
ein Horizontalfrequenz-Oszillator und Ablenkverstärker mit
Verwendung von drei Phasenregelschleifen, der mit mehreren Frequenzen
betreibbar ist, dargestellt. In einer ersten Phasenregelschleife 10 wird
ein Eigangs-Videoanzeigesignal, z.B. ein NTSC-Signal mit Normauflösung, einer
Synchronsignal-Abtrennstufe
SS zugeführt,
wo eine Horizontal-Synchronsignal-Komponente abgetrennt wird. Ein spannungsgesteuerter
Oszillator hat eine Frequenz mit dem 32-Fachen einer NTSC-Horizontalfrequenz
1Fh und wird in einem Zähler ÷32 durch 32
geteilt. Das geteilte Oszillatorsignal wird einem Eingang eines
Phasendetektors PD zugeführt,
dessen zweitem Eingang die abgetrennte Synchronkomponente zugeführt wird.
Der resultierende Phasenfehler zwischen dem geteilten Oszillatorsignal
und den abgetennten Synchronsignalen vom Phasendetektor PD dienen
dazu, den spannungsgesteuerten Oszillator 32 Fh zu synchronisieren.
Die funktionellen Elemente von PLL 10 bilden Teil einer
busgesteuerten integrierten Schaltung, zum Beispiel vom Typ TA1276.
Die Horizontal-Synchronkomponente mit Normauflösung wird von PLL 10 einem
Synchronsignal-Quellenwahlschalter SW15 zugeführt, der eine Auswahl zwischen
mehreren Synchronsignalen vorsieht, die als Eingangsquellen die
zweite und dritte gesteuerte Horizontal-Oszillatorschleife 100 bzw. 410 synchronisieren.
Der Wahlschalter SW15 ist als Beispiel mit drei Synchronsignalquellen
dargestellt, nämlich
einem NTSC-Synchronsignal mit Normauflösung, einem Synchronsignal
mit hoher Auflösung, z.B.
ATSC 1080I und einem von einem Computer erzeugten SVGA-Synchronsignal,
jedoch ist die Synchronsignalauswahl als Horizontal-Oszillator-Synchronsignal nicht
auf diese Beispiele beschränkt.
Der Synchronsignal-Schalter SW15 wird durch ein Schaltsignal 15a gesteuert,
das von einem Mikrocontroller 800 als Reaktion auf einen
Benutzerbefehl gesteuert wird, der zum Beispiel von einem Fernbedienungssender
RC erzeugt wird, der über
drahlose Mittel IR mit dem Empfänger
IRR 801 kommuniziert, der die Fernbedienungsdaten in den
Mikrocontroller 800 eingibt. Die Fernbedienung RC erlaubt
die Anzeige der Signalquellenwahl, z.B. Wechsel von Fernseh-Rundfunk-Kanälen TV zwischen
HD- und SD-Sendungen oder Betrachten eines Computerprogramms mit
wählbarer
Anzeige-Auflösung.
-
Die
in 1 dargestellten drei phasenverriegelten Oszillatoren
werden vorteilhafterweise so gesteuert, dass sie eine optimierte
Funktion aufweisen, nicht nur bei Eingangssignalen mit unterschiedlichen Frequenzen,
sondern auch bei Signalen, die Timing-Störungen unterworfen sind. Während der
Anzeige von NTSC-Signalen
werden die Schleifen 10, 100 und 410 verwendet.
NTSC-Signale können von einer
Sendequelle oder einem VCR stammen. Die letztere Quelle kann Synchronsignal-Phasenstörungen derart
unterworfen sein, dass vorteilhafterweise eine Anpassung an Signalstörungen innerhalb
der PLL 100 mittels gesteuerter Auswahl einer Tiefpassfilter-Charakteristik
erfolgt. Die Auswahl von Signaleingängen mit hoher Auflösung, z.B.
ATSC oder SVGA bewirkt, dass die PLL 10 umgangen wird und das
Synchronisationssystem auf zwei gesteuerte Schleifen vermindert
wird, z.B. PLL 100 und PLL 410. Somit wird der
Mikrocontroller 800 benötigt,
um die Eingangs-Videoanzeige-Auswahl als Reaktion auf Benutzerbefehle
zu steuern, um die Synchronsignalquellen-Auswahl als Reaktion auf
die Anzeigeauswahl zu steuern, um die Oszillatorfrequenz und die Tiefpassfilter-Eigenschaften
von Oszillator-Teiler und phasenverriegeltem Oszillator zu steuern.
-
Das
ausgewählte
Synchronsignal 5 vom Schalter 15 wird einem Eingang
eines Phasendetektors 50 zugeführt, um die Synchronisation
der zweiten Phasenregelschleife 100 zu erleichtern. Einem zweiten
Eingang zum Phasendetektor 50 wird das Signal 401 zugeführt, das
durch Teilung des spannungsgesteuerten Oszillatorsignals 301 abgeleitet wird.
Das resultierende Phasenfelhersignal 11 wird tiefpassgefiltert
und zur Steuerung dem VCO 300 zugeführt, so dass Synchronisation
mit dem Horizontal-Eingangs-Video-Anzeigesynchronsignal
erzielt wird. Die dritte Phasenregelschleife 401 vergleicht ein
Signal von dem spannungsgesteuer ten Oszillator VCO 300 mit
einem abtastbezogenen Signal Hrt, z.B. einem abgeleiteten Horizontal-Abtastimpuls,
der aus einem von einem Abtastverstärker 500 erzeugten Abtaststrom
stammt.
-
Die
Mittenfrequenz des Horizontal-Oszillators 300 wird mit
Hilfe von einem Steuerbus bestimmt, z.B. einem I2C-Bus,
der vorteilhafterweise Datenworte überträgt, die unabhängig die
Oszillatorfrequenz und die Tiefpassfilter-Eigenschaften ändert. Außerdem verhindert
eine vorteilhafte Schutzschaltung 600 einen Schaltungsschaden
infolge von zufälligem,
fehlerhaftem oder unerwünschtem
Schalten des durch zwei teilenden Zählers 415A mittels
einer elektronischen Verriegelung.
-
Die
Arbeitsweise der zweiten und dritten Horizontal-Oszillatorschleife und des Abtastverstärkers von 1 ist
wie folgt. Ein Horizontal-Synchronsignal 5, das beispielsweise
als positiver Impuls dargestellt ist, wird durch den Schalter 15 entweder
von der PLL 10 oder Synchronsignalen ausgewählt, die
aus einer Mehrzahl von Eingangs-Anzeigesignalen abgeleitet werden.
Das Synchronsignal 5 wird einem Phasendetektor 50 zugeführt, wo
es mit einem horizontalfrequenten Signal 401 verglichen
wird, das durch Teilen des zeilenverriegelten Taktsignals LLC 301 von
dem spannungsgesteuerten Oszillator VCO 300 erzeugt wird.
Ein Block 400 stellt als Beispiel eine integrierte Ablenk-Verarbeitungsschaltung
IC 400, zum Beispiel vom Typ TDA9151 dar. Die integrierte
Schaltung 400 ist Bus-gesteuert, z.B. durch den I2C-Bus 420 und enthält auch
einen Phasendetektor PLL 3 und Teiler 415 und 415A.
Der Teiler 415A wird durch ein Signal 402 gesteuert,
um Teilungsverhältnisse von 432 bzw. 864 vorzusehen
und dadurch horizontalfrequente Signale in zwei Frequenzbändern, nominal
1Fh und 2Fh zu erzeugen. Das Steuersignal 402 wird dem
Schalter 412 zugeführt,
der den Teiler 415A einfügt oder umgeht, um zwei Teilerverhältnisse
zu erzeugen. Somit arbeitet der spannungsgesteuerte Oszillator VCO 300 nur
in einem Frequenzband von etwa 13,6 MHz, aber er wird mit Horizontalfrequenzen
synchroni siert, die sich um mehr als 2:1 unterscheiden. Beispiele
solcher nicht ganzzahlig bezogenen Horizontalfrequenzen sind NTSC-Signale, bei denen
die durch 1Fh dargestellte Horizontalfrequenz 15.734 kHz beträgt, und
ein ATSC 1080I-Signal mit einer Horizontalfrequenz, die relativ
zu dem NTSC-Signal als 2.14 Fh oder 33.670 kHz dargestellt wird.
Während
der Anzeige von von NTSC abgeleiteten Bildern wählt der Schalter 412 den
Teiler 415A, der ein Teilungsverhältnis von 864:1 vorsieht, was
zu einer Frequenz führt,
die nominell gleich der NTSC-Horizontalfrequenz 1Fh ist. In gleicher
Weise umgeht für
die Anzeige von Bildern mit Horizontalfrequenzen von 2Fh oder größer, zum
Beispiel einem ATSC 1080I-Signal, der Schalter 412 den
Teiler 415A, was zu einem Teilungsverhältnis von 432 führt, das
eine Horizontalfrequenz 2Fh von 31.468 kHz erzeugt, die zweimal
so groß wie
die der NTSC-Norm ist. Die ATSC 1080I-Horizontalfrequenz ist jedoch kein
ganzzahliges Vielfaches des NTSC-Signals 1Fh und ist aktuell 2,14
so groß wie
die NTSC-Frequenz. Um somit Synchronismus mit einem 1080I-Eingangssignal
oder irgendeiner nicht mit 2Fh synchronen Rate zu erzielen, ist
es erforderlich, dass die VCO-Frequenz
in eine Frequenz geändert
wird, die bei Teilung durch 432 zu einer Frequenz führt, die
mit der von ATSC 1080I oder der ausgewählten Eingangssignal-Horizontalrate
synchronisiert werden kann.
-
Das
geteilte zeilenverriegelte Taktsignal 401 wird auch der
dritten Schleife 410 zugeführt, um diese mittels des Phasendetektors
PLL 3 zu synchronisieren, der das Taktsignal 401 mit
einem vom Abtaststrom abgeleiteten Impuls Hrt 501 vergleicht.
Ein Ausgangssignal 403 von PLL 3 wird über eine
Treiberstufe 450 einer Horizontal-Abtaststufe 500 zugeführt, die
einen abtastbezogenen Strom z.B. in einer Anzeigevorrichtung oder
in einer Elektronenstrahl-Ablenkspule erzeugt. Außer der
Zuführung
zu PLL 3 wird der Abtastimpuls Hrt auch der Schutzschaltung 600 und
der Kathodenstrahl-Schutzschaltung 690 zugeführt.
-
Eine
Schutzschaltung 600 ist in 4 dargestellt,
die verschiedene Schutzfunktionen vorsieht, die auf das Vorhandensein
oder Fehlen von Abtaststrom bezogen sind, was durch die Feststellung
des Impulses Hrt 501 angezeigt wird. Der Schaltungsblock 610 stellt
das Vorhandensein oder das Fehlen des Impulses 501 fest
und erzeugt eine aktive niedrige Unterbrechung SCAN-LOSS INTR. 615,
die einem Mikrocontroller μ CONT 800 zugeführt wird.
-
Eine
zweite von der Schaltung 600 vorgesehene Schutzfunktion
ist die Sperrung der Horizontalfrequenzauswahl während des Vorhandenseins des Impulses 501,
d.h. während
der Abtastung. Die Horizontalfrequenz-Auswahldaten werden vom Mikrocontroller 800 durch
den Bus 420 zugeführt.
Daten von dem Bus werden demultiplext, und Frequenzauswahl-Daten
werden von digital in analog durch DAC 700 umgewandelt,
um ein Schaltsignal 1H_SW für
die Zuführung
zum Schaltungsblock 650 zu bilden. Die Schaltung des Blocks 650 erlaubt,
dass der logische Zustand des Signals 1H_SW zur Frequenzauswahl
nur zugeführt
wird, wenn der Abtastverstärker 500 keine
Impulse Hrt erzeugt. Somit wird jede Änderung der Horizontalfrequenz
bis zum Aufhören von
abtastbezogenen Impulsen gesperrt oder verriegelt.
-
Im
Block 610 von 4 werden abtastabgeleitete Impulse
Hrt von einer Diode D1 und einem Ladekondensator C1 positiv über einen
Widerstand R2 zur positiven Versorgung hin gleichgerichtet. Die
Verbindung des Widerstandes R2 und des Kondensators C1 ist mit der
Basis eines PNP-Transistors Q1 mit dem Ergebnis verbunden, dass
die über
dem Kondensator C1 entwickelte positive Ladung den Transistor abschaltet,
wenn ablenkungsbezogene Impulse vorhanden sind. Der Emitter des
Transistors Q1 ist mit einer positiven Spannungsversorgung über eine
Diode D2 verbunden, die einen Basis-Emitter-Zenner-Durchbruch verhindert
und gewährleistet, dass
der Transistor Q1 abschaltet, wenn die von dem Impuls abgeleitete
Ladung an dem Kondensator C1 annähernd
1,4 Volt oder kleiner ist. Der Kollektor des Transistors Q1 ist über eine
Reihenschaltung der Widerstände
R3 und R4 mit Masse verbunden. Die Verbindung der Widerstände ist
mit der Basis eines NPN-Transistors
Q2 verbunden, dessen Emitter an Masse liegt, und dessen Kollektor über einen
Widerstand R7 angeschlossen ist, um ein offenes Kollektor-Ausgangssignal
zu bilden. Wenn somit Impulse Hrt vorhanden sind, wird der Transistor
Q1 abgeschaltet, wodurch wiederum der Transistor Q2 abgeschaltet
wird, wodurch das Ausgangssignal 615 SCAN-LOSS INTR zu
einer offenen Schaltung gemacht wird. Wenn abtastbezogene Impulse
fehlen, z.B. als Folge einer von einem Bus abgeleiteten Steuerfunktion,
eines Ausfalls der Schaltung oder des Röntgenstrahlenschutzes, wird
die über
dem Kondensator C1 entwickelte positive Ladung über die Serienkombination der
Widerstände
R1 und R2 vernichtet, so dass der Kondensator C1 sich auf Massepotential
entladen kann. Wenn das Potential über dem Kondensator C1 nominal
1,4 Volt ist, schaltet der Transistor Q1 ein, wobei der Kollektoranschluss das
nominale Potential an der Kathode der Diode D2 annimmt. Somit wird
dieses positive Potential von etwa 7 Volt am Kollektor des Transistors
Q1 über
den durch die Widerstände
R3 und R4 gebildeten Spannungsteiler der Basis des Transistors Q2
zugeführt, der
einschaltet und den Kollektor und das Ausgangssignal 615 auf
nominales Massepotential bringt. Das Signal 615 ist ein
Unterbrechungssignal, das, wenn es niedrig ist, dem Mikrocontroller 800 signalisiert, dass
ein Abtaststrom in der beispielsweisen Anzeige oder Spule fehlt.
-
Der
Kollektor des Transistors Q1 in 4 ist auch
mit dem Schaltungsblock 650 verbunden, was vorteilhafterweise Änderungen
der von dem Mikrocontroller ausgehenden Horizontalfrequenz zulässt oder
sperrt, und über
den Bus 420 mit einem Digital/Analog-Wandler DAC 700 verbunden.
Der Digital/Analog-Wandler 700 erzeugt ein analoges Steuersignal
1H_SW, das zwei Spannungswerte hat. Wenn das Steuersignal 1H_SW
nominal bei null Volt ist (Vcesat), wird die durch zwei teilende
Stufe des Prozessors 400 umgangen, und der Teiler 415 teilt
das VCO-Ausgangssignal LLC 301 durch 432, um eine Frequenz
in einem höheren
Band von Horizontalfrequenz zu erzeugen, die gleich oder größer als
2Fh sind. Wenn das Steuersignal 1H_SW etwa 9,6 Volt beträgt, wird
die durch zwei teilende Stufe 415A gewählt, die eine kombinierte Division
von 864 erzeugt. Somit wird der vom VCO erzeugte zeilenverriegelte Takt
LLC 301 durch 864 geteilt, um eine nominale Frequenz
von 1Fh zu erzeugen. Der Kollektor des Transistors Q1 ist über die
Reihenschaltung von Widerständen
R5 und R6, die einen Spannungsteiler bilden, mit Masse verbunden.
Die Verbindung der Widerstände
R5 und R6 ist mit der Basis eines NPN-Transistors Q3 verbunden, dessen Emitter
an Masse liegt. Der Kollektor des Transistors Q3 ist mit der positiven
Versorgung über
einen Lastwiderstand R8 verbunden und auch über einen Widerstand R10 mit
der Basis eines Transistors Q4. Der Emitter des Transistors Q4 ist
mit der Verbindung eines Spannungsteilers verbunden, der zwischen
der positiven Versorgung und Masse gebildet wird, wobei der Widerstand
R9 mit der Versorgung und der Widerstand R11 mit Masse verbunden
ist. Somit wird der Emitter des Transistors Q4 mit etwa 4 Volt vorgespannt.
Folglich wird der Transistor Q4 eingeschaltet, wenn die Basisspannung
4,7 Volt übersteigt,
was bewirkt, dass der Kollektor das nominale Emitterpotential annimmt. Der
Kollektor des Transistors Q4 ist direkt mit der Verbindung des Steuersignals
1H_SW und sowohl dem Trigger-Eingang TR als auch dem Schwellwert des
Schwellwert-Eingangs
von Eingang TH der integrierten Schaltung U1, z.B, einem IC vom
Typ LMC 555 verbunden. Somit werden durch Klemmen des Trigger-
und Schwellwert-Eingangs auf 4 Volt Änderungen des Steuersignals
1H_SW als Folge von durch einen Bus erzeugten Befehlen oder fehlerhaft aufgenommener
Signale daran gehindert, den Ausgangszustand des IC-Ul zu ändern. Der
Schwellwert-Eingang der integrierten Schaltung U1 spricht an, wenn
der Spannungswert des Steuersignals 1H_SW etwa 5,3 Volt überschreitet
und führt
zu der Auswahl einer 1Fh-Abtastfrequenz. Der Trigger-Eingang des
IC-U1 spricht auf einen negativen Übergang des Steuersignals 1H_SW
an und führt,
wenn der Spannungswert kleiner als etwa 2,6 Volt ist, zur Auswahl
einer 2Fh-Abtastfrequenz.
-
Die
Arbeitsweise der Schaltung 650 ist wie folgt. Das Vorhandensein
von der Schaltung 610 zugeführten Hrt-Impulsen schaltet
den Transistor Q1 ein, wobei der Kollektor ein nominales Massepotential über die
Parallelkombination der in Reihe geschalteten Widerstände R3 und
R4 und der in Reihe geschalteten Widerstände R5 und R6 annimmt. Somit wird
auch der Transistor Q3 abgeschaltet, wobei der Kollektor die nominale
Versorgungsspannung über dem
Widerstand R8 annimmt. Dieses positive Potential wird der Basis
des Transistors Q4 zugeführt,
der einschaltet und die Verbindung von Steuersignal 1H_SW und der
integrierten Schaltung U1 mit einem Potential von etwa +4 Volt verbindet.
Durch die den Trigger- und Schwellwert-Eingängen des ICs zugeführte Spannung
von 4 Volt wird verhindert, dass U1 auf Änderungen des Steuersignals
1H_SW anspricht. Somit bleibt der gegenwärtige Zustand des ausgewählten Horizontalfrequenz-Steuersignals 202/402 erhalten
und kann nicht geändert
werden, während
Abtastimpulse Hrt vorhanden sind. Somit wird jede Änderung
der Horizontalfrequenz verhindert, und es wird ein Ausfall der Horizontal-Abtaststufe 500 verhindert.
-
Bei
Fehlen von Abtastimpulsen schaltet der Transistor Q1 ein, und der
Kollektor nimmt das nominale Versorgungspotential an. Dieses positive
Potential wird über
Reihenwiderstände
R5 und R6 zugeführt
und schaltet den Transistor Q3 ein, der seinerseits den Transistor
Q4 einschaltet. Bei Abschaltung des Transistors Q4 wird die Sperrung
von der integrierten Schaltung U1 beseitigt, so dass für die 1Fh-Operation
das Signal 1H_SW einen hohen Spannungswert annimmt und der IC-U1-Ausgang SEL.H.FREQ.
einen niedrigen Spannungswert annimmt. Wenn der 2Fh-Betrieb ausgewählt wird, nimmt
in gleicher Weise das Steuersignal 1H_SW eine niedrige Spannung
an, wobei der U1-Ausgang SEL.H.FREQ. einen hohen Spannungswert T
annimmt.
-
Die
vorteilhafte Steuerung der integrierten Schaltung U1 mittels des
Vorhandenseins oder Fehlens des Impulses Hrt wird auch im Schaltungsblock 655 von 1 und 4 verwendet.
In 4 wird ein Stromversorgungs-Schaltbefehl 2H_VCC
von DAC 700 der Serienschaltung von Widerständen R13
und R14 zugeführt,
die einen Spannungsteiler zur Masse bilden. Die Verbindung der Widerstände ist
mit der Basis eines Transistors Q5 verbunden, dessen Emitter an
Masse liegt und dessen Kollektor als offener Kollektorausgang geschaltet
ist, um ein Stromversorgungs-Steuersignal SEL. 1H_VCC 656 zu
erzeugen. Die Basis des Transistors Q5 ist ebenfalls mit einem Entladeausgang
des IC-U1 verbunden. Die Arbeitsweise des Schaltungsblocks 655 ist wie
folgt. Ein Stromversorgungs-Schaltbefehl wird vom Mikrocontroller 800 erzeugt
und über
den Bus 420 zu DAC 700 zwecks Demultiplexen und
Erzeugung eines Steuersignals 2H_VCC 702 übertragen. Wenn
das Steuersignal 702 hoch ist, z.B. etwa +9,6 Volt, wird
der Transistor Q5 eingeschaltet und der Kollektor sowie das Ausgangs-Steuersignal EL.1H_VCC 656 nehmen
ein Potential von nominal 0 Volt (Vcesat) des Transistors Q5 an.
Der Betrieb des Transistors Q5 wird jedoch durch die Entlade-Ausgangsschaltung
des IC U1 gesteuert, die verhindert, dass der Transistor Q5 das
Stromversorgungs-Steuersignal
2H_VCC invertiert, indem die Basis des Entlade-Transistors von IC U1 nominal auf Massepotential
Vcesat geklemmt wird. Somit wird ein Stromversorgungs-Schalten verhindert,
und das Signal SEL.1H_VCC 656 bleibt hoch, wobei ein 1Fh-Stromversorgungs-Zustand,
zum Beispiel eine niedrigere Betriebsspannung, erhalten bleibt.
Die Entladeschaltung des IC U1 wird inaktiv, wenn die Ausgangsschaltung
von U1 ihren Zustand ändert,
d.h. das Ausgangssignal SEL H. Freq als Reaktion auf die Auswahl
einer 2Fh-Betriebsart niedrig wird. Somit erfordert die Strom versorgungs-Auswahl
für 2Fh
und höhere
Horizontalfrequenzen, dass zunächst
eine 2Fh-Abtastfrequenz gewählt
wird, während
die Abtastung inaktiv ist.
-
Wie
beschrieben wurde, kann die Betriebsfrequenz der zweiten und dritten
Phasenregelschleife im Verhältnis
von 2:1 mittels des Schalt-Teilers 415a geändert werden.
Um jedoch eine Synchronisation des VCO mit anderen als den harmonischen
Frequenzen zu erzielen, z.B. mit einer ATSC 1080I-Frequenz von 2,14
Fh oder einem SVGA-Signal mit einer 2,4 Fh-Horizontalfrequenz, ist
es erforderlich, dass der VCO der zweiten Phasenregelschleife so gesteuert
wird, dass eine nominale Horizontalfrequenz zwischen dem 2,14-Fachen
und dem 2,4-Fachen einer NTSC-Horizontalfrequenz erzielt wird. In dem
spannungsgesteuerten Oszillator 300 bestimmt ein vorteilhaftes
Frequenz-einstellendes Gleichspannungspotential FREQ. SET 302 eine
Oszillatorfrequenz, die bei Teilung eine nominale Horizontalfrequenz
erzeugt. Das Frequenzeinstellende Gleichspannungspotential wird
von einem Digital/Analog-Wandler erzeugt und einem spannungsvariablen Kondensator
oder einer Varicap-Diode zugeführt,
die Teil des Netzwerks zur Bestimmung der Oszillatorfrequenz bildet.
Der Oszillator wird mit dem Eingangs-Synchronisationssignal mittels
eines Phasendetektor-Fehlersignals bestimmt, das gefiltert und einem
Induktor zugeführt
wird, der Teil des die Frequenz bestimmenden Netzwerks des VCO 300 ist. Einfacher
ausgedrückt
wird dem Varicap-Diodenende des seriell abgestimmten Netzwerks eine
die Frequenz einstellende Gleichspannung zugeführt, wobei das Phasenfehlersignal
am Induktorende zugeführt wird.
Somit werden Frequenz- und Phasen-Steuersignale über der die Frequenz bestimmenden
abgestimmten Schaltung zugeführt.
-
Der
spannungsgesteuerte Oszillator 300 ist in 1 dargestellt
und in schematischer Form in 3 gezeigt.
Die Arbeitsweise des vorteilhafterweise gesteuerten Oszillators 300 ist
wie folgt: Der Mikrocontroller 800 und ein Speicher (nicht
darge stellt) nehmen Zugriff und geben Frequenz-Einstelldaten über den
Datenbus 420, z.B. einen I2C-Bus
aus, wie in 1 dargestellt ist. Der I2C-Bus ist mit einem digitalen Sync-Prozessor 400 verbunden,
um verschiedene Steuerfunktionen vorzusehen, und mit einem Digital/Analog-Wandler 700,
der Daten abtrennt und in analoge Spannungen umwandelt. Der Digital/Analog-Wandler 700 erzeugt
ein Frequenz-Schalt-Steuersignal 1H_SW 701 und die VCO-Frequenz-Einstellspannung
FREQ.SET 302. In 3 wird die
Frequenz-Einstellspannung
FREQ. SET 302 über
einen Widerstand R1 mit der Verbindung der Widerstände R3,
R4 und der Kapazität
C3 verbunden, wodurch in Verbindung mit dem Widerstand R1 ein Tiefpassfilter zu
Masse gebildet wird. Die Widerstände
R1 und R3 bilden einen Spannungsteiler für die Frequenz-Einstellspannung,
wobei der Widerstand R3 mit der DAC 700-Bezugsspannung (VRef) verbunden
ist. Somit wird die analoge Spannung 302 nominal halbiert
und auf die DAC-Bezugsspannung (Vref) bezogen, um eine nominale
Spannung von etwa +3,8 Volt an Vorspannpotential der Varicap-Diode D1 zuzuführen. Die Verbindung
der Widerstände
R1, R3 mit dem Kondensator C3 ist mit der Kathode der Varicap-Diode D1 über einen
Widerstand R4 verbunden. Somit wird der nominale Gleichspannungswert,
der von der Spannung (Vref) abgeleitet ist, plus einer Daten-bestimmten
Frequenz-Einstellspannung 302 von dem ADC 700 der
Varicap-Diode D1 des die Oszillatorfrequenz bestimmenden Netzwerks
zugeführt.
Die Frequenz-Einstellspannung 302 ist nominal 0 Volt bei den
1Fh- und 2Fh-Betriebsarten und steigt, wenn die Betriebsart mit
2.4Fh, z.B. SVGA, gewählt
wird, auf etwa +7 Volt an.
-
Der
Oszillator von VCO 300 wird durch den PNP-Transistor Q3
gebildet, dessen Emitter mit einer positiven Versorgung über einen
Widerstand R7 verbunden ist, und dessen Kollektor über eine
parallele Kombination eines Widerstandes R8 und eines Kondensators
C4 mit Masse verbunden ist. Die Basis des Transistors Q3 ist mit
der positiven Versorgung über einen
Widerstand R6 und über
einen Kondensator C5 mit Masse verbunden. Die Oszillatorfrequenz
wird weitgehend durch ein Serien-Resonanzwerk bestimmt, das durch
eine einstellbare Induktivität
L1 und eine Parallel-Kombination
von Varicap-Diode D1 und Kondensator C4 gebildet wird. Die Verbindung von
Widerstand R4, Kathode der Diode D1 und Kondensator C4 ist mit der
Basis des Transistors Q3 über einen
Kondensator C6 verbunden. Der Kollektor des Transistors Q3 ist über einen
Kondensator C8 mit der Verbindung von Indiktivität L1 und einem in 2 mit R6
bezeichneten Widerstand verbunden, der das verarbeitete Phasenfehlersignal 201 für die Oszillator-Synchronisation zuführt. Somit
werden die Frequenzsteuer- und die Phasen-Synchronisationssignale über dem
durch die Elemente C1, C4, L1 gebildeten Serien-Resonanz-Netzwerk
zugeführt.
Die Anfangs-Abstimmung des Oszillators kann durch Einstellen der
DAC-Spannung 302 auf nominal 0 Volt erzielt werden, wobei
ein 1Fh, NTSC-Horizontal-Synchronsignal dem Phasendetektor 50 zugeführt wird, und
die Induktivität
L1 auf die Mitte des Phasendetektor-Fehlersignals innerhalb seines
Arbeitsbereiches eingestellt wird. Bei einem alternativen Oszillator-Einstellverfahren
wird eine nicht einstellbare Induktivität L1 verwendet. Ein Horizontalfrequenz-Synchronsignal
mit 1Fh wird dem Phasendetektor 50 zugeführt, und
die DAC-Spannung 302 wird durch den Mikrocontroller über den
Bus geändert,
bis das Phasendetektor-Fehlersignal
zentriert ist. Der diesem zentrierten Wert der Spannung 302 entsprechende Datenwert
wird dann gespeichert. Um die Frequenz-Einstellspannung für den Betrieb
mit beispielsweise einer 2,4Fh-Rate zu bestimmen, wird das unmittelbar
vorhergehende Verfahren mit dem Datenwert wiederholt, der die gespeicherte
Schleife zentriert hat.
-
Das
Oszillator-Ausgangssignal wird aus dem Emitter des Transistors Q3
am Widerstand R7 herausgezogen und dem Emitter des PNP-Transistors Q4 über einen
Kopplungskondensator C6 zugeführt. Der
Transistor Q4 ist als Basisverstärker
ausgeführt, dessen
Ba sis von Masse durch einen Kondensator C7 entkoppelt ist und mit
einer positiven Versorgung über
einen Widerstand R11 verbunden ist. Der Kollektor des Transistors
Q4 ist über
einen Widerstand R10 mit Masse verbunden. Somit wird das Oszillator-Ausgangssignal über dem
Widerstand R10 entwickelt und dem Sync-Verarbeituns-IC 400 als zeilenverriegelter
Takt LLC 301 zugeführt.
-
Die
Auswahl zwischen den mehreren horizontalen Frequenzen wird über einen
Steuerbefehl ausgelöst,
der von dem Mikrocontroller 800 über den Bus 420 zum
Sync-Verarbeitungs-IC 400 geleitet wird. Der Steuerbefehl
LFSS startet oder stoppt die Horizontal- und Vollbild-Erzeugung
innerhalb des IC 400, wodurch das Horizontal-Ansteuer-Ausgangssignal 403 beendet
werden kann, wie durch den Ausgangsschalter 412a dargestellt.
Somit beendet bei Fehlen des Horizontal-Ansteuersignals 403 der
Horizontal-Abtastverstärker 500 die
Erzeugung von Stromfluss, und demzufolge wird der Impuls Hrt nicht mehr
erzeugt. Nach dem Horizontal-Aus-Befehl LFSS überträgt der Mikrocontroller
an den Digital/Analog-Wandler DAC 700 adressierte Steuerworte.
Ein erstes an den DAC 700 adressiertes Steuerwort kann
ein Horizontalfrequenz-Schaltbefehl sein, der von dem DAC 700 als
analoges Steuersignal 1H_SW, 701, ausgegeben wird und wie
beschrieben der Schaltverriegelung 650 zugeführt wird.
Der DAC kann auch ein zweites Steuerwort empfangen, das wie beschrieben
ein analoges Frequenz-Einstellpotential FREQ.SET 302 erzeugt.
-
Nach
Abschaltung der Horizontal-Ansteuerung 403, und damit der
Beendigung der Erzeugung des Impulses Hrt, wird zugelassen, dass
das Steuersignal 1H_SW den Zustand der integrierten Schaltung U1 ändert. Mit
der vom IC U1 beseitigten Sperrung kann das Signal SEL.H.FREQ. 402 den
Zustand ändern
und dadurch ein anderes Teilerverhältnis und somit eine andere
Horizontalfrequenz für
die Phasenregelschleifen auswählen.
Somit wird das Signal 402 dem Sync-Prozessor 400 zugeführt, wodurch bewirkt
wird, dass der Teiler 415A in die Teilerkette eingefügt wird
oder von der Teilerkette umgangen wird, ohne einen Schaden des Horizontal-Treibers 450 oder
des Horizontal-Abtastverstärkers 500 zu verursachen.
Der Mikrocontroller überträgt den Horizontal-Aus-Befehl
vor Übertragung
des Horizontalfrequenz-Schaltbefehls, um zu gewährleisten, dass der Horizontal-Abtastverstärker 500 ruhig
ist und dadurch ein Schaden der Schaltung vermieden wird. Die Schutzschaltung 600 sorgt
für einen
weiteren Schutzpegel durch Sicherstellung, dass die Horizontalfrequenz-Auswahl
durch das Signal 402 nur bei Fehlen des Horizontal-Abtastimpulses
Hrt auftreten kann. Der Sync-Prozessor 400 und der Abtastverstärker 500 werden
gegen VCO-Teileränderungen geschützt, die
von schädlichen
Signalen herrühren, die
zum Beispiel durch ADC 700 erzeugt werden, oder die von
fehlerhaften Schaltungsfunktionen, Stromversorgungs-Belastungen
oder CRT-Überchlägen herrühren.
-
Das
Ausgangssignal vom IC U1, SEL.H.FREQ. wird auch dem erfindungsgemäßen aktiven
Tiefpassfilter 200 zugeführt, das in 2 dargestellt
ist und wie folgt funktioniert. Ein Phasenfehlersignal Φ ERROR 11,
das von dem Phasenvergleich zwischen dem Signal 401 geteilt
durch VCO und dem Eingangssignal Sync 5 herrührt, wird
dem Eingangs-Widerstand R1 zugeführt.
Der Eingangs-Widerstand R1 ist in Reihe mit dem Widerstand R2 mit
einem invertierenden Eingang eines als integrierte Schaltung ausgebildeten
Verstärkers 200 verbunden.
Die Verbindung der Widerstände
R1 und R2 ist mit einem festen Kontakt 1Fh des Schalters S1 verbunden.
Der bewegliche Kontakt des Schalters S1 ist mit der Verbindung einer
Parallel-Kombination aus Widerstand R3 und Kondensator C3 und einer Parallel-Kombination
von Widerstand R4 und Kondensator C5 verbunden. Eine negative Rückkopplung
wird vom Ausgang des Verstärkers 210 dem
invertierenden Eingang über
ein frequenzabhängiges Netzwerk
zugeführt,
das durch den Kondensator C2 und die in Reihe geschaltete Kombination
von parallelen Netzwerken aus Widerstand R4 und Kondensator C4 und
Widerstand R3 und Kondensator C3 gebildet wird. Das Parallel-Netzwerk
R3, C3 liegt zwischen dem Schleifer des Schalters S1 und dem invertierenden
Eingang des Verstärkers 210.
Wenn der Schalter S1 die Position 1Fh wählt, wird der Widerstand R2
parallel zu der Parallel-Kombination von Widerstand R3 und Kondensator
C3 mit dem Ergebnis geschaltet, dass das neu gebildete parallele
Netzwerk R2, R3, C3 wenig Wirkung bei der Bestimmung der Verstärkung oder
des Frequenzverlaufs hat. Somit wird bei Synchronisierung bei 1Fh
bei der gewählten
Schalterposition 1Fh die Verstärkung
durch den Eingangswiderstand R1 eingestellt, wobei der Frequenzverlauf
durch den Kondensator C2 und das Parallel-Netzwerk R3, C3 bestimmt
wird. Wenn die Anzeige mit einer Horizontalfrequenz arbeitet, die
größer als
1Fh ist, wählt
der Schalter S1 die Position 2Fh, und der Widerstand R2 wird die
vorherrschende die Verstärkung
bestimmende Komponente, wobei der Frequenzverlauf durch die Reihenkombination von
Kondensator C2 und den Parallel-Netzwerken R3,
C3 und R4, C4 gesteuert wird. Der nicht invertierende Eingang des
Verstärkers 210 wird
auf ein positives Potential von etwa 2.5 Volt vorgespannt.
-
Der
Ausgang des Verstärkers 210 verläuft über die
Reihenschaltung der Widerstände
R5 und R6, um ein verarbeitetes Phasenfehlersignal PROC. Φ ERROR 201 zur
Synchronisierung des VCO 300 zu bilden. Die Verbindung
der Widerstände
R5 und R6 ist von Masse durch einen Kondensator C1 entkoppelt, der
ein Tiefpassfilter bildet, um die Erzeugung von Hochfrequenzrauschen
zu verhindern, das zum Beispiel durch Betrieb mit einem Schaltnetzteil aus
der Erzeugung einer schädlichen
VCO-Phasenmodulation erzeugt wird. Die Verbindung der Widerstände R5 und
R6 ist mit einem Spitze-Spitze-Begrenzer oder Clipper verbunden,
der durch die Emitter von PNP-Transistor Q1 und NPN-Transistor Q2 gebildet
wird. Der Kollektor des Transistors Q1 ist mit Masse verbunden,
während
der Kollektor des Transistors Q2 über einen Widerstand R9 mit
einer positiven Versorgungsspannung verbunden ist. Die Basis des
Transistors Q2 ist mit der Verbindung der Reihenschaltung aus den
Widerständen
R10 und R7 verbunden. Der Widerstand R10 ist mit Masse verbunden,
und der Widerstand R7 liegt in Reihe mit einer weiteren positiven
Stromversorgung über
einen Widerstand R8. Die Verbindung der Widerstände R7 und R8 ist mit der Basis
des Transistors Q1 verbunden. Somit bilden die Widerstände R7,
R8 und R10 einen Spannungsteiler, der die Spitze-Spitze-Begrenzungswerte von etwa +0,3
Volt und +2,2 Volt bestimmt, bei denen das verarbeitete Fehlersignal 201 begrenzt
wird.
-
Wie
beschrieben worden ist, ist in einer Phasenregelschleife die Auswahl
der Phasendetektor-Ausgangsfilterung ein Kompromiss zwischen statischer
oder verriegelter Phasenstabilität
und dynamischer oder Verriegelungsfunktion. Zum Beispiel kann die
Synchronisation mit einem durch einen Computer erzeugten SVGA-Signal ein schmalbandiges
VCO-Steuersignal erfordern oder daraus Nutzen ziehen, das eine hochphasenstabile
Oszillator- und Horizontalfrequenz liefert. Wie zuvor beschrieben, können jedoch
die VCR-Wiedergabe-Synchronsignale abrupte horizontale Synchronsignal-Phasenänderungen
in der Nähe
der Vetikal-Synchronsignale und Vertikal-Austastintervalle enthalten.
Um die Wirkung dieser Phasenänderung
zu verhindern oder zu verringern, ist es erforderlich, dass die
Schleife eine größere Bandbreite
hat als sie für
entweder durch Computer erzeugte SVGA-Signale oder gesendete Signale
benötigt
wird, die nicht abrupten Phasenstörungen unterworfen sind. Vorteilhafterweise
ist der Verstärker 210 als
aktives Tiefpassfilter ausgebildet, wobei Ausgangssignal-Komponenten
zu dem invertierenden Eingang über
das frequenzabhängige
in Reihe geschaltete Netzwerk C2, C3, C4 und R3, R4 zurückgeführt werden.
Gemäß einem
erfindungsgemäßen Aspekt
wird der Schalter S1 als Reaktion auf eine ausgewählte Horizontal-Oszillatorfrequenz
so gesteuert, dass in der Schalterposition 1Fh der Widerstand R2
parallel mit der Parallel-Kombination aus R3, C3 geschaltet wird,
um eine Impedanz in Reihe mit dem invertierenden Eingang zu bilden.
Diese Parallel-Kombination der Widerstände R2, R3 und von C3 erzeugt
eine geringe Wirkung auf die Filterverstärkung oder den Frequenzverlauf.
In der Schalterposition 1Fh wird die Filterverstärkung durch die Impedanz des
Netzwerks C2, C1 und R4, geteilt durch den Wert des Eingangs-Widerstands
R1, bestimmt. Natürlich
wird, wenn die Schleifen-Betriebsfrequenz sich DC nähert, die
Impedanz des Kondensators C2 groß, und die Schleifenverstärkung nähert sich
einem oberen Grenzzustand, wie in 5A dargestellt
ist. Bei Betrieb bei einer anderen als der 1Fh-Horizontalfrequenz
wird der Schalter S1 so gesteuert, dass er die Position 2Fh auswählt. In
der Schalterposition 2Fh wird die Filterverstärkung durch die Impedanz des
Rückkopplungs-Netzwerks R3, C2,
C1 unc R4, geteilt durch die Reihenkombination der Widerstände R1 und
R2, bestimmt. Da der Widerstand R2 bedeutend größer als der Widerstand R3 ist,
wird die Verstärkung
in der 2Fh-Schalterposition relativ zu dem der 1Fh-Positon vermindert.
Somit wird die Verstärkung
des aktiven Filters und die Bandbreite so gesteuert, dass sie in
Abhängigkeit von
der Wahl der Horizontal-Betriebsfrequenz unterschiedlich sind.
-
Bei
Betrieb mit einer Horizontalfrequenz von 2Fh oder höher wählt der
Schalter S1 die 2Fh-Position mit dem Ergebnis, dass die Verstärkung bei
Frequenzen nahe DC annähernd
10 dB ist, was durch die gestrichelte Linie in dem Diagramm von
Amplitude über
der Frequenz in 5A veranschaulicht ist. Die
Verstärkung
fällt dann
bei etwa 10 Hz auf null und setzt seinen Fall fort, bis er bei etwa
100 Hz –20
dB erreicht. Bei Betrieb in einer 2Fh-Betriebsart mit dem Schalter
S1 in der 2Fh-Position ist die Null-Gewinn-Bandbreite etwa 10 Hz. 5B zeigt
Diagramme der Phase über
der Frequenz für
die zwei Horizontalfrequenzen bei der durch eine gestrichelte Linie
gezeigten 2Fh-Betriebsart. Bei Betrieb mit einer NTSC-Frequenz von
1FH wird der Schalter S1 so gesteuert, dass er die 1Fh-Position
auswählt,
die die Filterver stärkung
erhöht
und eine Null-Verstärkungs-Bandbreite
oberhalb von 10 kHz vorsieht. 5A veranschaulicht,
dass eine größere Niederfrequenz-Filterverstärkung während der
Operation bei 1Fh verwendet wird, als während des Betriebes bei höheren Horizontalfrequenzen.
Außerdem
erzeugt das Filter eine beträchtlich
größere Phasenfehlersignal-Bandbreite
als sie in der 2Fh-Betriebsart
erreicht wird. Die Umschaltung von Verstärkung des aktiven Filters und
Frequenzverlauf wird vorteilhafterweise mit einem einzigen Schalterkontakt
erzielt, der Einsparungen im Bereich der gedruckten Leiterplatte liefert
und folglich die Empfindlichkeit für die Aufnahme von Streufeldern
und schädliche
Phaseninstabilität
vermindert. Das erfindungsgemäße Schalten
von Verstärkung
und Bandbreite in einem aktiven Tiefpassfilter einer Phasenregelschleife
erleichtert das schnelle Ansprechen auf abrupte Änderungen der Horizontalphase
bei einer Horizontalfrequenz, während
eine verbesserte Phasenstabilität
und Freiheit von Jitter bei einer zweiten Horizontalfrequenz erzielt wird.