CN1250306A - 具有可选响应的锁相环 - Google Patents

具有可选响应的锁相环 Download PDF

Info

Publication number
CN1250306A
CN1250306A CN99110597A CN99110597A CN1250306A CN 1250306 A CN1250306 A CN 1250306A CN 99110597 A CN99110597 A CN 99110597A CN 99110597 A CN99110597 A CN 99110597A CN 1250306 A CN1250306 A CN 1250306A
Authority
CN
China
Prior art keywords
frequency
frequencies
horizontal
oscillator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99110597A
Other languages
English (en)
Other versions
CN1211996C (zh
Inventor
J·A·韦博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Digital Madison Patent Holding SAS
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of CN1250306A publication Critical patent/CN1250306A/zh
Application granted granted Critical
Publication of CN1211996C publication Critical patent/CN1211996C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

一种用于标准广播源或高清晰度广播源产生的画面,甚至是计算机产生的画面的视频显示装置。为了显示这些源的画面,水平频率信号发生器可选择地工作在多种频率之下。该发生器包括受控用于对多种水平频率的振荡同步的振荡器(300);一端与鉴相器(50)的输入端相联,另一输入端与振荡器(300/400)相联。鉴相器(50)产生代表输入之间相位差的输出信号(11)。处理器(200)耦合到鉴相器(50)用于处理输出信号(11)并产生控制振荡器(300/400)的控制信号(201)。根据对多个频率的选定频率控制处理器(200)的增益。

Description

具有可选响应的锁相环
本发明总体上讲涉及的视频装置的水平扫描系统，具体讲涉及能在多种水平扫描频率下工作的系统中水平速率信号的同步及产生。
在视频显示装置中，扫描电路与一个同步信号或一个从输入视频信号中提取出来的同步是同步的。这样，能在多种水平扫描频率下工作的视频显示装置必须要能够与标准清晰度的NTSC信号的水平扫描频率15.734kHz保持同步，或是同具有1080行有效行并采用隔行扫描(1080I)的高清晰度(高级电视标准委员会，ATSC)信号的水平扫描频率33670kHz保持同步。除了同广播的视频信号保持同步之外，可能还要求设备能显示计算机生成的非广播的视频信号，比如，水平频率为37880kHz的超级视频图形适配器信号或SVGA信号。
众所周知，在视频显示装置中通常要采用具有锁相环控制的水平频率振荡器。通常情况下要使用两个或三个锁相环来满足同步和扫描波形发生相互矛盾的需求之间的功能分离。在双环系统中，第一个环可能是传统的锁相环，在这个锁相环中，压控振荡器的输出或对压控振荡器输出进行分频后的输出将与从要显示的视频信号中提取出来的水平同步脉冲进行比较，第二个锁相环，假定工作频率相同，它将对第一个环振荡器的输出与水平速率脉冲进行比较，比如从偏转电流中提取或表示偏转电流的回扫脉冲电压。第二次相位比较得到的误差电压将用来生成一个宽度被调制的脉冲信号，该信号将决定偏转输出装置关闭的开始，以及后来的回扫的开始，或是垂直扫描期间每一行的相位。
第一个锁相环的响应可以进行优化以适应信噪比低的广播视频信号的边缘区域接收。这类信号要求第一锁相环的响应相对较低。因此，第一个环的带宽要很窄的才能进行优化减少相位的抖动。但是由于视频显示装置需要能在不同的信号源并且在不同水平频率下工作，所以第一个锁相环的响应是在窄带和宽带之间的折中，窄带是为了使相位抖动最小，而宽带、很快的环路响应是为了实现快速的相位恢复。比如说，窄带的环比较适合于同步低噪声、非广播的计算机产生的信号，而在同步视频录象机(VCR)回放的信号时就要求环路是宽带的、有快速的环路响应、能实现快速相位恢复，因为VCR信号的水平同步脉冲相位在垂直消隐的开始和结束之间会发生多达10微秒突变。因此在各自的环路响应中需要做一些折中以便能充分改善弱信号的性能而又不会明显地降低接收机的总体性能。第二个锁相环的环路响应通常比较快。因此，第二个锁相环可能有较宽的带宽，使之能跟上误差电流的变化，误差电流的变化的原因是水平输出晶体管保持时间变化或高电压变压器的调谐效应。这种强大的跟踪能力能产生与电子束电流负载无关的整齐的无弯曲的光栅。
众所周知在水平频率生成中使用压控振荡器。使用的振荡器能在多个输入的水平同步频率上工作，并能通过具有由两级可选分频的下计数器来实现同步。但是当输入信号具有非整数的水平扫描频率时，仅简单地将振荡器下计数比减半或加倍并不能提供稳定的同步。此外，输入信号中大范围不同失真需要不同的处理特性以提供最佳的显示特性。
本发明的装置有利地解决了要求多种频率的水平振荡器同步与同步信号间的矛盾。水平频率信号发生器可选择地工作在多种频率下。该发生器包括受控来同步在多个水平频率下工作的振荡的振荡器；耦合在鉴相器上的同步脉冲源，其另一输入端与振荡器耦合；产生代表输入之间相位差的输出信号的鉴相器；耦合到鉴相器上的处理器，用于处理输出信号并产生控制振荡器的控制信号。处理器的增益是根据对多个频率的各频率的选择来控制的。在本发明的另一种装置中，同步电路包括产生多种频率的水平频率信号的压控振荡器；将压控振荡器与水平同步脉冲源同步的同步装置；与同步装置耦合的有源低通滤波器，用于对来自同步装置的电压进行滤波，借此来同步压控振荡器。有源滤波器的带宽根据工作在多个频率的一个频率而改变。
图1是一个示范性的水平频率振荡器的框图，水平频率振荡器采用本发明三个不同方案的锁相环。
图2是图1的一部分的原理图并给出了所发明的开关有源滤波器。
图3给出了具有发明特点的压控振荡器，它是图1的一部分。
图4给出了发明的开关互锁的原理图，它是图1的一部分。
图5A的曲线反映了图2中本发明的开关有源滤波器的增益频率特性。
图5B的曲线反映了图2中本发明的开关有源滤波器的相位频率特性。
在图1中给出了具有三个锁相环并能在多个频率上工作的水平频率振荡器和偏转放大器。在第一个锁相环10中，输入的视频显示信号比如标准清晰度的NTSC信号连接到同步分离器SS上，同步分离器将会分离出水平同步信号分量。压控振荡器的频率是NTSC水平频率的32倍，1Fh，并在表示为÷32的计数器中进行32倍分频。分频后的信号作为一个输入连接到鉴相器PD，鉴相器的第二个输入连接到分离出的同步分量。分频后的振荡器信号与分离后的同步分量之间的相位误差将从鉴相器PD连接到压控振荡器32Fh以同步压控振荡器32Fh。PLL10的功能元素构成了总线控制集成电路如TA1276的一部分。来自PLL10的标准清晰度水平同步分量将连接到同步源选择开关SW15，这个开关在多个同步信号之间提供了选择，这些同步信号做为输入源分别用于同步第二个和第三个受控制的水平振荡器环100和410。选择开关SW15在图中画为有三个可实现的同步源，即标准清晰度的NTSC同步信号，高清晰度同步信号，比如ATSC 1080I以及计算机产生的SVGA同步信号，当然，为水平振荡器同步信号进行的同步选择并不仅限于这些例子。同步开关SW15要由开关信号15a来控制，开关信号是微控制器800根据如遥控发射器RC产生的用户控制命令来生成的，遥控发射器通过无线的方式与接收器IRR801通信，接收器将遥控数据输入给微控制器800。遥控RC允许进行显示信号源选择，比如广播TV信道在HD和SD广播或具有可选显示分辨率的计算机程序之间切换。
图1中画的三个锁相环经过很好地控制能提供最优的性能，不仅适合不同的频率的输入信号还适合容易产生时间抖动的信号。在显示NTSC信号时要使用环路10，100和410。NTSC信号可来自广播源或VCR。后一种源容易有同步相位的抖动，这类信号的抖动在PLL10中通过受控地选择低通滤波器的特性均能很好的适应。如果选择高清晰度输入信号比如ATSC或SVGA，PLL10将被旁路而将同步系统减少为两个受控的环路，比如PLL100和PLL410。这样就需要微控制器800根据用户命令控制输入视频显示选择，根据显示选择控制同步源的选择，控制振荡器频率、振荡器分频器以及相位锁定振荡器低通滤波器的特性。
来自开关15的经过选择的同步信号5将连接到鉴相器50的输入端以便于第二个锁相环100的同步。鉴相器50的第二个输入由信号401提供，该信号是压控振荡信号301分频后得到的。得到的相位误差信号11经过低通滤波送给VCO300以实现与输入视频显示信号水平同步的同步。第三个锁相环410对来自压控振荡器VCO300的信号和一个与扫描有关的信号Hrt进行比较，比如来自由扫描放大器500产生的扫描电流的水平扫描微分脉冲。
水平振荡器300的中心频率要通过控制总线420来控制，比如I2C总线，该总线能改变振荡器的频率和低通滤波器的特性。此外，本发明的保护电路600通过一个电子互锁能防止在扫描期间偶然的、错误的以及不期望的分频器切换。
下面给出图1中的第二和第三个水平振荡器环路以及扫描放大器的工作原理。画示的的正脉冲的水平同步信号5是由开关15从PLL10或从多个输入的显示信号中提取的同步信号中选取的。同步信号5将送给鉴相器50并与一个水平速率信号401进行比较，该水平速率信号是通过对来自压控振荡器VCO300的线路锁相时钟信号LLC301分频得到的。块400表示一个可实现的偏转处理集成电路IC400，比如TDA9151。集成电路是总线控制的，比如I2C总线420，并且包括了一个鉴相器PLL3，以及分频器415和415A。分频器415A受信号402的控制以分别提供432和864的分频比，这样就能产生两个频段的水平速率信号，记为1Fh和2Fh。控制信号402与开关412相连，开关412可以插入或直通分频器415A以提供两种分频比。这样压控振荡器VCO300只工作在13.6MHz左右的一个频段内，但却可以同频率相差超过2∶1的水平频率同步。与这种非整数有关的水平频率是NTSC信号，它的水平频率用1Fh表示，频率为15734kHz，而ATSC1080I信号的水平频率相对于NTSC信号而言要用2.14Fh来表示，即33670kHz。在显示从NTSC获得的图象时，开关412要选择分频器415A，该分频器提供的分频比为864∶1，产生的频率正好是NTSC水平频率1Fh。对水平频率为2Fh或更高比如ATSC1080I信号的图象的显示其情况是相似的，开关412将直通分频器415A使得分频比为432以产生31468kHz的水平频率2Fh，这个频率是NTSC频率的2倍。但是，ATSC1080I的水平频率不是NTSC信号1Fh的整数倍，事实上是NTSC频率的2.14倍。这样，为了同ATSC1080I信号或任何其它非2Fh同步速率的信号同步，要求改变VCO的频率使之在被432倍分频后得到的频率能够同ATSC1080I的频率或所选择的输入信号的水平速率保持同步。
分频后的行锁相时钟信号401也将通过鉴相器PLL3来连接并同步第三个环路410，鉴相器PLL3将对时钟信号401和扫描电流微分脉冲Hrt501进行比较。PLL3的输出信号403通过驱动步骤450连接到水平扫描步骤500，水平扫描步骤在显示设备或电子束偏转线圈中产生与扫描有关的电流。除了与PLL3连接之外，扫描脉冲Hrt还要连接到保护电路600和X-射线保护电路690。
图4给出了本发明的保护电路600，它提供了与扫描电流出现与不出现有关的不同的控制功能。扫描电流出现与不出现同检测脉冲Hrt 501效果是相同的。电路块610检测脉冲501是否出现并产生一个低电平有效的中断SCAN-LOSS INTR.615，该信号与微控制器μCONT.800相连。
在第二个保护功能之中，电路600要检验同步处理器指令LFSS是否已经结束了水平驱动的产生，即脉冲Hrt已经消失。这样，通过对频率选择和扫描出现的互锁，当有Hrt脉冲时将禁止频率的切换。来自微控制器800的水平选择数据要通过总线420进行连接。通过对总线进行分解并由DAC700对频率选择数据进行数模变换就形成了与电路块650相连的开关信号1H_SW。块650的电路只有在扫描放大器500不产生Hrt脉冲时才允许与信号1H_SW的逻辑状态相连。这样水平频率的改变将被互锁并被禁止直到与扫描有关的脉冲停止为止。
在图4的块610中，从脉冲Hrt得到的扫描将由二极管D1和充电电容C1并经过电阻R2正向连接到电源的来进行整流。电阻R2和电容C1的节点连接到三极管Q1的基极，其结果是通过电容C1积累起来的正电压将会在与偏转有关的脉冲出现时使三极管Q1截止。三极管Q1的发射极通过二极管D2连接到正的电压源，它可以防止基极和发射极齐纳击穿并确保在经过电容C1时如果脉冲电压接近或小于1.4伏使三极管Q1截止。三极管Q1的集电极经电阻R3和R4的串联后连接到地。两个电阻的节点连接到一个NPN三极管Q2的基极，三极管Q2的发射极连接到地，而集电极通过电阻R7形成一个集电极开路的输出信号。于是，当脉冲Hrt出现时，三极管Q1截止，进而导致三极管Q2截止，从而输出信号615，即扫描消失中断成为一个开放电路。当与扫描有关的脉冲消失时，比如在总线控制功能，电路错误或X-射线保护时就会出现这种情况。电容C1上的电压将通过电阻R1和R2的串联电路被释放，这就使电容C1的电压趋向于地的电位，当电容C1上的电压为1.4伏时，三极管Q1将导通，三极管Q1集电极在二极管D2负极处的电位要上升，这样三极管Q1集电极上7伏左右的电位将通过由电阻R3和R4构成的分压器分压后送给三极管Q2的基极，这将会使三极管Q2导通并使输出信号615的电位为零电位。信号615是一个中断信号，但它为低电平时将通知微控制器800在可实施的显示器或线圈中扫描电流消失。
图4中三极管Q1的集电极还要连接到电路块650，块650将允许或禁止改变由微控制器生成并由总线420以数据字的方式送给数字到模拟变换器DAC700的水平频率。数字到模拟变换器DAC700对数据字进行变换并产生有两个可实现电压值的模拟控制信号1H_SW。当信号1H_SW是标准的0伏(Vcesat)时，两级处理器400的分频将被直通，分频器415对VCO的输出信号LLC301进行432倍分频，产生等于或高于2Fh的高频段水平频率，当控制信号1H_SW接近9.6伏时将选择二级415A分频，产生组合的864被分频。这样将对VCO生成的线路锁相时钟LLC301进行864倍分频生成标准的1Fh频率。三极管Q1的集电极通过电阻R5和R6形成的分压器连接到地。电阻R5和R6的节点将连接到发射极接地的NPN三极管Q3的基极。三极管Q3的集电极通过负载电阻R8连接到正电源，同时还通过电阻R10连接到NPN三极管Q4的基极。三极管Q4的发射极通过分压器的节点，分压器位于电源和地之间并由与电源连接的电阻R9和与地连接的电阻R11构成。这样三极管Q4发射极的基准电压在4伏左右。由于当基极电压超过4.7伏时三极管Q4将导通，这使得集电极与发射极的电压接近。三极管Q4的集电极直接与控制信号1H-SW以及集成电路U1如I.CL类型LMC555的触发输入TR以及门限输入TH相连。由于触发和门限均被箝位为4伏，这样由于总线生成命令或干扰使控制信号1H-SW发生的改变将不会导致I.C.U1输出状态的改变。集成电路U1的门限输入在控制信号1H-SW的值超过5.3伏时将有响应从而选择1Fh的扫描频率。I.C.U1的触发输入在电压小于2.6伏时将对控制信号1H-SW的负跳变产生反应从而选择2Fh的扫描频率。
电路650的工作原理如下。当与电路610相连的Hrt脉冲出现时，三极管Q1截止，三极管Q1集电极的电压通过串联电阻R3和R4与串联电阻R5和R6的并联与地的电位接近。这样，三极管Q3也将截止，其集电极的电压通过电阻R8将接近电源电压。这个正的电压作用到三极管Q4的基极，使三极管Q4导通并使控制信号和集成电路U1的节点电压在+4伏左右。当+4伏的电压加到集成电路U1的触发和门限输入端时，将禁止U1响应控制信号1H-SW的变化。这样选择水平频率的控制信号202/402的当前状态就将保持并且不会改变，只要扫描脉冲一直出现。当扫描脉冲消失时，三极管Q1导通，集电极电压为电源电压。这个电压通过串联电阻R5和R6使三极管Q3导通，其结果是三极管Q4截止。由于三极管Q4截止，集成电路U1将解禁，对1Fh工作方式而言信号1H-SW的电压将为高，而集成电路U1的电压为低。与此相似，当选择2Fh工作方式时控制信号1H_SW将为低电压而U1输出高电压。这样当与扫描有关的脉冲Hrt出现时将不能改变水平频率，因而就防止了水平扫描步骤500可能出现的故障。
在没有扫描脉冲时，三极管Q1导通，且集电极加电源电压。此正电压经串联电阻R5和R6接三极管Q3并使其导通。随后它又使三极管Q4关断。随着三极管Q4的断开，对集成电路U1的禁止将撤消，1Fh工作信号1H_SW即为高值，而IC U1的输出SEL.H.FREQ.则为低电压值。同理，当2Fh工作选定后，控制信号1H_SW为低电压而U1的输出SEL.H.FREQ.则为高电压值T。
在图1和图4的电路块655中还采用了通过脉冲Hrt存在与否来控制集成电路U1。在图4中，来自DAC700的电源切换命令2H_VCC连接到串联的电阻R13和R14，它们构成一个到地的电压分压器。这两个电阻的节点连接到三极管Q5的基极，三极管Q5的发射极连接到地而集电极以开路集电极输出的方式连接，目的是提供电源控制信号SEL.1H_VCC656。三极管Q5基极还连接到集成电路I.C.U1的输出端。电路块655的工作原理如下。当选择2Fh或更高的水平频率时，微控制器800要产生并由总线420传输的电源使能命令。电源使能命令将被数字到模拟的转换器DAC700分解产生一个电源控制信号2H-VCC702。当控制信号702是高电平时比如是9.6伏左右时，三极管Q5导通，三极管Q5的集电极和电源控制信号SEL.1H_VCC 656的电压将为0伏(Vcesat)。但是，三极管Q5的工作是受IC U1的放电输出电路控制的，它通过将IC U1的放电三极管基极箝位到地电位而防止三极管Q5将电源控制信号2H_VCC反相。这样，电源的开关被防止了，信号SEL.1H_VCC 656保持为高、维持1Fh供电状态，例如低工作电压。当U1的输出电路改变状态时，即输出信号SEL.H.FREQ.根据2Fh操作模式的选择变为低时，IC.U1的放电电路不工作。因此，对于2Fh以及较高水平频率的电源选择需要在扫描不工作的同时首先选择2Fh的扫描频率。
正如前面说述，第二个和第三个锁相环可以通过分频开关以2∶1的比例改变工作频率。但是为了使VCO能在其它的相关频率上实现同步，比如同2.14Fh的ATSC水平频率或是2.4Fh水平频率的SVGA信号保持同步，要求第二个锁相环控制能将VCO的频率控制在NTSC水平频率的2.14倍与2.4倍之间。在压控振荡器300中，本发明的频率设置DC电压FREQ.SET302将决定分频后振荡器的频率，该频率在分频后能产生标准的水平频率。频率设置DC电压是由数字/模拟变换器产生的并加到电压可变电容器或变容二极管，它们均是振荡器频率确定网络的一部分。振荡器通过鉴相误差信号来实现与输入同步信号的同步，误差信号经过滤波后作用到一个电感上去，该电感是VCO300频率确定网络的一部分。简单地说，频率设置DC将作用于可调谐网络的变容二极管，而相位误差信号将加到电感上。这样就将频率和相位控制信号加到了频率确定的调谐网络上。
图1中画出了压控振荡器300，图3中还给出了它的原理图。这种本发明的受控VCO300的工作原理如下。正如图1所示，微控制器800和存储器(图中未画出)通过数据总线比如I2C总线存取和输出频率设置数据。I2C总线与数字同步处理器400相连，为它提供不同的控制功能，该总线还与数/模转换器700相连，数/模转换器700对数据进行分离并将其变换为模拟电压。数/模变换器700将产生频率开关控制信号1H_SW 701和VCO频率设置电压FREQ.SET302。在图3中，频率设置电压FREQ.SET302通过电阻R1连接到电阻R3，R4和电容C3的节点。由于电阻R3与DAC700的参考电压(Vref)相连，电阻R1和R3为频率设置电压构成一个电压分压器。这样模拟电压302将被减半并以DAC参考电压(Vref)为参考将一个3.8伏左右的标准基准电压加到变容二极管D1上去。电阻R1，R3和电容C3的节点通过电阻R4连接到变容二极管D1的负极。这样从电压(Vref)中得到的标准的DC电压值加上来自ADC700的确定频率设置电压302的数据将一同加到振荡器频率确定网络的变容二极管D1。频率设置电压302在1Fh和2Fh模式下通常为零，但若工作在2.4Fh将上升到7伏，比如选择了SVGA。
振荡器300由PNP三极管Q3构成，三极管的发射极通过电阻R7连接到正电源，而集电极通过并联的电阻R8和电容C4连接到地。三极管Q3的基极通过电阻R6连接到正电源，并通过电容C5连接到地。振荡器的频率主要是由可调电感L1、并联的变容二极管D1和电容C4构成一个振荡网络来决定的。电阻R4、二极管D1负极以及电容C4的节点通过电容C6连接到三极管Q3的基极。三极管Q3的集电极通过电容C8连接到电感L1和图2中标记为R6的电阻的节点，电阻R6为振荡器同步提供处理过的相位误差信号201。这样频率控制和相位同步信号均可以加到由器件L1，D1和C4构成的振荡网络上去。在开始时可以将DAC电压302设置为标准的零并将1Fh的NTSC水平频率同步信号连接到鉴相器使振荡器起振，电感L1在其工作范围内调节到相位误差信号的中心位置。在另一种振荡器配置方法中采用的是固定不可调的电感L1。1Fh的水平频率同步信号将加到鉴相器50，而DAC的电压302将变化，直到相位误差信号位于中间位置。于是对应于302电压中间值的数据将被保存起来。为了确定工作在2.4Fh时的频率设置值，需要利用已保存的使环路处于中间位置的数据对上面的方法立即反复进行实验。
振荡器的输出信号将从三极管Q3的发射极在电阻R7上取出并通过耦合电容C6连接到PNP三极管Q4的发射极。三极管Q4是一个基极接地的放大器，它的基极通过电容C7连接到地并通过电阻R11连接到正电源。三极管Q4的集电极通过电阻R10连接到地。这样振荡器的输出信号通过电阻R10驱动后并作为线路锁相时钟LLC301连接到同步处理IC400。
多个水平频率之间的选择是由经总线402从微控制器800上来的并寻址同步处理IC 400的控制命令起动的。控制命令LFSS启动或停止IC 400中水平和帧的产生。正如输出开关412A所画的一样，水平驱动输出信号403可以被终止。因此，在没有水平驱动信号403时，水平扫描放大器500将停止生成扫描电流，相应地也不再产生脉冲Hrt。在接收到水平关闭命令(LFSS)后，微处理器将控制字传送给数字到模拟的变换器DAC 700。第一个DAC700控制字可能表示水平频率的开关命令，它以模拟控制信号1H_SW 701的形式从DAC700输出，并连接到开关互锁650。DAC还可以接收第二个控制字，它将产生一个模拟的频率设置电压FREQ.SET302。
在关闭水平驱动403之后，将停止脉冲Hrt的产生，控制信号1H_SW允许改变集成电路U1的状态。通过从IC U1中去掉禁止，输出信号SEL.H.FREQ.402能够改变状态，从而选定不同的分频比例以及针对锁相环的不同水平频率。信号402随后加到同步处理器400上，使分频器415A插入或从分频器链中旁路掉，并且不会损坏水平驱动器450或水平扫描放大器500。微控制器在传送水平频率开关命令之前先传送水平关闭命令可以确保水平扫描放大电路500已经静止，因而可以避免电路损伤。虽然这样，保护电路600还是提供了又一级保护以保证由信号402对水平频率的选择仅在没有水平扫描脉冲Hrt时出现。这样，同步处理器400和扫描放大器500保护VCO分频器，使其免受所产生的杂散信号(例如由ADC700产生的)影响或免受电路特性漂移、电源负载或CRT打火引起的影响而发生改变。
IC U1的输出信号SEL.H.FREQ202也连接到本发明的低通有源滤波器200，滤波器如图2所示其功能如下。VCO分频信号和输入信号同步5相位比较得到的相位误差信号ΦERROR11连接到输入电阻R1。输入电阻R1与电阻R2串联输入到一个集成放大器210的反向输入端。电阻R1和R2的节点连接到开关S1的固定接触点1Fh。开关S1的活动接触点连接到电阻R3与电容C3的并联以及电阻R4与电容C4并联的节点。放大器210的输出通过一个与频率有关的网络负反馈到反向输入端，该反馈网络由电容C2、电阻R4和电容C4的并联网络以及电阻R3和电容C3的并联网络相互串联构成的。R3，C3的并联网络连接在开关S1的电刷和放大器210的反向输入端之间。当开关S1选择位置1Fh时，电阻R2将同电阻R3和电容C3的并联网络并联形成新的并联网络，R2，R3，C3对于放大器的增益和频率响应没有什么影响。这样，当开关位置选择为1Fh并要与1Fh同步时，放大器的增益由输入电阻R1决定，而频率响应由电容C2和并联网络R3，C3确定。当开关位置选择为2Fh，显示频率要超过2Fh时，电阻R2就变为增益确定的决定因素，而频率响应要由电容C2，R3，C3的并联网络和R4，C4的并联网络串联在一起来控制。放大器210非负端的基准电位在正电压2.5伏左右。
放大器210的输出通过串联连接到电阻R5和R6形成处理过的相位误差信号，PROC.ΦERROR 201以便相连并同步VCO300。电阻R5和R6的接点通过电容C1去耦合到地，这就形成了一个低通滤波器，防止高频噪声的产生，比如说由于模式切换防止电源产生假的VCO相位调制。电阻R5和R6的节点还连接到一个由PNP三极管Q1和NPN三极管Q2的发射极构成的峰-峰限幅器或消波器。三极管Q1的集电极与地相连，三极管Q2的集电极通过电阻R9与正电源相连。三极管Q2的基极与串联电阻R10和R7的节点相连。电阻R10与地相连，而电阻R7进一步通过电阻R8与正电源相连。电阻R7和R8的节点与三极管Q1的基极相连。这样电阻R7，R8和R10构成一个电压分压器，它决定了大约在+0.3伏到+2.2伏之间的峰-峰限幅值，处理后的误差信号将被限制在这个范围之内。
在锁相环中，鉴相器输出滤波器的选择是静态性能和动态性能之间的一个折中。比如说，与计算机生成的SVGA信号同步可能要求或更有利于窄带VCO控制信号，这将可能提供高稳定的振荡器和水平频率。但是正如前面所述，VCR重放的同步信号在场同步和场消隐附近期间可能会有同步相位的突变。为了防止或减轻相位改变的影响，同不易产生相位突变的计算机生成的SVGA信号或广播信号所要求的带宽相比，这要求环路要有较宽的带宽。放大器作为一个活动滤波器，它的输出信号通过一个与频率有关的由C2，C3，C4和R3，R4构成的串联网络反馈到它自己的反向输入端。开关S1将受控对所选择的水平振荡器频率作出响应，比如在开关位置1Fh，电阻R2将与并联的R3，C3并联形成与反向输入端串联的阻抗。电阻R2，R3和C3的并联对滤波器的增益和频率响应没有什么影响。在开关位置1Fh，滤波器的增益将由网络C2，C1和R4的阻抗除以输入电阻R1来确定。显然，当环路的工作频率接近DC时，电容C2的阻抗将变大，环路的增益将达到图5A中所画的上限。当工作在非1Fh的水平频率时，开关S1将受控选择位置2Fh。在位置2Fh，滤波器的增益将由反馈网络R3，C2，C1和R4的阻抗除以电阻R1和R2串联阻抗来确定。由于电阻R2比电阻R3大很多，所以相对于在位置1Fh的增益，在位置2Fh的增益将减小。这样，根据水平工作频率的选择的不同可以控制活动滤波器的增益和带宽的不同。
当水平工作频率为2Fh或更高时，开关S1将选择2Fh位置，其结果是在接近DC时的增益接近10dB，见图5A中用虚线画出的幅度频率曲线。增益在大约10Hz左右降到0，在100Hz左右降为-20dB。这样，当开关S1处在2Fh位置，工作在2Fh模式时，其0增益带宽大约为10Hz。图5B给出了两个水平频率的相位和频率曲线，虚线表示2Fh模式。当在1Fh的NTSC频率下工作时，开关S1将受控选择1Fh位置，这将提高滤波器增益并超过10kHz的范围内提供0增益带宽。参考图5A，可以看到当工作在1Fh时其低频滤波器增益要比在更高频率下工作时高。此外，滤波器获得的相位误差信号带宽要比在2Fh模式下获得的带宽宽。这样利用一个单触点就能实现有源滤波器增益和频率响应的切换，由于只有一个触点，这就可以节约电路板的面积并进一步减少干扰和相位的不稳定。本发明在锁相环的有源低通滤波器中增益和带宽的切换有利于迅速对在一种水平频率下的快速水平相变作出响应，与此同时可以对在第二种水平频率下的工作提供稳定的相位且免受抖晃影响。

Claims (20)

1.一种可选择地工作在多个频率下的水平频率信号发生器，所述发生器的特征在于：
用于控制在多个水平频率下同步振荡的振荡器(300)；
其输入端接所述振荡器(300)和所述源(SW15)的鉴相器(50)，该鉴相器(50)产生一个代表所述输入之间相位差的输出信号(11)；
接所述鉴相器(50)的处理器(200)，用于处理所述输出信号(11)，并产生控制所述振荡器(300)的控制信号(201)，根据对所述多个频率中选出的各个频率控制所述处理器的增益。
2.如权利要求1的水平频率信号发生器，其特征在于所述增益在所述振荡器(300)于所述多个频率的最低频工作期间是增加的
3.如权利要求1的水平频率信号发生器，其特征在于所述处理器(200)具有低通特性。
4.如权利要求3的水平频率信号发生器，其特征在于所述低通滤波器带宽是根据对所述多个频率选出的各个频率而控制的。
5.如权利要求1的水平频率信号发生器，其特征在于所述振荡器(300)可选择地工作在第一和第二频率，其中所述第二频率约为第一频率的一倍。
6.如权利要求1的水平频率信号发生器，其特征在于所述振荡器(300)可选择地工作在所述第一频率的整数倍上。
7.如权利要求1的水平频率信号发生器，其特征在于所述处理器(200)是有源低通滤波器。
8.如权利要求7的水平频率信号发生器，其特征在于所述有源低通滤波器增益是由触点对(S1)控制的。
9.如权利要求7的水平频率信号发生器，其特征在于所述有源低通滤波器的带宽是根据从所述多个频率中选出的各个频率按幅度的顺序改变的。
10.一种同步电路，其特征在于：
能产生多个频率的水平频率信号(401)的压控振荡器(300)；
水平同步脉冲(5)的源(SW15)；
用于同步所述压控振荡器(300)和所述水平同步脉冲(5)的装置(50)；以及
接在所述同步装置(50)上的有源低通滤波器(200)，用于对所述同步装置(50)上的电压滤波，并耦合以同步所述压控振荡器(300)；
其中所述有源滤波器的带宽是根据在多个频率之一的工作下而改变的。
11.如权利要求10的同步电路，其特征在于所述低通滤波器增益是根据数/模转换的信号(701)而改变的。
12.如权利要求10的同步电路，其特征在于所述低通滤波器(200)是根据数据总线信号来控制的。
13.如权利要求10的同步电路，其特征在于所述有源低通滤波器(200)的电压增益在所述多个频率的最低频率时工作的期间是增加的。
14.一种能在多个水平频率工作的视频显示装置，其特征在于：
可在多个频率下工作的压控振荡器(300)；
同步脉冲源(SW15)；
与所述振荡器(300)和所述源(SW15)相连的鉴相器(50)，用于产生代表所述输入之间相位差的输出信号(11)；以及
接所述输出信号(11)的有源滤波器(200)，用于对所述输出信号(11)滤波，并产生控制所述振荡器(300)的电源(201)，其中所述有源滤波器(200)受控于所述多个频率的第一频率时的第一增益值，且所述有源滤波器(200)受控于所述多个频率的第二频率时的第二增益值。
15.如权利要求14的视频显示装置，其特征在于所述具有可选增益值的有源滤波器(200)具有低通频率特性。
16.如权利要求14的视频显示装置，其特征在于所述多个频率的所述第一频率代表所述多个频率的最低频率。
17.如权利要求14的视频显示装置，其特征在于所述滤波器的增益在所述振荡器(300)工作于所述多个频率的第一频率时是增加的。
18.如权利要求14的视频显示装置，其特征在于所述滤波器的增益在所述振荡器工作于所述多个频率的所述第二频率时是减少的。
19.如权利要求18的视频显示装置，其特征在于所述多个频率的所述第二频率是所述第一频率的一倍。
20.如权利要求18的视频显示装置，其特征在于所述多个频率的所述第二频率大于所述第一频率的一倍。
CNB991105974A 1998-08-07 1999-08-09 多个频率工作的水平频率信号发生器、同步电路及显示装置 Expired - Lifetime CN1211996C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/130977 1998-08-07
US09/130,977 US6233020B1 (en) 1998-08-07 1998-08-07 Phase lock loop with selectable response

Publications (2)

Publication Number Publication Date
CN1250306A true CN1250306A (zh) 2000-04-12
CN1211996C CN1211996C (zh) 2005-07-20

Family

ID=22447300

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991105974A Expired - Lifetime CN1211996C (zh) 1998-08-07 1999-08-09 多个频率工作的水平频率信号发生器、同步电路及显示装置

Country Status (8)

Country Link
US (1) US6233020B1 (zh)
EP (1) EP0979000B1 (zh)
JP (3) JP2000106638A (zh)
KR (1) KR100591962B1 (zh)
CN (1) CN1211996C (zh)
DE (1) DE69934281T2 (zh)
MY (1) MY115925A (zh)
TW (1) TW424396B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400409B1 (en) * 1998-08-07 2002-06-04 Thomson Licensing Sa Control of horizontal frequency selection
US6856358B1 (en) 2002-01-16 2005-02-15 Etron Technology, Inc. Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing
DE10243504A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zum Abstimmen der Oszillationsfrequenz
US7274764B2 (en) * 2003-11-20 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd Phase detector system with asynchronous output override
US8149331B2 (en) 2007-05-31 2012-04-03 Gvbb Holdings S.A.R.L Delay stabilization method and apparatus for video format conversion

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1444860A (en) * 1974-12-12 1976-08-04 Mullard Ltd Frequency synthesiser
US4048655A (en) * 1976-01-05 1977-09-13 Zenith Radio Corporation Variable speed horizontal automatic phase control
MX157636A (es) * 1984-01-03 1988-12-07 Motorola Inc Mejoras en circuito de sincronizacion de fase digital de frecuencia multiple
JPS62127174U (zh) * 1986-01-31 1987-08-12
JPS62187881A (ja) * 1986-02-14 1987-08-17 ソニー株式会社 水平出力回路
JPS62152558U (zh) * 1986-03-20 1987-09-28
JPS63253772A (ja) * 1987-04-09 1988-10-20 Sony Corp 水平周波数信号発生回路
JPS63288518A (ja) * 1987-05-20 1988-11-25 Nec Corp Ｐｌｌ回路
JPH02111937U (zh) * 1989-02-21 1990-09-07
JP3019328B2 (ja) * 1989-07-12 2000-03-13 ソニー株式会社 テレビジョン受像機
JPH03284062A (ja) * 1990-03-30 1991-12-13 Nec Home Electron Ltd ビデオ信号処理装置用ｐｌｌ回路
JPH04356888A (ja) * 1991-06-03 1992-12-10 Hitachi Ltd 色同期回路
JPH04365267A (ja) * 1991-06-13 1992-12-17 Mitsubishi Electric Corp 時定数可変型ａｆｃ回路
JPH05145784A (ja) * 1991-11-20 1993-06-11 Matsushita Electric Ind Co Ltd 位相同期ループ装置
KR950009614B1 (ko) * 1992-07-28 1995-08-25 현대건설주식회사 조립식 벽판
CA2112290C (en) * 1993-12-23 2004-06-01 John R. Francis A clock recovery circuit for serial digital video
JPH07302072A (ja) * 1994-05-06 1995-11-14 Hitachi Ltd 耐ノイズ，高速引込形ディスプレイ用位相同期回路
JPH0846818A (ja) * 1994-07-28 1996-02-16 Sanyo Electric Co Ltd 映像信号処理回路
KR100234243B1 (ko) * 1994-07-30 1999-12-15 윤종용 위상 동기 루프회로
US5414390A (en) * 1994-09-12 1995-05-09 Analog Devices, Inc. Center frequency controlled phase locked loop system
JPH08125884A (ja) * 1994-10-20 1996-05-17 Fujitsu General Ltd Ｐｌｌ回路
JP3407449B2 (ja) * 1994-12-28 2003-05-19 日本ビクター株式会社 走査線変換回路
US5745159A (en) * 1995-05-11 1998-04-28 The Boeing Company Passenger aircraft entertainment distribution system having in-line signal conditioning
JPH0918742A (ja) * 1995-06-30 1997-01-17 Victor Co Of Japan Ltd 同期信号回路
JPH09162730A (ja) * 1995-11-29 1997-06-20 Internatl Business Mach Corp <Ibm> Ｐｌｌ回路
JP3679503B2 (ja) * 1996-06-11 2005-08-03 松下電器産業株式会社 周波数シンセサイザ
US6229401B1 (en) * 1998-08-07 2001-05-08 Thomson Consumer Electronics Horizontal frequency generation

Also Published As

Publication number Publication date
MY115925A (en) 2003-09-30
US6233020B1 (en) 2001-05-15
DE69934281T2 (de) 2007-06-06
CN1211996C (zh) 2005-07-20
JP2000106638A (ja) 2000-04-11
DE69934281D1 (de) 2007-01-18
TW424396B (en) 2001-03-01
EP0979000A2 (en) 2000-02-09
JP2010200383A (ja) 2010-09-09
KR20000017163A (ko) 2000-03-25
JP2010233248A (ja) 2010-10-14
EP0979000A3 (en) 2004-01-28
KR100591962B1 (ko) 2006-06-21
EP0979000B1 (en) 2006-12-06

Similar Documents

Publication Publication Date Title
EP0199542B1 (en) Multiple scanning type television receivers
US4253116A (en) Television synchronizing system operable from nonstandard signals
CN1218557C (zh) 一种工作在多个频率下的水平偏转信号发生器
CN1211996C (zh) 多个频率工作的水平频率信号发生器、同步电路及显示装置
US4327376A (en) Dual phase-control loop horizontal deflection synchronizing circuit
CN1157931C (zh) 一种在多水平扫描频率下工作的扫描发生器
RU2131170C1 (ru) Видеодисплейное устройство с синхронизированной переключаемой индуктивностью (варианты)
GB2034137A (en) Dual phase-control loop horizontal deflection synchronizing circuit
GB2217960A (en) Deflection current correction circuit with service switch
CA2345559C (en) Horizontal synchronization for digital television receiver
US5627597A (en) Device and method for interlacing a video signal having an integral number of scan lines in each field
JPS6174461A (ja) マルチ走査型受像機
JP3057681B2 (ja) 水平ｓ字補正容量の切換回路
JPH0646785B2 (ja) マルチ走査型受像機
MXPA99007296A (en) Inspected phase cycle with answer select
MXPA99007294A (en) Horizon frequency generation
WO1992001354A1 (en) Synchronization of television vertical deflection system
JPH0369117B2 (zh)
JPH0622164A (ja) 電子回路とビデオプロジェクターとテレビジョン受信機
JPH047985A (ja) ビデオカメラの信号処理回路
JPH065898B2 (ja) マルチ走査型テレビジョン受像機
JPS61108264A (ja) 左右ピン歪補正回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1068566

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170420

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING

Address before: French Boulogne Billancourt

Patentee before: THOMSON LICENSING S.A.

Effective date of registration: 20170420

Address after: French Boulogne Billancourt

Patentee after: THOMSON LICENSING S.A.

Address before: indiana

Patentee before: Thomson Consumer Electronics, Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190108

Address after: Paris France

Patentee after: International Digital Madison Patent Holding Co.

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING

CX01 Expiry of patent term

Granted publication date: 20050720

CX01 Expiry of patent term