KR100591962B1

KR100591962B1 - 선택 가능한 응답을 갖는 위상 동기 루프

Info

Publication number: KR100591962B1
Application number: KR1019990032385A
Authority: KR
Inventors: 윌버제임스알버트
Original assignee: 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1998-08-07
Filing date: 1999-08-06
Publication date: 2006-06-21
Also published as: DE69934281T2; JP2010233248A; CN1211996C; KR20000017163A; EP0979000A2; JP2000106638A; EP0979000B1; MY115925A; DE69934281D1; TW424396B; US6233020B1; EP0979000A3; JP2010200383A; CN1250306A

Abstract

본 발명은 표준 또는 고선명의 방송 소스로부터의 화상 및 컴퓨터 발생 영상을 디스플레이하는 장치에 관한 것이다. 이러한 소스를 디스플레이하기 위해 수평 주파수 신호 발생기는 복수의 주파수에서 선택 가능하게 동작할 수 있다. 발생기는 복수의 수평 주파수에서의 동기 발진을 위해 제어되는 발진기(300)를 포함한다. 동기 펄스(5)의 소스(SW15)는 발진기(300, 400)에 결합되는 또 다른 입력을 갖는 위상 검출기(50)의 입력에 결합된다. 위상 검출기(50)는 그 입력들간의 위상차를 나타내는 출력 신호(11)를 발생한다. 프로세서(200) 이득은 위상 검출기(50)에 결합되어 출력 신호(11)를 프로세싱하여 발진기(300, 400)를 제어하는 제어 신호(201)를 발생한다. 프로세서(200)는 복수의 주파수 중 선택된 하나의 주파수에 응답하여 제어된다.

Description

선택 가능한 응답을 갖는 위상 동기 루프{PHASE LOCK LOOP WITH SELECTABLE RESPONSE}

도 1은 여러 가지의 본 발명의 장치를 구비한 3개의 위상 동기 루프를 사용하는 예시적인 수평 주파수 발진기의 블럭도.

도 2는 도 1의 일부의 개략도로 본 발명의 스위치드 능동 필터를 도시한 도면.

도 3은 도 1의 일부를 형성하는 본 발명의 특징을 포함한 전압 제어식 발진기를 도시한 도면.

도 4는 도 1의 일부를 형성하는 본 발명의 스위칭 인터로크의 개략도.

도 5a는 도 2의 본 발명의 스위치드 능동 필터의 이득 대 주파수 특성을 도시한 플롯.

도 5b는 도 2의 본 발명의 스위치드 능동 필터의 위상 대 주파수 특성을 도시한 플롯.

<도면의 주요 부분에 대한 부호의 설명>

10 : 위상 동기 루프

50 : 위상 검출기

200 : 저역 통과 필터

300 : 발진기

450 : 구동기

500 : 수평 주사 증폭기

700 : 디지털/아날로그 변환기

800 : 마이크로 제어기

본 발명은 비디오 디스플레이 장치용 수평 주사 시스템에 관한 것으로, 더욱 상세히 말하자면 복수의 수평 주사 주파수에서 동작 가능한 시스템의 동기 및 수평 레이트 신호 발생에 관한 것이다.

비디오 디스플레이 장치에서 주사 회로는 입력 비디오 신호로부터 유도되는 동기 성분 또는 동기 신호에 동기된다. 그러므로, 복수의 수평 주사 주파수에서 동작 가능한 비디오 디스플레이 장치는 공칭 15,734㎑의 수평 주사 주파수를 갖는 표준 선명 NTSC 신호, 또는 1080개의 유효 주사선과 비월 주사선(1080I)을 가지며 공칭 33,670㎑의 수평 주사 주파수를 갖는 고선명 ATSC(Advanced Television Standards Committee) 신호에 동기할 수 있어야 한다. 또한, 방송 비디오 신호와 동기할 뿐만 아니라, 예를 들어 37,880㎑의 수평 주파수를 갖는 슈퍼 비디오 그래픽 어댑터(super video graphics adapter) 신호, 즉 SVGA 신호와 같은 컴퓨터에서 발생된 비방송 비디오 신호를 디스플레이하는 데 요구될 수 있다.

위상 동기 루프 제어를 사용하는 수평 주파수 발진기는 광범위하게 공지되어 있으며, 비디오 디스플레이 장치에 사용되고 있다. 듀얼 및 트리플 위상 동기 루프도 공지되어 있으며, 동기와 주사 파형 발생간의 충돌 가능 조건을 기능적으로 제거하는데 사용된다. 듀얼 루프 구성에서, 제1 루프는 전압 제어식 발진기의 출력 또는 그로부터 분할된 출력이 디스플레이될 비디오 신호로부터 유도되는 수평 동기 펄스와 비교되는 종래의 위상 동기 루프일 수 있다. 예를 들어, 동일 주파수에서 동작하는 제2 위상 동기 루프는 제1 위상 동기 루프로부터의 발진기 출력을 수평 레이트 펄스, 예를 들어 결함 전류 흐름으로부터 유도되거나 또는 이를 나타내는 리트레이스(retrace) 전압과 비교한다. 제2 위상 비교로부터의 에러 전압은, 편향 출력 장치 턴오프의 초기화, 후속의 리트레이스 초기화, 또는 수직 주사 기간 내에서 각 주사선의 위상을 결정하는 폭 변조된 펄스 신호를 발생하는 데에 사용된다.

제1 위상 동기 루프의 응답은 신호 대 잡음비가 나쁜 방송 비디오 신호의 프린지 영역 리셉션에 대해 최적화될 수 있다. 이러한 신호는 제1 위상 동기 루프의 응답이 비교적 느리다는 것을 의미한다. 따라서, 제1 위상 동기 루프는 위상 지터 감소를 최적화하기 위해 좁은 대역폭을 가질 수 있다. 그러나, 비디오 디스플레이 장치가 여러 가지의 소스로부터의 신호 및 상이한 수평 주파수에서 동작 가능하도록 요구되기 때문에, 제1 위상 동기 루프의 응답은 위상 지터를 최소화하기 위한 협대역폭과 위상 복구가 신속한 고속 루프 응답을 위한 광대역폭 사이에 절충안을 나타낸다. 예를 들어, 협대역폭 루프는 저잡음의 비방송 컴퓨터 발생 신호에 의한 동기에 적합한 반면에, 위상 복구가 신속한 고속 루프 응답을 위한 광대역폭은 10㎲ 정도 까지의 수평 동기 펄스 위상의 급격한 변화가 수직 소거 구간의 개시와 종료 사이에서 발생할 수 있는 비디오 카세트 레코더(VCR) 재생 신호의 동기에 요구된다. 그래서, 각 루프 응답의 트레이드오프는 수신기 성능을 전체적으로 상당히 열하시키지 않고도 적절한 약신호 성능을 제공하도록 행해질 수 있다. 제2 위상 동기 루프는 대개 고속의 루프 응답을 가진다. 따라서, 제2 위상 동기 루프는 수평 출력 트랜지스터 격납 시간 변동 또는 고전압 변압기 동조 효과에 의해 결함 전류의 변동을 트랙킹할 수 있는 광대역폭을 가진다. 이렇게 타이트한 트랙킹은 빔 전류 부하에 크게 상관없이 직선형 비굴곡 래스터를 산출한다.

수평 주파수 신호 발생용 전압 제어식 발진기를 사용하는 것이 공지되어 있다. 복수의 입력 수평 동기 주파수에서 동작하는 발진기를 사용하고, 2단으로 선택 가능하게 분할하는 다운 카운터로 동기를 달성하는 것이 공지되어 있다. 그러나, 입력 신호가 비정수의 수평 주사 주파수를 가지는 경우, 발진기 카운트 다운 비를 단순히 절반으로 하거나 또는 2배로 하는 것으로는 손쉽게 동기를 제공할 수 없다. 또한, 광범위하게 상이한 왜곡에 쉽게 영향을 받는 입력 신호는 최적의 디스플레이 성능을 제공하기 위해 상이한 처리 특성을 필요로 한다.

본 발명은 복수의 주파수에서 동작 가능한 수평 주파수 신호 발생기를 구비한 디스플레이 장치를 제공하는 것을 목적으로 하고 있다.

바람직하게는, 상이한 신호원으로부터의 동기 신호 및 복수의 주파수와 수평 발진기 동기의 충돌 사항은 본 발명의 장치에 의해 해결된다. 수평 주파수 신호 발생기는 복수의 주파수에서 선택적으로 동작 가능하다. 발생기는 복수의 수평 주파수에서 동기 발진을 위해 제어되는 발진기를 포함한다. 펄스를 동기시키는 소스는 발진기에 결합된 다른 입력을 갖는 위상 검출기의 입력에 결합된다. 위상 검출기는 입력간의 위상차를 나타내는 출력 신호를 발생시킨다. 프로세서는 위상 검출기에 결합되어 출력 신호를 처리하여 발진기를 제어하는 제어 신호를 발생한다. 프로세서 이득은 복수의 주파수 중 선택된 주파수에 응답하여 제어된다. 본 발명의 다른 장치의 동기 회로는 복수의 주파수에서 수평 주파수 신호를 발생하는 전압 제어식 발진기를 포함한다. 동기 수단은 전압 제어식 발진기를 수평 동기 펄스의 소스에 동기시킨다. 능동 저역 통과 필터는 동기 수단에 결합되어 전압 제어식 발진기를 동기시키도록 결합하는 동기 수단으로부터의 전압을 필터링한다. 능동 필터의 대역폭은 복수의 주파수 중 하나의 주파수에서의 동작에 응답하여 변경된다.

3개의 위상 동기 루프를 사용하고 복수의 주파수에서 동작 가능한 수평 주사 발진기와 편향 증폭기는 도 1에 도시된다. 제1 위상 동기 루프(10)에서, 입력 비디오 디스플레이 신호, 예를 들어 표준 선명 NTSC 신호는 수평 동기 신호 성분이 분리되는 동기 신호 분리기(SS)에 결합된다. 전압 제어식 발진기는 NTSC 수평 주파수(1Fh)의 32배의 주파수를 가지며, ÷32로 표시된 카운터에서 32로 분할된다. 분할된 발진기 신호는 위상 검출기(PD)에 하나의 입력으로서 결합되고, 제2 입력은 분리된 동기 성분에 결합된다. 결국, 분할된 발진기 신호와 분리된 동기 신호 성 분간의 위상 에러는 위상 검출기(PD)로부터 결합되어 32Fh 전압 제어식 발진기를 동기화시킨다. PLL(10)의 기능 소자는 예를 들어, TA1276형의 버스 제어 집적 회로의 일부를 형성한다. PLL(10)로부터의 표준 선명의 수평 동기 성분은 입력 소스로서 결합된 복수의 동기 신호들간의 선택을 제공하는 동기 소스 선택기 스위치(SW15)에 결합되어, 제2 및 제3 제어 수평 발진기 루프(100, 410) 각각을 동기화시킨다. 선택기 스위치(SW15)는 3개의 예시적인 동기 소스, 즉 표준 선명 NTSC 동기 신호, 고선명 동기 신호(예를 들면, ATSC 1080I) 및 컴퓨터 발생 SVGA 동기 신호를 구비하는 것으로 도시되어 있으나, 수평 발진기 동기 신호에 대한 동기 선택은 이러한 예에 한정되지 않는다. 동기 스위치(SW15)는, 예를 들면 마이크로 제어기(800)에 원격 제어 데이터를 입력하는 수신기(IRR)(801)와 무선 수단을 통해 통신하는 원격 제어 송신기(RC)에 의해 발생되는 유저 제어 코맨드(command)에 응답하여 마이크로 제어기(800)에 의해 발생되는 스위칭 신호(15a)에 의해 제어된다. 원격 제어부(RC)는 디스플레이 신호 소스 선택을 허용하고, 예를 들면 HD와 SD 사이에서의 방송 TV 채널 변동 또는 선택 가능한 디스플레이 해상도의 컴퓨터 프로그램 시청을 허용한다.

도 1에 도시된 3개의 위상 동기 발진기는 최적의 성능을 제공하기 위해서는 상이한 주파수의 입력 신호뿐만 아니라 타이밍 섭동에 쉽게 영향을 받는 신호로 제어되는 것이 바람직하다. NTSC 신호의 디스플레이 동안에, 루프(10, 100, 410)가 사용된다. 그러나, NTSC 신호는 방송 소스 또는 VCR로부터 발생한다. 후자 소스, 즉 VCR은 동기 위상 섭동에 쉽게 영향 받을 수 있기 때문에 이러한 신호 외란(外亂)은 저역 통과 필터 특성의 제어 선택에 의해 PLL(100)내에서 조절되는 것이 바람직하다. 고선명 신호 입력, 예를 들면 ATSC 또는 SVGA의 선택에 의해 동기 시스템을 2개의 제어 루프(예를 들면 PLL(100),PLL(410))로 옮기는 PLL(10)의 바이패스 여부를 판정한다. 그러므로, 마이크로 제어기(800)는 유저 코맨드에 응답하여 입력 비디오 디스플레이 선택을 제어하고, 디스플레이 선택에 따라 동기 소스 선택을 제어하고, 발진기 주파수, 발진기 분할기 및 위상 동기 발진기 로우 패스 필터 특성을 제어하도록 요구된다.

스위치(15)로부터 선택된 동기 신호(5)는 위상 검출기(50)에 입력되어 제2 위상 동기 루프(100)의 동기를 용이하게 한다. 위상 검출기(50)로의 제2 입력으로는 전압 제어식 발진기 신호(301)의 분할에 의해 유도되는 신호(401)가 입력된다. 결과로서 생긴 위상 에러 신호(11)는 저역 필터링되고 VCO(300)를 제어하도록 인가되어 입력 비디오 디스플레이 신호 수평 동기 신호와 동기된다. 제3 위상 동기 루프(410)는 전압 제어식 발진기(VCO)(300)로부터의 신호와 주사 관련 신호(Hrt), 예를 들면 주사 증폭기(500)에 의해 발생되는 주사 전류로부터 초래되는 수평 주사 유도 펄스와 비교한다.

수평 발진기(300)의 중앙 주파수는 제어 버스(420), 예를 들면 I²C 버스에 의해 결정되며, 바람직하게는 발진기 주파수 및 저역 통과 필터 특성을 변화시킨다. 또한, 바람직하게는 보호 회로(600)는 전자 인터로크(interlock)에 의해 주사 동안에 우발적이고 잘못된 예상치 않은 분할기 스위칭으로부터 초래되는 회로 손상을 방지한다.

도 1에 도시된 제2 및 제3 수평 발진기 루프 및 주사 증폭기의 동작은 다음과 같다. 예시적인 정(positive)펄스로서 도시된 수평 동기 신호(5)는 PLL(10)로부터의 신호 또는 복수의 입력 디스플레이 신호로부터 유도되는 동기 신호로부터 스위치(SW15)에 의해 선택된다. 동기 신호(5)는 위상 검출기(50)에 인가되어 전압 제어식 발진기(VCO)(300)로부터의 라인 동기 클럭 신호(LLC)(301)의 분할에 의해 생성되는 수평 레이트 신호(401)와 비교된다. 블록(400)은 예시적인 편향 처리 집적 회로(IC)(400)(예를 들면, TDA9151 타입)를 나타낸다. 집적 회로(400)는 예를 들면 I²C 버스(420)에 의해 버스 제어되고, 또한 위상 검출기(PLL3) 및 분할기(415, 415a)를 포함한다. 분할기(415a)는 각 432 및 864의 분할률을 제공하도록 신호(402)에 의해 제어되어 2개 대역의 주파수의 수평 레이트 신호(1Fh, 2Fh)를 생성한다. 제어 신호(402)는 2개의 분할률을 제공하도록 분할기(415a)를 삽입 또는 바이패스하는 스위치(412)에 결합된다. 따라서, 전압 제어식 발진기(VCO)(300)는 약 13.6MHz의 대역에서만 동작하지 않고, 2:1 이상 만큼 차이가 나는 수평 주파수에도 동기된다. 이러한 비정수의 관련 수평 주파수의 예로는 NTSC 신호들이 있으며, 여기서 1Fh로 표시된 수평 주파수는 15,734kHz이고, 수평 주파수를 갖는 ATSC 신호는 NTSC 신호에 관련하여 2.14Fh, 즉 33,670kHz로 표시된다. NTSC 유도된 영상 디스플레이 동안에, 스위치(412)는 NTSC 수평 주파수(1Fh)의 공칭 주파수를 산출하는 864:1의 분할률을 제공하는 분할기(415a)를 선택한다. 유사하게는, 2Fh 이상의 수평 주파수(예를 들면, ATSC 1080I 신호)를 갖는 영상을 디스플레이 하는 동안에, 스위치(412)는 NTSC 표준 주파수의 2배인 31,468kHz의 수평 주파수(2Fh)를 생성하는 분할률을 초래하는 분할기(415a)를 바이패스한다. 그러나, ATSC 1080I 수평 주파수는 NTSC 신호의 정수배가 아니고 실제로는 NTSC 주파수의 2.14배이다. 따라서, 1080I 입력 신호, 또는 2Fh가 아닌 임의의 동기 레이트와 동기시키기 위해서는, 432로 분할될 때 ATSC 1080I 주파수 또는 선택된 입력 신호 수평 레이트와 동기될 수 있는 주파수를 산출하는 주파수로 VCO 주파수를 변경하여야 한다.

또한, 분할된 라인 동기 클럭 신호(401)는 위상 검출기(PLL)(3)를 통해 제3 루프(410)를 동기시키도록 결합되며, 이 위상 검출기(3)는 주사 전류 분할 펄스(Hrt)(501)와 클럭 신호(401)를 비교한다. PLL(3)로부터의 출력 신호(403)는, 예를 들면 디스플레이 장치 또는 전자빔 편향 코일에 주사 관련 전류를 발생하는 수평 주사단(500)에 분할기단(450)을 통해 결합된다. 또한, 주사 펄스(Hrt)는 PLL(3)에 결합하고 보호 회로(600) 및 X-선 보호 회로(690)에도 결합된다.

보호 회로(600)는 도 4에 도시되어 있으며, 펄스(Hrt)(501)의 검출로 나타내는 주사 전류의 존재 유무에 관련된 다양한 보호 기능을 제공한다. 회로 블록(610)은 펄스(501)의 존재 유무를 검출하고, 마이크로제어기(μCONT)(800)에 결합되는 능동 로우 인터럽트(

)(615)를 발생한다.

회로(600)에 의해 제공되는 제2 보호 기능은 펄스(501)가 있는 동안, 주사 동안에 수평 주파수 선택을 금지한다. 수평 주파수 선택 데이터는 마이크로 제어기(800)로부터 버스(420)를 통해 결합된다. 버스로부터의 데이터는 역다중화되고 주파수 선택 데이터는 DAC(700)에 의해 디지털/아날로그 변환되어, 회로 블록(650)에 결합하는 스위칭 신호(1H_SW)를 형성한다. 블록(650) 회로는 주사 증폭기(500) 가 펄스(Hrt)를 발생하지 않을 경우에만 논리 상태의 신호(1H_SW)를 주파수 선택을 위해 결합시킨다. 그러므로, 수평 주파수의 임의의 변화는 주사 관련 펄스가 중단될 때까지 인터로크되거나 또는 방지된다.

도 4의 블록(610)에서, 주사 유도 펄스(Hrt)는 정전원 쪽으로 저항(R2)을 통해 다이오드(D1) 및 전하 커패시터(C1)에 의해 포지티브 정류된다. 저항(R2) 및 커패시터(C1)의 접합부가 PNP 트랜지스터(Q1)의 베이스에 결합되어, 그 결과로서 커패시터(C1) 양단에 발생되는 양전하는 편향 관련 펄스가 존재하는 경우 트랜지스터를 턴오프시킨다. 트랜지스터(Q1)의 이미터는 베이스 이미터 제너 브레이크다운을 방지하는 다이오드(D2)를 통해 정전원에 결합되고, 트랜지스터(Q1)가 커패시터(C1) 양단의 펄스 유도 전하가 거의 1.4볼트 이하인 경우 턴오프되게 한다. 트랜지스터(Q1)의 콜렉터는 직렬 접속된 저항(R3, R4)을 통해 접지에 결합된다. 저항들의 접합부는 이미터가 접지되고 콜렉터가 저항(R7)을 통해 결합되어 개방 콜렉터 출력 신호를 형성하는 NPN 트랜지스터(Q2)의 베이스에 결합된다. 그래서, 펄스(Hrt)가 존재하는 경우, 트랜지스터(Q1)는 턴오프되고, 출력 신호(615), 주사 손실 인터럽트, 개방 회로를 제공하는 트랜지스터(Q2)도 턴오프된다. 주사 관련 펄스가 없는 경우, 예를 들면 버스 유도 제어 기능, 회로 장해 또는 X선 보호 때문에, 커패시터(C1) 양단에 발생되는 양전하는 저항(R1, R2)의 직렬 결합부를 통해 분산되어 커패시터(C1)를 접지 전압쪽으로 충전시킨다. 커패시터(C1) 양단의 전압이 공칭적으로 1.4볼트인 경우 트랜지스터(Q1)는 턴오프되며, 콜렉터 단자는 다이오드(D2)의 캐소드의 공칭 전압을 나타낸다. 그러므로, 트랜지스터(Q1) 콜렉 터에서의 약 7볼트의 정전압은 저항(R3, R4)으로 형성된 분압기를 통해 트랜지스터(Q2)의 베이스에 인가되며, 트랜지스터(Q2)를 턴온하여 콜렉터 출력 신호(615)를 취하고 이미터를 접지시킨다. 신호(615)는 로우일 때 주사 전류가 예시적인 디스플레이 또는 코일에 발생하지 않는 마이크로 제어기(800)를 시그널링하는 인터럽트 신호이다.

또한, 도 4의 트랜지스터(Q4)의 콜렉터는 바람직하게는 마이크로제어기에 의해 발생되어 디지털/아날로그 변환기(DAC)(700)에 버스(420)를 통해 데이터 워드로서 통신되는 수평 주파수의 변화를 허용 또는 금지하는 회로 블록(650)에 결합된다. 디지털/아날로그 변환기(700)는 그 데이터 워드를 변환하여 2개의 예시적인 전압치를 갖는 아날로그 제어 신호(1H_SW)를 발생한다. 제어 신호(1H_SW)가 공칭 제로 볼트(Vcesat)인 경우, 프로세서(400)의 2 단에 의한 분할이 바이패스되고 분할기(415a)는 2Fh 이상의 수평 주파수의 광대역에서 주파수를 생성하도록 432로 VCO 출력 신호(LLC)(301)를 분할한다. 제어 신호(1H_SW)가 약 9.6볼트인 경우, 2단에 의한 분할기(415a)가 선택되어 864의 결합 분할을 생성한다. 그래서, VCO 발생 라인 동기 클럭(LLC)(301)은 1Fh의 공칭 주파수를 생성하도록 864로 분할된다. 트랜지스터(Q1)의 콜렉터는 분압기를 형성하는 직렬 결합된 저항(R5, R6)을 통해 접지에 결합된다. 저항(R5, R6)의 접합부는 접지된 이미터를 갖는 NPN 트랜지스터(Q3)의 베이스에 결합된다. 트랜지스터(Q3)의 콜렉터는 부하 저항(R8)을 통해 정전원에 접속되고, 또한 저항(R10)을 통해 NPN 트랜지스터(Q4)에 결합된다. 트랜지스터(Q4)의 이미터는 정전원과 접지 사이에 형성된 분압기(R8, R9)의 접합부에 결합되며, 저항(R9)은 전원에 접속되고 저항(R11)은 접지에 접속된다. 따라서, 트랜지스터(Q4)의 이미터는 약 4볼트로 바이어싱된다. 그래서, 트랜지스터(Q4)는 콜렉터가 공칭 이미터 전압을 나타내도록 하는 약 4.7볼트를 베이스 전압이 초과하는 경우 턴온된다. 트랜지스터(Q4)의 콜렉터는 제어 신호(1H_SW)와 트리거 입력(TR) 및 예를 들면 IC 타입 LMC 555인 집적 회로의 임계 입력(TH)의 접합부에 직접 접속된다. 따라서, 4볼트로 클램핑된 2개의 트리거 입력 및 임계 입력에 있어서, 버스 발생 코맨드 또는 잘못된 신호 픽업으로부터 초래되는 제어 신호(1H_SW)의 변화는 IC(U1)의 입력 상태가 변화되지 못하게 한다. 집적 회로(U1)의 임계 입력은 제어 신호(1H_SW)의 전압치가 약 5.3볼트를 초과할 때 응답하여 1Fh 주사 주파수가 선택되게 한다. IC(U1)의 트리거 입력은 전압치가 2Fh 주사 주파수의 선택을 초래하는 약 2.6 볼트 이하인 경우 제어 신호(1H_SW)의 네거티브 전이(negative transition)에 응답한다.

회로(650)의 동작은 다음과 같다. 회로(610)에 결합된 펄스(Hrt)가 존재하는 경우 트랜지스터(Q4)를 턴오프시키며, 그 트랜지스터의 콜렉터는 직렬 결합된 저항(R3, R4)과 직렬 결합된 저항(R5, R6)의 병렬 결합부를 통해 공칭 접지 전압을 나타낸다. 따라서, 트랜지스터(Q3)도 턴오프되며, 그 콜렉터는 저항(R8)을 통해 공칭 공급 전압을 나타낸다. 상기의 정전압은 트랜지스터(Q4)의 베이스에 인가되고 제어 신호(1H_SW)와 집적 회로(U1)의 접합부를 약 +4볼트의 전압에 접속시킨다. IC(U1)의 트리거 입력 및 임계 입력 모두에 +4볼트가 인가되고, U1은 제어 신호(1H_SW)의 변화에 응답하지 않는다. 그러므로, 선택 수평 주파수 제어 신호(202, 402)의 전류 상태를 유지하여 주사 펄스(Hrt)가 존재하는 동안에 변화될 수 없게 된다. 그래서, 수평 주파수의 임의의 변화를 방지하고 수평 주사단(500)의 장해를 방지한다.

주사 펄스가 없는 경우, 트랜지스터(Q1)는 턴온되고 그 콜렉터는 공칭 전압을 나타낸다. 정전압은 직렬 저항(R5, R6)을 통해 결합되고 트랜지스터(Q3)를 턴온시키고 트랜지스터(Q4)는 턴오프시킨다. 트랜지스터(Q4)가 턴오프된 경우, 집적 회로(U1)로부터의 방지가 제거되어, 1Fh 동작 신호(1H_SW)가 고전압을 나타내고 IC(U1) 출력(SEL.H. FREQ)은 저전압을 나타낸다. 유사하게는, 2Fh 동작이 선택되는 경우 제어 신호(1H_SW)는 저전압을 나타내고 U1의 출력(SEL.H.FREQ)은 고전압을 나타낸다.

또한, 펄스(Hrt)의 존재 유무에 의한 집적 회로(U1)의 바람직한 제어는 도 1 및 도 4의 회로 블록(655)에 사용된다. 도 4에서, DAC(700)로부터의 전원 스위칭 코맨드(2H_VCC)는 접지에 분압기를 형성하는 직렬 접속된 저항(R13, R14)에 결합된다. 저항들의 접합부는 이미터가 접지되고 콜렉터가 전원 제어 신호(SEL.1H_VCC)(656)를 발생하도록 개방 콜렉터 출력 출력으로서 접속되는 트랜지스터(Q5)의 베이스에 접속된다. 또한, 트랜지스터(Q5)의 베이스는 IC(U1)의 방전 출력에 접속된다. 회로 블록(655)의 동작은 다음과 같다. 전원 스위칭 코맨드는 제어 신호(2H_VCC)(702)를 역다중화하여 발생하도록 마이크로 제어기(800)에 의해 발생되어 버스(420)를 통해 DAC(700)에 전송된다. 제어 신호(702)가 예를 들어 약 +9,6볼트, 하이인 경우, 트랜지스터(Q5)는 턴온되고 그 콜렉터의 출력 제어 신호(SEL.1H_VCC)(656)는 트랜지스터(Q5)의 공칭 제로 볼트(Vcesat)의 전압을 나타낸다. 그러나, 트랜지스터(Q5)의 동작은 IC(U1)의 방전 트랜지스터의 공칭 접지 전압(Vcesat)으로 베이스를 클램핑함으로써 트랜지스터(Q5)가 전원 제어 신호(2H_VCC)를 반전시키지 못하게 하는 IC(U1)의 방전 출력 회로에 의해 제어된다. 그래서, 전원 스위칭이 방지되고 신호(SEL.1H_VCC)(656)를 하이 상태로 유지하여 1Fh 전원 조건, 예를 들면 최저 동작 전압을 유지한다. IC(U1)의 방전 회로는 U1의 출력 회로의 상태가 변화될 때, 즉 출력 신호(SEL.H. Freq)가 2Fh 동작 모드의 선택에 응답하여 로우로 될 때 비가동 상태가 된다. 그래서, 2Fh 이상의 고수평 주파수에 대한 전원 선택은 2Fh 주사 주파수가 주사하지 않는 동안에 처음에 선택된다.

전술된 바와 같이, 제2 및 제3 위상 동기 루프의 동작 주파수는 분할기 스위칭에 의해 2:1 비율로 변경될 수 있다. 그러나, 조화 관련 주파수이외에서, 예를 들면 2.14Fh의 ATSC 1080I 주파수, 2.4Fh 수평 주파수를 갖는 SVGA 신호를 VCO와 동기시키기 위해서는, 제2 위상 동기 루프는 NTSC 수평 주파수의 2.14 내지 2.4 배의 주파수의 공칭 비정수 수평 주파수를 달성하기 위해 VCO를 제어해야 한다. 전압 제어식 발진기(300)에서 바람직한 주파수 설정 DC 전압(FREQ.SET)(302)은 분할될 때 공칭 수평 주파수를 발생하는 발진기 주파수를 결정한다. 주파수 설정 DC 전압은 디지털/아날로그 변환기에 의해 발생되어, 발진기 주파수 판정 네트워크의 일부를 형성하는 전압 가변 커패시터 또는 바리캡 다이오드에 인가된다. 발진기는 위상 검출기 에러 신호에 의해 입력 동기 신호에 동기되는데, 이 위상 검출 에러 신호는 필터링되어 VCO(300)의 주파수 판정 네트워크의 일부인 인덕터에 인가된다. 단순히 말하면, 주파수 설정 DC는 직렬 동조 네트워크의 바리캡 다이오드 단부에 인가되고, 위상 에러 신호는 인덕터 단부에 인가된다. 따라서, 주파수 및 위상 제어 신호는 주파수 판정 동조 회로 양단에 인가된다.

전압 제어식 발진기(300)는 도 1에 도시되어 있으며, 도 3에는 개략적으로 도시되고 있다. 바람직한 제어식 발진기(300)의 동작은 다음과 같다. 마이크로 제어기(800) 및 메모리(도시되지 않음), 데이터 버스(420), 예를 들면 도 1에 도시된 I²C 버스를 통해 주파수 설정 데이터를 액세스하여 출력한다. I²C 버스는 디지털 동기 프로세서(400)에 접속되어 다양한 제어 기능을 제공하고, 아날로그 전압으로 데이터를 분리하여 변환하는 디지털/아날로그 변환기(700)에도 접속된다. 디지털/아날로그 변환기(700)는 주파수 스위칭 제어 신호(1H_SW)(701) 및 VCO 주파수 설정 전압(FREQ.SET)(302)을 발생한다. 도 3에서, 주파수 설정 전압(FREQ.SET)(302)은 저항(R1)을 통해 저항(R3, R4)과 커패시터(C3)의 접합부에 결합되며, 이 커패시터(C3)는 저항(R1)과 결합하여 접지에 저역 통과 필터를 형성한다. 저항(R1, R3)은 DAC(700) 기준 전압(Vref)에 접속된 저항(R3)과 함께 주파수 설정 전압용 분압기를 형성한다. 따라서, 아날로그 전압(302)은 DAC(700) 기준 전압(Vref)에 약 +3.8볼트의 바이어싱 전압의 공칭 전압을 바리캡 다이오드(D1)에 인가하도록, 명목상 반으로 분할되어 DAC 기준 전압(Vref)에 참조된다. 저항(R1, R3)과 커패시터(C3)의 접합부는 저항(R4)을 통해 바리캡 다이오드(D1)의 캐소드에 결합된다. 따라서, 전압(Vref)으로부터 유도된 공칭 DC 전압치와 DAC(700)로부터의 데이터 판정 주파수 설정 전압(302)을 합한 전압은 발진기 주파수 판정 네트워크의 바리캡 다이오드에 인가된다. 주파수 설정 전압(302)은 1Fh 및 2Fh에서 공칭 제로 전압이 되고, 2.4Fh, 예를 들면 SVGA에서의 동작이 선택될 때 약 +7볼트까지 상승한다.

VCO(300)의 발진기는 이미터가 저항(R7)을 통해 정(+)전원에 접속되고 콜렉터가 병렬 결합된 저항(R8) 및 커패시터(C4)를 통해 접지에 접속되는 PNP 트랜지스터(Q3)로 형성된다. 트랜지스터(Q3)의 베이스는 저항(R6)을 통해 정전원에 접속되고 커패시터(C5)를 통해 접지에 결합된다. 발진기 주파수는 조정 가능 인덕터(L1) 및 병렬 결합된 바리캡 다이오드(D1)와 커패시터(C4)로 형성된 직렬 공진 네트워크에 의해 주로 판정된다. 저항(R4), 다이오드(D1) 및 커패시터(C4)의 접합부는 커패시터(C6)를 통해 트랜지스터(Q3)의 베이스에 결합된다. 트랜지스터(Q3)의 콜렉터는 커패시터(C8)를 통해 인덕터(L1)와 저항(도 2에 도시된 저항(R6))의 접합부에 접속되며, 도 2에 도시된 저항(R6)은 발진기 동기를 위해 프로세싱된 위상 에러 신호(201)를 제공한다. 따라서, 주파수 제어 및 위상 동기 신호는 소자(D1, C4, L1)로 형성된 직렬 공진 네트워크 양단에 인가된다. 발진기의 초기 동조는 공칭 제로 전압으로 설정됨으로써 달성되고, 위상 검출기에 결합된 1Fh NTSC 수평 주파수 동기 신호에 있어서 인덕터(L1)는 동작 범위 내에서 위상 검출 에러 신호를 센터링하도록 조정된다. 택일 발진기 설정 방법에서 조정 불가능한 고정 인덕터(L1)가 사용된다. 1Fh의 수평 주파수 동기 신호는 위상 검출기(50)에 인가되고 DAC 전압(302)은 위상 검출기 에러 신호가 센터링될 때까지 버스를 통해 마이크로 제어기에 의해 변화된다. 상기의 전압(302)의 센터링치에 대응하는 데이터치가 격납된다. 2.4Fh에서의 동작을 위한 주파수 설정 전압을 판정하기 위해, 즉시 선행 처리 방법이 반복되며 루프를 센터링하는 데이터치가 격납된다.

발진기 출력 신호는 저항(R7)에서 트랜지스터(Q3)의 이미터로부터 추출되어 결합 커패시터(C6)를 통해 PNP 트랜지스터(Q4)의 이미터에 결합된다. 트랜지스터(Q4)는 접지식 베이스 증폭기로서 구성되며, 트랜지스터(Q4)의 베이스는 커패시터(C7)를 통해 접지에 결합된다. 트랜지스터(Q4)의 콜렉터는 저항(R10)을 통해 접지에 접속된다. 그러므로, 발진기 출력 신호는 저항기(R10) 양단에서 발생되고 라인 동기 클럭(LLC)(301)으로서 동기 프로세싱 IC(400)에 결합된다.

복수의 수평 주파수 중에서의 선택은 버스(420)를 통해 마이크로 제어기(800)로부터 결합되는 제어 코맨드를 통해 초기화되어, 동기 프로세싱 IC(400)로 어드레싱된다. 제어 코맨드(LFSS)는 IC(400) 내에서 수평 및 프레임 발생을 개시 또는 중지하여, 수평 구동 신호(403)가 출력 스위치(412a)로 도시되는 바와 같이 종단될 수 있다. 그래서, 수평 구동 신호(403)가 없을 경우, 수평 주사 증폭기(500)는 전류 흐름을 발생하는 것을 중단하고 결국 펄스(Hrt)는 더 이상 생성되지 않는다. 수평 오프 코맨드(LFSS)에 따라 마이크로 제어기는 디지털/아날로그 변환기(DAC)(700)로 어드레싱된 제어 워드를 전송한다. DAC(700)로 어드레싱되는 제1 제어 워드는 전술된 바와 같이 스위칭 인터로크(650)에 결합된 아날로그 제어 신호(1H_SW)(701)로서 DAC(700)로부터 출력되는 수평 주파수 스위치 코맨드를 나타낸다. 또한, DAC는 전술된 바와 같이 아날로그 주파수 설정 전압(FREQ.SET)(302)을 발생하는 제2 제어 워드를 수신한다.

수평 구동 신호(403)를 턴오프시켜 펄스(Hrt)의 발생을 종단시키면, 제어 신호(1H_SW)는 집적 회로(U1)의 상태를 변화시키도록 허용된다. IC(U1)의 금지가 제거되면, 출력 신호(SEL.H.FREQ)(402)는 상이한 분할비 및 위상 동기 루프에 대해 상이한 수평 주파수를 선택함으로써 상태를 변화시킬 수 있다. 그래서, 신호(402)는 수평 구동기(450) 또는 수평 주사 증폭기(500)에 손상을 입히지 않고도 분할기(415a)로 하여금 분할기 체인으로부터 삽입 또는 바이패스되게 하는 동기 프로세서(400)에 인가된다. 마이크로 제어기는 수평 주사 증폭기(500)를 정지시켜 회로 손상을 피하도록 수평 주파수 스위치 코맨드를 전송하기 전에 수평 주파수 스위치 코맨드를 전송한다. 그러나, 보호 회로(600)는 신호(402)에 의한 수평 주파수 선택이 수평 주사 펄스(Hrt) 부재시에만 발생할 수 있도록 함으로써 다른 레벨의 보호를 제공한다. 그래서, 동기 프로세서(400) 및 주사 증폭기(500)는 예를 들면 DAC(700)에 의해 발생되는 의사 신호로부터 초래되거나 또는 잘못된 회로 기능, 전원 부하 또는 CRT 아아크로부터 초래되는 VCO 분할 변화들에 대하여 보호된다.

또한, IC(U1)의 출력 신호(SEL.H.FREQ)(202)는 도 2에 도시된 저역 통과 능동 필터(200)에 결합되며, 그 기능은 다음과 같다. 위상 에러 신호(ΦERROR)(11)는 VCO의 분할 신호(401)와 입력 동기 신호(5)간의 위상 비교로부터 초래되며, 입력 저항(R1)에 결합된다. 입력 저항(R1)은 저항(R2)과 직렬로 집적 회로 증폭기(210)의 반전 입력단에 접속된다. 저항(R1, R2)의 접합부는 스위치(S1)의 고정 콘택트(1Fh)에 접속된다. 스위치(S1)의 가동 콘택트는 병렬 결합된 저항(R3) 및 커패시터(C3)와 병렬 결합된 저항(R4) 및 커패시터(C4)의 접합부에 접속된다. 부귀환은 증폭기(210)의 출력단에서부터 커패시터(C2)로 형성된 주파수 종속 네트워크, 및 저항(R4)과 커패시터(C4)의 병렬 네트워크와 저항(R3)과 커패시터(C3)의 병렬 네트워크의 직렬 접속된 결합부를 통해 반전 입력단으로 가해진다. 병렬 네트워크(R3, C3)는 스위치(S1) 와이퍼와 증폭기(210)의 반전 입력단 사이에 접속된다. 스위치(S1)가 포지션(1Fh)을 선택하는 경우, 저항(R2)은 병렬 결합된 저항(R3) 및 커패시터(C3)와 병렬 접속되어, 그 결과 새롭게 형성된 병렬 네트워크(R2, R3, C3)는 증폭기 이득 또는 주파수 응답의 판정시에 거의 영향을 주지 않는다. 그러므로, 1Fh로 동기될 때, 즉 스위치 포지션(1Fh)이 선택될 때, 증폭기 이득은 입력 저항(R1)에 의해 설정되고, 주파수 응답은 커패시터(C2) 및 병렬 네트워크(R3, C3)에 의해 판정된다. 디스플레이가 1fH 이상의 수평 주파수에서 동작할 때, 스위치(S1)는 포지션(2Fh)을 선택하고 저항(R2)은 현저한 이득 판정 성분이 되며, 주파수 응답은 커패시터(C2) 및 병렬 네트워크(R3, C3) (R4, C4)들의 직렬 결합에 의해 제어된다. 증폭기(210)의 비반전 입력단은 약 2.5볼트의 정전압으로 바이어싱된다.

증폭기(210)로부터의 출력은 직렬 접속된 저항(R5, R6)을 통해 결합되어 프로세싱된 위상 에러 신호(PROC. ΦERROR)(201)를 형성하여 VCO(300)를 동기시키도록 결합한다. 저항(R5, R6)의 접합부는 커패시터(C1)를 통해 접지에 결합되며, 이 커패시터(C1)는 예를 들면 스위치드 모드 전원 동작에 의해 발생되는 고주파수 잡음으로 인해 의사 VCO 위상 변조를 생성하지 못하게 하도록 저역 통과 필터를 형성 한다. 또한, 저항(R5, R6)의 접합부는 PNP 트랜지스터(Q1) 및 PNP 트랜지스터(Q2)의 이미터들로 형성되는 피크 투 피크 리미터(peak to peak limiter), 즉 클리퍼에 접속된다. 트랜지스터(Q1)의 콜렉터는 접지에 접속되고, 트랜지스터(Q2)의 콜렉터는 저항(R9)을 통해 정전원에 접속된다. 트랜지스터(Q2)의 베이스는 직렬 접속된 저항(R10, R7)의 접합부에 접속된다. 저항(R10)은 접지에 접속되고, 저항(R7)은 저항(R8)을 통해 다른 정전원에 접속된다. 저항(R7, R8)의 접합부는 트랜지스터(Q1)의 베이스에 접속된다. 따라서, 저항(R7, R8, R10)은 프로세싱된 에러 신호(201)를 제한하는 대략 +0.3볼트와 +2.2볼트의 피크 투 피크 제한치를 판정하는 분압기를 형성한다.

위상 동기 루프에서, 위상 검출기 출력 필터링의 선택은 전술된 바와 같이 스태틱 및 다이나믹 성능간의 절충안이다. 예를 들면, 컴퓨터 발생 SVGA 신호에의 동기는 협대역폭 VCO 제어 신호를 요구하거나 또는 그로부터의 이점을 요구하며, 이 제어 신호는 매우 위상이 안정된 발진기 및 수평 주파수를 제공할 것이다. 그러나, 전술된 바와 같이, VCR 재생 동기 신호는 수직 동기 및 수직 귀선 소거 구간 부근에서의 갑작스런 수평 동기 위상 변화를 포함한다. 상기 위상 변화의 영향을 방지하거나 또는 완화시키기 위해서는 루프가 컴퓨터 발생 SVGA 신호 또는 갑작스런 위상 외란에 쉽게 영향을 받지 않는 방송 신호 중 하나에 대해 요구되는 것 보다 광범위한 대역폭을 가져야 한다. 바람직하게는 증폭기(210)는 능동 저역 통과 필터로서 구성되며, 출력 신호 성분은 주파수 종속 직렬 접속된 네트워크(C2, C3, C4, R3, R4)를 통해 반전 입력단에 귀환된다. 본 발명의 양상에 따르면, 바람직하 게는 스위치(S1)는 선택된 수평 발진기 주파수에 응답하여 제어되어, 스위치 포지션(1Fh)에서 저항(R2)이 반전 입력단과 직렬로 임피던스를 형성하도록 병렬 결합(R3, C3)과 병렬로 접속된다. 저항(R2, R3)과 커패시터(C3)의 병렬 결합은 필터 이득 또는 주파수 응답에 거의 영향을 미치지 않는다. 스위치 포지션(1Fh)에서, 필터 이득은 입력 저항(R1)의 값으로 분할되는 네트워크(C2, C1, R4)의 임피던스에 의해 판정된다. 명확하게 말하면, 루프 동작 주파수는 커패시터(C2)의 DC 임피던스가 크게 되고, 루프 이득은 도 5a에 도시된 바와 같이 상한치에 근접한다. 1Fh 이외의 주파수에서 동작하는 경우 수평 주파수 스위치(S1)는 포지션(2Fh)을 선택하도록 제어된다. 스위치 포지션(2Fh)에서 필터 이득은 직렬 결합된 저항(R1, R2)으로 분할되는 귀환 네트워크(R3, C2, C1, R4)의 임피던스에 의해 판정된다. 저항(R2)이 저항(R3) 보다 상당히 크기 때문에 스위치 포지션(2Fh)의 이득은 스위치 포지션(1Fh)의 이득에 비해 감소된다. 따라서, 능동 필터 이득 및 대역폭은 수평 동작 주파수의 선택에 응답하여 상이하게 제어된다.

2Fh 이상의 수평 주파수에서 동작하는 동안에, 스위치(S1)는 2Fh 포지션을 선택하여, 그 결과 DC에 근접한 주파수에서의 이득은 도 5a의 진폭 대 주파수 플롯에서 파선으로 도시된 바와 같이 거의 10dB이다. 이득은 약 10Hz에서 제로로 떨어지고 약 100Hz에서는 -20dB로 계속 떨어지게 된다. 따라서, 스위치(S1)가 2Fh 포지션에 있는 2Fh 모드로 동작하는 경우, 제로 이득 대역폭은 거의 10Hz이다. 도 5b는 파선으로 도시된 2Fh 모드에 있어서의 2개 수평 주파수에 대한 위상 대 주파수 플롯을 도시한다. 1Fh의 NTSC 주파수에서 동작하는 경우, 스위치(S1)는 필터 이득을 증가시키는 1Fh 포지션을 선택하도록 제어되고 10kHz를 초과하여 제로 이득 대역폭을 제공한다. 도 5a에 도시된 바와 같이 높은 수평 주파수에서 동작하는 동안에 사용된 것보다 더 큰 주파수 필터 이득이 1Fh에서 동작하는 동안 사용된다. 또한, 필터는 2Fh 모드에서 얻어지는 것보다 상당히 광범위한 위상 에러 신호 대역폭을 생성한다. 바람직하게는 능동 필터 이득 및 주파수 응답 스위칭은 인쇄 회로판 영역에 세이빙스(savings)를 제공하여 자화율 표유 전자계 픽업 및 의사 위상 불안정을 감소시키는 단일 스위치 콘택트를 이용함으로써 달성된다.

상술된 바와 같이, 본원에서 위상 동기 루프의 능동 저역 통과 필터의 이득 및 대역폭의 스위칭은 한 수평 주파수에서의 갑작스런 수평 위상 변화에 대하여 빠르게 응답하게 하고, 제2 수평 주파수에서 지터로부터 개선된 위상 안정성 및 자유도를 제공한다.

Claims

복수의 주파수에서 선택적으로 동작 가능한 수평 주파수 신호 발생기에 있어서,

복수의 수평 주파수에서의 동기 발진을 위해 제어되는 발진기(300)와;

동기 펄스(5)의 소스(SW15)와;

상기 발진기(300) 및 상기 소스(SW15)에 결합되는 입력을 가지며 상기 입력간의 위상차를 나타내는 출력 신호(11)를 발생하는 위상 검출기(50)와;

상기 위상 검출기(50)에 결합되어 상기 출력 신호(11)를 프로세싱하고 상기 발진기(300)를 제어하기 위한 제어 신호(201)를 발생하는 프로세서(200)를 포함하고,

상기 프로세서의 이득은 상기 복수의 주파수 중 선택된 주파수에 응답하여 제어되는 것을 특징으로 하는 수평 주파수 신호 발생기.
제1항에 있어서, 상기 프로세서의 이득은, 상기 발진기(300)가 상기 복수의 주파수 중 최저 주파수에서 동작하는 동안에 증가되는 것을 특징으로 하는 수평 주파수 신호 발생기.
제1항에 있어서, 상기 프로세서(200)는 저역 통과 필터 특성을 가지는 것을 특징으로 하는 수평 주파수 신호 발생기.
제3항에 있어서, 상기 저역 통과 필터 대역폭은 상기 복수의 주파수 중 선택된 주파수에 응답하여 제어되는 것을 특징으로 하는 수평 주파수 신호 발생기.
제1항에 있어서, 상기 발진기(300)는 상기 제1 주파수 및 제2 주파수에서 선택적으로 동작 가능하며, 상기 제2 주파수는 실질적으로 상기 제1 주파수의 2배인 것을 특징으로 하는 수평 주파수 신호 발생기.
제1항에 있어서, 상기 발진기(300)는 상기 제1 주파수의 정수배의 주파수에서 선택적으로 동작 가능한 것을 특징으로 하는 수평 주파수 신호 발생기.
제1항에 있어서, 상기 프로세서(200)는 능동 저역 통과 필터인 것을 특징으로 하는 수평 주파수 신호 발생기.
제7항에 있어서, 상기 능동 저역 통과 필터 이득은 콘택트 쌍(S1)에 의해 제어되는 것을 특징으로 하는 수평 주파수 신호 발생기.
제7항에 있어서, 상기 능동 저역 통과 필터 대역폭은 상기 복수의 주파수 중에서 선택된 주파수에 응답하여 오차 범위 만큼(by an order of magnitude) 변화하는 것을 특징으로 하는 수평 주파수 신호 발생기.
동기 회로에 있어서,

복수의 주파수에서 수평 주파수 신호(401)를 발생하는 전압 제어식 발진기(300)와;

수평 동기 펄스(5)의 소스(SW15)와;

상기 전압 제어식 발진기(300) 및 상기 수평 동기 펄스(5)를 동기시키기 위한 수단(50)과;

상기 동기 수단(50)에 결합되어, 상기 전압 제어식 발진기(300)를 동기시키도록 결합하는 상기 동기 수단(50)으로부터의 전압(11)을 필터링하기 위한 능동 저역 통과 필터(200)를 포함하고,

상기 능동 필터 대역폭은 상기 복수의 주파수 중 하나에서의 동작에 응답하여 변화되는 것을 특징으로 하는 동기 회로.
제10항에 있어서, 상기 능동 저역 통과 필터 이득은 디지털/아날로그 변환된 신호(701)에 응답하여 변화되는 것을 특징으로 하는 동기 회로.
제10항에 있어서, 상기 능동 저역 통과 필터(200)는 데이터 버스 신호에 응답하여 제어되는 것을 특징으로 하는 동기 회로.
제10항에 있어서, 상기 능동 저역 통과 필터(200)의 전압 이득은 상기 복수의 주파수 중 최저 주파수에서 동작하는 동안에 증가되는 것을 특징으로 하는 동기 회로.
복수의 수평 주파수에서 동작 가능한 비디오 디스플레이에 있어서,

복수의 주파수에서 동작 가능한 전압 제어식 발진기(300)와;

동기 펄스의 소스(SW15)와;

상기 발진기(300) 및 상기 소스(SW15)에 결합되어 상기 입력들간의 위상차를 나타내는 출력 신호(11)를 발생하는 위상 검출기(50)와;

상기 출력 신호(11)에 결합되어 상기 출력 신호(11)를 필터링하고 상기 발진기(300)를 제어하기 위한 전압(201)을 발생하는 능동 필터(200)를 포함하고,

상기 능동 필터(200)는 상기 복수의 주파수 중 제1 주파수에서의 제1 이득값으로 제어되고 상기 복수의 주파수 중 제2 주파수에서의 제2 이득값으로 제어되는 것을 특징으로 하는 비디오 디스플레이.
제14항에 있어서, 선택 가능한 이득 값을 갖는 상기 능동 필터(200)는 저역 통과 주파수 특성을 가지는 것을 특징으로 하는 비디오 디스플레이.
제14항에 있어서, 상기 복수의 주파수 중 상기 제1 주파수는 상기 복수의 주파수 중 최저 주파수를 나타내는 것을 특징으로 하는 비디오 디스플레이.
제14항에 있어서, 상기 능동 필터 이득은, 상기 발진기(300)가 상기 복수의 주파수 중 상기 제1 주파수에서 동작할 때 증가되는 것을 특징으로 하는 비디오 디스플레이.
제14항에 있어서, 상기 능동 필터 이득은, 상기 발진기(300)가 상기 복수의 주파수 중 상기 제2 주파수에서 동작할 때 감소되는 것을 특징으로 하는 비디오 디스플레이.
제18항에 있어서, 상기 복수의 주파수 중 상기 제2 주파수는 상기 제1 주파수의 공칭 2배인 것을 특징으로 하는 비디오 디스플레이.
제18항에 있어서, 상기 복수의 주파수 중 상기 제2 주파수는 상기 제1 주파수의 2배보다 큰 것을 특징으로 하는 비디오 디스플레이.