JPH06291654A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH06291654A JPH06291654A JP5080385A JP8038593A JPH06291654A JP H06291654 A JPH06291654 A JP H06291654A JP 5080385 A JP5080385 A JP 5080385A JP 8038593 A JP8038593 A JP 8038593A JP H06291654 A JPH06291654 A JP H06291654A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- voltage
- pass filter
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 発振周波数に応じ、収束速度を変える。
【構成】 入力信号１０と帰還信号１２間の位相差を検
出し、該位相差に応じた信号を出力する位相比較器１
と、前記位相差に応じた信号を入力し、直流電圧に変換
し出力するとともに、制御信号に基づき伝達特性を変化
させる低域フィルタ（ＬＰＦ）２と、前記低域フィルタ
２に縦続接続するとともに、低域フィルタ２が供給する
直流電圧により制御されるとともに、周波数選択信号１
５に基づき所定の出力（クロック）信号１１を発生する
電圧制御発振器（ＶＣＯ）３と、前記電圧制御発振部３
の出力信号を分周するとともに、周波数選択信号１５に
基づき分周比を変化させる分周器４と、前記電圧制御発
振部の出力信号を入力し該出力信号の周波数に相応する
電圧１６を出力する周波数−電圧変換部（Ｆ／Ｖ）５と
でなる。
出し、該位相差に応じた信号を出力する位相比較器１
と、前記位相差に応じた信号を入力し、直流電圧に変換
し出力するとともに、制御信号に基づき伝達特性を変化
させる低域フィルタ（ＬＰＦ）２と、前記低域フィルタ
２に縦続接続するとともに、低域フィルタ２が供給する
直流電圧により制御されるとともに、周波数選択信号１
５に基づき所定の出力（クロック）信号１１を発生する
電圧制御発振器（ＶＣＯ）３と、前記電圧制御発振部３
の出力信号を分周するとともに、周波数選択信号１５に
基づき分周比を変化させる分周器４と、前記電圧制御発
振部の出力信号を入力し該出力信号の周波数に相応する
電圧１６を出力する周波数−電圧変換部（Ｆ／Ｖ）５と
でなる。
Description
【０００１】
【産業上の利用分野】本発明は、発振周波数に相応して
収束速度ど変えるようにしたＰＬＬ（フェーズロックド
ループ）回路に関する。
収束速度ど変えるようにしたＰＬＬ（フェーズロックド
ループ）回路に関する。
【０００２】
【従来の技術】クリアビジョン（ＥＤＴＶ）等で、放送
されたカラーテレビ信号の水平同期信号に位相同期する
クロック信号を得るため、例えば、図４に示すＰＬＬ回
路（ブロック図）が使用される。３１は基準信号として
入力した、放送されたカラーテレビ信号の水平同期信号
４０とＶＣＯ（電圧制御発振器）３３が発振し出力する
クロック信号４１を分周器３４で分周して得られる帰還
信号（水平同期信号）４２とを位相比較し、両信号の位
相差に応じた信号を発生する位相比較器である。３２は
前記位相比較器３１から位相差に応じた信号が供給さ
れ、該信号に基づき直流電圧を生成する低域フィルタ
（ＬＰＦ）である。３３は、前記直流電圧に基づき、発
振周波数と位相を制御し、所望のクロック信号４１を生
成し出力する電圧制御発振（ＶＣＯ）器である。３４は
前記クロック信号４１を所定の比率（分周比）で分周
し、帰還信号４２を生成するカウンタ（分周器）であ
る。しかし、クリアビジョン（ＥＤＴＶ）等での利用に
おいては、入力する映像信号により、例えば、非標準の
映像信号を信号処理する場合、発振周波数を切り換える
必要があったが、上記した従来のＰＬＬ回路では、それ
ぞれ異なる周波数の出力信号を有するＰＬＬ回路が複数
個必要であった。
されたカラーテレビ信号の水平同期信号に位相同期する
クロック信号を得るため、例えば、図４に示すＰＬＬ回
路（ブロック図）が使用される。３１は基準信号として
入力した、放送されたカラーテレビ信号の水平同期信号
４０とＶＣＯ（電圧制御発振器）３３が発振し出力する
クロック信号４１を分周器３４で分周して得られる帰還
信号（水平同期信号）４２とを位相比較し、両信号の位
相差に応じた信号を発生する位相比較器である。３２は
前記位相比較器３１から位相差に応じた信号が供給さ
れ、該信号に基づき直流電圧を生成する低域フィルタ
（ＬＰＦ）である。３３は、前記直流電圧に基づき、発
振周波数と位相を制御し、所望のクロック信号４１を生
成し出力する電圧制御発振（ＶＣＯ）器である。３４は
前記クロック信号４１を所定の比率（分周比）で分周
し、帰還信号４２を生成するカウンタ（分周器）であ
る。しかし、クリアビジョン（ＥＤＴＶ）等での利用に
おいては、入力する映像信号により、例えば、非標準の
映像信号を信号処理する場合、発振周波数を切り換える
必要があったが、上記した従来のＰＬＬ回路では、それ
ぞれ異なる周波数の出力信号を有するＰＬＬ回路が複数
個必要であった。
【０００３】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、複数の発振周波数を備えるととも
に、それぞれの発振周波数において、最適の収束特性と
周波数安定性を備えたＰＬＬ回路を提供することを目的
とする。
鑑みなされたもので、複数の発振周波数を備えるととも
に、それぞれの発振周波数において、最適の収束特性と
周波数安定性を備えたＰＬＬ回路を提供することを目的
とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、入力する信号間の位相差を検出し該位相差に応じた
信号を出力する位相比較部と、前記位相比較部が出力す
る信号を入力し直流電圧に変換する低域フィルタと、前
記低域フィルタに縦続接続するとともに前記直流電圧に
より制御され所定の周波数の信号を発生し該信号を出力
する電圧制御発振部と、前記電圧制御発振部の出力信号
を分周するとともに前記位相比較部に帰還接続する分周
器とからなるＰＬＬ回路において、前記電圧制御発振部
の出力信号を入力し該出力信号の周波数に相応する電圧
を出力する周波数−電圧変換部と、制御信号に基づき伝
達特性を変化させる低域フィルタとからなる。
に、入力する信号間の位相差を検出し該位相差に応じた
信号を出力する位相比較部と、前記位相比較部が出力す
る信号を入力し直流電圧に変換する低域フィルタと、前
記低域フィルタに縦続接続するとともに前記直流電圧に
より制御され所定の周波数の信号を発生し該信号を出力
する電圧制御発振部と、前記電圧制御発振部の出力信号
を分周するとともに前記位相比較部に帰還接続する分周
器とからなるＰＬＬ回路において、前記電圧制御発振部
の出力信号を入力し該出力信号の周波数に相応する電圧
を出力する周波数−電圧変換部と、制御信号に基づき伝
達特性を変化させる低域フィルタとからなる。
【０００５】
【作用】以上のように構成したので、出力信号の周波数
（発振周波数）に応じ、周波数−電圧変換部が所定の電
圧信号を低域フィルタに供給する。前記低域フィルタ
は、遮断周波数を始めとし伝達特性を変化させる。その
結果ＰＬＬ回路はループ感度を変化させ、周波数ロック
の収束時間を短くする。また、電圧制御発振部の発振周
波数を変えるにともない、分周器は所定の帰還信号周波
数を得るように、予め記憶している分周比が設定され
る。
（発振周波数）に応じ、周波数−電圧変換部が所定の電
圧信号を低域フィルタに供給する。前記低域フィルタ
は、遮断周波数を始めとし伝達特性を変化させる。その
結果ＰＬＬ回路はループ感度を変化させ、周波数ロック
の収束時間を短くする。また、電圧制御発振部の発振周
波数を変えるにともない、分周器は所定の帰還信号周波
数を得るように、予め記憶している分周比が設定され
る。
【０００６】
【実施例】以下、本発明によるＰＬＬ回路について、図
を用いて詳細に説明する。図１は、本発明によるＰＬＬ
回路の実施例ブロック図である。１は入力信号１０と帰
還信号１２間の位相差を検出し、該位相差に応じた信号
を出力する位相比較器である。２は、前記位相差に応じ
た信号を入力し、直流電圧に変換し出力するとともに、
制御信号に基づき伝達特性を変化させる低域フィルタ
（ＬＰＦ）である。３は、前記低域フィルタ２に縦続接
続するとともに、低域フィルタ２が供給する直流電圧に
より制御されるとともに、周波数選択信号１５に基づき
所定の出力（クロック）信号１１を発生する電圧制御発
振器（ＶＣＯ）である。４は、前記電圧制御発振部３の
出力信号を分周するとともに、周波数選択信号１５に基
づき分周比を変化させる分周器である。５は、前記電圧
制御発振部の出力信号を入力し該出力信号の周波数に相
応する電圧１６を出力する周波数−電圧変換部（Ｆ／
Ｖ）である。
を用いて詳細に説明する。図１は、本発明によるＰＬＬ
回路の実施例ブロック図である。１は入力信号１０と帰
還信号１２間の位相差を検出し、該位相差に応じた信号
を出力する位相比較器である。２は、前記位相差に応じ
た信号を入力し、直流電圧に変換し出力するとともに、
制御信号に基づき伝達特性を変化させる低域フィルタ
（ＬＰＦ）である。３は、前記低域フィルタ２に縦続接
続するとともに、低域フィルタ２が供給する直流電圧に
より制御されるとともに、周波数選択信号１５に基づき
所定の出力（クロック）信号１１を発生する電圧制御発
振器（ＶＣＯ）である。４は、前記電圧制御発振部３の
出力信号を分周するとともに、周波数選択信号１５に基
づき分周比を変化させる分周器である。５は、前記電圧
制御発振部の出力信号を入力し該出力信号の周波数に相
応する電圧１６を出力する周波数−電圧変換部（Ｆ／
Ｖ）である。
【０００７】図２は、本発明によるＰＬＬ回路の制御信
号に基づき特性を変化させる低域フィルタの実施例で
る。２０は制御信号２３に基づき等価抵抗値を変化させ
るフォトトランジスタである。２６は、位相比較器１が
出力した位相差に応じた信号２１を入力信号とし、直流
電圧２２を出力信号とし、前記フォトトランジスタ２０
の等価抵抗値の変化に応じ伝達特性を変える低域フィル
タ（ＬＰＦ）である。
号に基づき特性を変化させる低域フィルタの実施例で
る。２０は制御信号２３に基づき等価抵抗値を変化させ
るフォトトランジスタである。２６は、位相比較器１が
出力した位相差に応じた信号２１を入力信号とし、直流
電圧２２を出力信号とし、前記フォトトランジスタ２０
の等価抵抗値の変化に応じ伝達特性を変える低域フィル
タ（ＬＰＦ）である。
【０００８】本発明によるＰＬＬ回路の動作を説明す
る。図３は、本発明によるＰＬＬ回路において、周波数
−電圧変換部（Ｆ／Ｖ）の出力に応じたＰＬＬ回路の各
部の特性の変化を示す図である。図（イ）は、周波数−
電圧変換部（Ｆ／Ｖ）の出力に対するフォトトランジス
タ２０の等価抵抗値を示すグラフである。２８は出力
（クロック）信号１１の周波数を変えた結果、周波数−
電圧変換部５の出力が変化し、それに対し、等価抵抗値
が反比例の特性を表す線である。例えば、出力（クロッ
ク）信号１１の周波数が高くなると、Ａ点は反比例の特
性を表す線２８の上を右下に進み、フォトトランジスタ
２０の等価抵抗値は小さくなることを示す。図（ロ）
は、上記フォトトランジスタ２０の等価抵抗値変化に起
因した収束速度の特性を示すグラフである。２９は出力
（クロック）信号１１の周波数を変えた結果、周波数−
電圧変換部５の出力が変化し、それに対し、低域フィル
タの伝達特性が変化した結果得られる比例の特性を表す
線である。例えば、出力（クロック）信号１１の周波数
が高くなると、Ｂ点は比例の特性を表す線２９の上を右
上に進み、収束速度が大きくなることを示す。従って、
電圧制御発振部の発振周波数（出力信号の周波数）を高
くすると、収束速度が大きくなり、その結果、周波数ロ
ックに要する収束時間が短くなるように動作する。尚、
上記フォトトランジスタ２０は、制御信号に応じ、等価
抵抗を変化させるフォトダイオードであっても良い。
る。図３は、本発明によるＰＬＬ回路において、周波数
−電圧変換部（Ｆ／Ｖ）の出力に応じたＰＬＬ回路の各
部の特性の変化を示す図である。図（イ）は、周波数−
電圧変換部（Ｆ／Ｖ）の出力に対するフォトトランジス
タ２０の等価抵抗値を示すグラフである。２８は出力
（クロック）信号１１の周波数を変えた結果、周波数−
電圧変換部５の出力が変化し、それに対し、等価抵抗値
が反比例の特性を表す線である。例えば、出力（クロッ
ク）信号１１の周波数が高くなると、Ａ点は反比例の特
性を表す線２８の上を右下に進み、フォトトランジスタ
２０の等価抵抗値は小さくなることを示す。図（ロ）
は、上記フォトトランジスタ２０の等価抵抗値変化に起
因した収束速度の特性を示すグラフである。２９は出力
（クロック）信号１１の周波数を変えた結果、周波数−
電圧変換部５の出力が変化し、それに対し、低域フィル
タの伝達特性が変化した結果得られる比例の特性を表す
線である。例えば、出力（クロック）信号１１の周波数
が高くなると、Ｂ点は比例の特性を表す線２９の上を右
上に進み、収束速度が大きくなることを示す。従って、
電圧制御発振部の発振周波数（出力信号の周波数）を高
くすると、収束速度が大きくなり、その結果、周波数ロ
ックに要する収束時間が短くなるように動作する。尚、
上記フォトトランジスタ２０は、制御信号に応じ、等価
抵抗を変化させるフォトダイオードであっても良い。
【０００９】
【発明の効果】以上説明したように、本発明は複数の発
振周波数を備えるとともに、それぞれの発振周波数にお
いて、所望の収束特性と周波数安定性を得られるＰＬＬ
回路を提供する。従って、クリアビジョンなどで、入力
する各種の、例えば、非標準あるいは標準の水平同期信
号に位相同期するクロック信号を、所望の収束特性と周
波数安定性にて供給することができる。また、発振周波
数を変えると、それに伴い、分周比を変え、所定の周波
数の帰還信号を供給することができる。
振周波数を備えるとともに、それぞれの発振周波数にお
いて、所望の収束特性と周波数安定性を得られるＰＬＬ
回路を提供する。従って、クリアビジョンなどで、入力
する各種の、例えば、非標準あるいは標準の水平同期信
号に位相同期するクロック信号を、所望の収束特性と周
波数安定性にて供給することができる。また、発振周波
数を変えると、それに伴い、分周比を変え、所定の周波
数の帰還信号を供給することができる。
【図１】本発明によるＰＬＬ回路の実施例ブロック図で
ある。
ある。
【図２】本発明によるＰＬＬ回路の制御信号に基づき特
性を変化させる低域フィルタの実施例である。
性を変化させる低域フィルタの実施例である。
【図３】本発明によるＰＬＬ回路において、周波数−電
圧変換部（Ｆ／Ｖ）の出力に応じたＰＬＬ回路の各部の
特性の変化を示す図である。
圧変換部（Ｆ／Ｖ）の出力に応じたＰＬＬ回路の各部の
特性の変化を示す図である。
【図４】従来のＰＬＬ回路の実施例ブロック図である。
１ 位相比較器 ２ 低域フィルタ ３ 電圧制御発振器 ４ 分周器 ５ 周波数−電圧変換部 １０ 入力信号 １１ 出力（クロック）信号 １２ 帰還信号 １５ 周波数選択信号 １６ 周波数に相応する電圧 ２０ フォトトランジスタ ２１ 位相差に応じた信号 ２２ 直流電圧 ２３ 制御信号 ２６ 低域フィルタ（ＬＰＦ） ２８ 反比例の特性を表す線 ２９ 比例の特性を表す線 ３１ 位相比較器 ３２ 低域フィルタ ３３ 電圧制御発振器 ３４ 分周器 ４０ 入力信号 ４１ 出力（クロック）信号 ４２ 帰還信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9182−5Ｊ Ｈ０３Ｌ 7/08 Ｅ
Claims (3)
- 【請求項１】 入力する信号間の位相差を検出し該位相
差に応じた信号を出力する位相比較部と、前記位相比較
部が出力する信号を入力し直流電圧に変換する低域フィ
ルタと、前記低域フィルタに縦続接続するとともに前記
直流電圧により制御され所定の周波数の信号を発生し該
信号を出力する電圧制御発振部と、前記電圧制御発振部
の出力信号を分周するとともに前記位相比較部に帰還接
続する分周器とからなるＰＬＬ回路において、 前記電圧制御発振部の出力信号を入力し該出力信号の周
波数に相応する電圧を出力する周波数−電圧変換部と、
制御信号に基づき伝達特性を変化させる低域フィルタと
からなり、 前記周波数−電圧変換部が供給する所定の電圧（制御信
号）に基づき遮断周波数等を変える低域フィルタの特性
に依存して収束速度を変えることを特徴とするＰＬＬ回
路。 - 【請求項２】 入力する信号間の位相差を検出し該位相
差に応じた信号を出力する位相比較部と、前記位相比較
部が出力する信号を入力し直流電圧に変換する低域フィ
ルタと、前記低域フィルタに縦続接続するとともに前記
直流電圧により制御され所定の周波数の信号を発生し該
信号を出力する電圧制御発振部と、前記電圧制御発振部
の出力信号を分周するとともに前記位相比較部に帰還接
続する分周器とからなるＰＬＬ回路において、 前記電圧制御発振部の出力信号を入力し該出力信号の周
波数に相応する電圧を出力する周波数−電圧変換部と、
制御信号に基づき伝達特性を変化させる低域フィルタ
と、制御信号に基づき発振周波数を変える電圧制御発振
部と、制御信号に基づき分周比を変えるプログラマブル
分周器とからなるＰＬＬ回路。 - 【請求項３】 上記低域フィルタが、供給される制御信
号により、等価抵抗値を変化させる素子を構成要素の１
つにしてなる請求項１記載のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5080385A JPH06291654A (ja) | 1993-04-07 | 1993-04-07 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5080385A JPH06291654A (ja) | 1993-04-07 | 1993-04-07 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291654A true JPH06291654A (ja) | 1994-10-18 |
Family
ID=13716829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5080385A Pending JPH06291654A (ja) | 1993-04-07 | 1993-04-07 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291654A (ja) |
-
1993
- 1993-04-07 JP JP5080385A patent/JPH06291654A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02109486A (ja) | 自動周波数切替装置 | |
| EP0676866B1 (en) | Phase-lock-loop circuit | |
| US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| JPH06291654A (ja) | Ｐｌｌ回路 | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JP3180865B2 (ja) | 適応型ｐｌｌ回路 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JPH08125884A (ja) | Ｐｌｌ回路 | |
| JP2713988B2 (ja) | 水平ａｆｃ回路 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JP4168524B2 (ja) | Ｐｌｌ回路 | |
| JP2569508B2 (ja) | Ｐｌｌ回路 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JPH08125529A (ja) | Ｐｌｌ回路 | |
| JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JP2622759B2 (ja) | Ｐｌｌ回路 | |
| JPH06291651A (ja) | 液晶表示装置用ｐｌｌ回路 | |
| JP2000106636A (ja) | 水平周波数選択の制御装置 | |
| JPS63215265A (ja) | 水平同期ｐｌｌ回路 |