JP3125826B2 - パルス回路及びディスプレイ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、単安定マルチバイブレ
ータを使ったパルス回路に関し、その出力パルスの安定
化方法、並びにその利用法に関する。

【０００２】

【従来の技術】トリガ入力により一定の幅のパルスを出
力する単安定マルチバイブレ−タの原理は１９７６年
（株）産報刊 パルスディジタル回路の設計演習９２頁
から１０７頁に示されており、そのＩＣ化の例は日本テ
キサス・インスツルメンツ株式会社の１９９０版ＴＴＬ
ＳＤＴ，ＬＳ，Ｓデータ・ブック６−５８頁から６−
７１頁に示されている。この単安定マルチバイブレ−タ
の出力パルス幅はＩＣの場合でいえば外付けのコンデン
サ−と抵抗の定数積により決まる。

【０００３】

【発明が解決しようとする課題】このような単安定マル
チバイブレータにおいては周囲の温度変化などによる外
付けコンデンサ−、抵抗の定数値の変化により出力パル
ス幅の変動が避けられないものとなっていた。従って、
この単安定マルチバイブレ−タで一定周期で到来するパ
ルスをトリガ入力として、パルス幅の変動の少ない一定
パルス幅すなわちデューティ比一定の出力パルスを得る
ことが困難であるという問題があった。

【０００４】本発明の目的は上記の問題点を解決し、入
力トリガパルスの繰り返し周期に対して出力パルス幅が
入力パルスの１／２より大きいとき、即ちデューティ比
が０．５より大きいパルスを得ようとする場合に、外付
けコンデンサ、抵抗の定数値変化の影響が少ないパルス
発生回路を提供することにある。

【０００５】

【課題を解決するための手段】本発明は、一定周期Ｔで
到来する入力トリガパルスに対してデューティ比αが
０．５より大きい出力パルスを得る第一の単安定マルチ
バイブレータに、この第一の単安定マルチバイブレータ
の終了エッジでトリガのかかる出力パルス幅がＴ（１−
α）の第二の単安定マルチバイブレータを設け、この第
二の単安定マルチバイブレータの終了エッジと第一の単
安定マルチバイブレータの入力トリガパルスのトリガエ
ッジとの位相比較を行う位相比較器を設け、この位相比
較器の２入力エッジの位相差が無くなるように位相比較
器の出力により第一の単安定マルチバイブレータのパル
ス幅を制御するパルス幅制御回路からなる構成とした。

【０００６】

【作用】第二の単安定マルチバイブレータは、第一の単
安定マルチバイブレータで得ようとする所望のデューテ
ィ比αに対して、出力パルス幅がＴ（１−α）となるよ
うに設定される。位相比較器は第二の単安定マルチバイ
ブレータの終了エッジと第一の単安定マルチバイブレー
タの入力トリガパルスのトリガエッジとの位相比較を行
いその結果をパルス幅制御回路に供給する。ここでパル
ス幅制御回路を含めた第一の単安定マルチバイブレータ
の出力パルス幅と第二の単安定マルチバイブレータの出
力パルス幅が前記設定条件を満たしていれば、第一の単
安定マルチバイブレータの入力トリガパルスのトリガエ
ッジに対して第二の単安定マルチバイブレータの終了エ
ッジはＴα＋Ｔ（１−α）＝Ｔ遅れ、次に到来する第一
の単安定マルチバイブレータの入力トリガパルスのトリ
ガエッジに一致する。この時、位相比較器はその２つの
入力差が無いと検出出力し、パルス幅制御回路は第一の
単安定マルチバイブレータの出力パルス幅がこの状態を
保つように作用する。

【０００７】今何らかの要因で第一の単安定マルチバイ
ブレータの出力パルス幅がＴΔαだけ長くなったとする
と第一の単安定マルチバイブレータの入力トリガパルス
のトリガエッジに対して第二の単安定マルチバイブレー
タの終了エッジは Ｔ（α＋Δα）＋Ｔ（１−α）＝Ｔ（１＋Δα） 遅れることになり、次に到来する第一の単安定マルチバ
イブレータの入力トリガパルスのトリガエッジに対して
ＴΔαの遅れとなり、位相比較器では第一の単安定マル
チバイブレータの入力トリガパルスのトリガエッジに対
して第二の単安定マルチバイブレータの終了エッジが遅
れていると検出する。パルス幅制御回路はこの位相比較
結果を受けて第一の単安定マルチバイブレータの出力パ
ルス幅が短くなるように作用する。

【０００８】次に最初に示した状態に対して第一の単安
定マルチバイブレータの出力パルス幅がＴΔαだけ短く
なったときは第一の単安定マルチバイブレータの入力ト
リガパルスのトリガエッジに対して第二の単安定マルチ
バイブレータの終了エッジは Ｔ（α−Δα）＋Ｔ（１−α）＝Ｔ（１−Δα） 遅れることになり、次に到来する第一の単安定マルチバ
イブレータの入力トリガパルスのトリガエッジに対して
ＴΔαの進みとなり、位相比較器では第一の単安定マル
チバイブレータの入力トリガパルスのトリガエッジに対
して第二の単安定マルチバイブレータの終了エッジが進
んでいると検出する。パルス幅制御回路はこの位相比較
結果を受けて第一の単安定マルチバイブレータの出力パ
ルス幅が短くなるように作用する。

【０００９】前記した２つの状態は過渡的な状態であ
り、前記した一連のパルス幅制御作用により最初に述べ
た状態すなわち第一の単安定マルチバイブレータの出力
パルス幅は所望のパルス幅Ｔαに落ち着くように作用す
る。

【００１０】

【実施例】以下、本発明の一実施例を図１のブロック図
及び図２の動作は系図を用いて説明する。

【００１１】図１で１は第一の単安定マルチバイブレー
タ、２は第二の単安定マルチバイブレータ（以下ＭＭＶ
という）、５は位相比較器、６はパルス幅制御回路であ
る。ＭＭＶ１は一定周期Ｔで到来するトリガパルスＡの
立ち下がりエッジにてトリガがかかりパルスＢを出力す
る。このパルスＢのパルスは所望のパルス幅Ｔαとなる
ように設定しておく。ここでトリガパルスＡの周期Ｔに
対するデューティ比αが０．５を超えることが必要であ
る。パルスＢはＭＭＶ２のトリガ入力に接続され、ＭＭ
Ｖ２はパルスＢの立ち下がりエッジでトリガがかかりパ
ルスＣを出力する。パルスＣのパルス幅はＴ（１−α）
になるように設定しておく。位相比較器５はパルスＡと
パルスＢ入力として両者立ち下がりエッジの位相比較を
行いその位相差を出力する。パルスＢとパルスＣの和は
パルスＢのパルス幅が先に示した所望の値になっていれ
ばＴとなるのでパルスＡとパルスＢの立ち下がりエッジ
は一致するので位相差は検出されない。何らかの要因で
パルスＢのパルス幅が先に示した所望の値より大きくな
るとパルスＢとパルスＣの和はＴより大きくなるのでパ
ルスＢの立ち下がりエッジはパルスＡの立ち下がりエッ
ジより遅れるので位相比較器５は遅れを検出出力する。
逆にパルスＢのパルス幅が小さくなったときはパルスＢ
とパルスＣの和はＴより小さくなるので位相比較器５は
進みを検出出力する。パルス幅制御回路６は位相比較器
５の出力を受け位相比較器５が遅れを検出出力している
ときはＭＭＶ１の出力パルスＢのパルス幅を短くするよ
うに制御し、位相比較器５が進みを検出出力していると
きはＭＭＶ１の出力パルスＢのパルス幅を長くするよう
に制御し、パルスＢとパルスＣの和はＴとなるようなパ
ルス幅の制御を行う。

【００１２】このような構成にすることにＭＭＶ１の出
力パルスＢのパルス幅が安定することについて説明す
る。

【００１３】次に上記一実施例についてより具体的な回
路例を図３に示す。図３において１１、１２はＭＭＶで
あり第１図のＭＭＶ１、ＭＭＶ２に対応する。Ｃ１、Ｒ
１はＭＭＶ１１のＣ２、Ｒ２はＭＭＶ１２各々の外付け
コンデンサ、抵抗である。１５はＤフリップフロップで
あり、第１図の位相比較器５に対応する。１６はパルス
幅制御回路であり、コンデンサＣ３、抵抗Ｒ３、Ｒ４か
らなり第１図のパルス幅制御回路に対応する。Ｄフリッ
プフロップ１５は立ち下がりエッジトリガタイプでクロ
ックパルスの立ち下がりでＤ入力がＱｎ出力に伝送され
るものとする。Ｄフリップフロップ１５のＤ入力にはＭ
ＭＶ１１のトリガパルスＡ接続され、クロック入力には
ＭＭＶ１２の出力パルスＣが接続される。Ｑｎ出力はク
ロックの立ち下がり時にＤ入力がハイレベルならローレ
ベルを、ローレベルならハイレベルとなるので、Ｄフリ
ップフロップ１５はパルスＣの立ち下がりエッジがパル
スＡの立ち下がりエッジより遅れたときはハイレベル
を、パルスＣの立ち下がりエッジがパルスＡの立ち下が
りエッジより進んだときはローレベルを出力する位相比
較器になる。Ｄフリップフロップ１５のＱｎ出力はパル
ス幅制御回路内のＲ３に接続され更にＲ４を介してＭＭ
Ｖ１１の外付け抵抗Ｒ１とコンデンサＣ１接続点に接続
される。Ｒ１の他方は直流電源に接続されるコンデンサ
Ｃ３は一方の端子をＲ３、Ｒ４の接続点に、他方を接地
する。Ｃ１、Ｒ３、Ｒ４はローパスフィルターを構成
し、この高域遮断周波数はパルスＡの周波数より十分低
くなるようにコンデサーＣ３の定数を設定する。ここで
パルス幅制御回路の動作説明を簡単にするためＲ３≪Ｒ
４、Ｒ３、Ｒ４、Ｃ３の接続点の電圧をＥ１、Ｒ１に接
続される電源はＥ０とする。Ｅ１は先の条件よりＤフリ
ップフロップ１５のＱｎ出力を十分に積分したものとな
っており直流化されていて、その取りうる値はＤフリッ
プフロップ１５のＱｎ出力のローレベルとハイレベルの
間でそのＱｎ出力の状態により変動する。ＭＭＶ１１の
外付けコンデンサＣ１の充電目標電圧Ｖは

【００１４】

【数１】

【００１５】となり、ＭＭＶ１１の時定数は

【００１６】

【数２】

【００１７】となる事から、Ｅ１の電圧によりＭＭＶ１
１のパルス幅が可変される。すなわちＥ１電圧が高くな
ればＭＭＶ１１のパルス幅は短く、Ｅ１電圧が低くなれ
ばＭＭＶ１１のパルス幅は長くなる。今あるＥ１電圧に
対してＭＭＶ１１の出力パルスＢの長さが所望の値にな
るようにＣ１、Ｒ１、Ｒ４の定数を決めておく。この
時、パルスＢ、パルスＣのパルス幅の和はＴとなり、パ
ルスＡ及びパルスＣの立ち下がりエッジは一致してい
る。何らかの要因でＭＭＶ１１の出力パルスＢの長さが
所望の値より長くなれば、ＭＭＶ２の出力パルスＣの立
ち下がりエッジはＭＭＶ１１の入力パルスＡの立ち下が
りエッジより遅れるので、Ｄフリップフロップ１５のＱ
ｎ出力はハイレベルを出力する機会が多くなりこれに応
じてＥ１電圧もしばらく後に上昇する。これにより、Ｍ
ＭＶ１１のパルス幅は短くなり、パルスＡとパルスＢの
立ち下がりエッジが一致したところで再び安定する。す
なわちパルスＢ、パルスＣのパルス幅の和がＴの一定値
に保たれるわけである。逆に、ＭＭＶ１１の出力パルス
Ｂの長さが所望の値より短くなれば、Ｄフリップフロッ
プ１５のＱｎ出力はローレベルを出力する機会が多くな
りＥ１電圧もしばらく後に下降し、ＭＭＶ１１のパルス
幅は短くなりパルスＢ、パルスＣのパルス幅の和がＴの
一定値に保たれる。このようにして、ＭＭＶ１１、ＭＭ
Ｖ１２の出力であるパルスＢ、パルスＣのパルス幅の和
を一定に保つパルス幅制御動作がなされる。

【００１８】ＭＭＶ１の出力パルス幅の安定化条件につ
いて説明する。周囲温度変化などによりＭＭＶ１１、１
２とも出力のパルス幅は変動する。その変化の傾向は、
外付け、コンデンサ抵抗Ｃ１、Ｃ２、Ｒ１、Ｒ２の温度
係数を互いに一致させておけば同じ傾向を示すであろ
う。上記した構成ではパルスＢ、パルスＣの和が一定に
なるようにＭＭＶ１１の出力パルスＢの幅を可変制御す
るので、パルスＢのパルス幅の変動を少なくするにはパ
ルスＣの変動量が少ないことが条件となる。

【００１９】外付けコンデンサ、抵抗の定数積Ｃ１×Ｒ
１、Ｃ２×Ｒ２の変化率をβ（βは±値を取り得る）と
する。今ＭＭＶ１１のパルス幅としてαＴを得ようとす
ると、図３の回路のＭＭＶ２のパルス幅は（１−α）Ｔ
と設定され、ＭＭＶ１１のパルス幅はＴ−（１−α）Ｔ
＝αＴなる。外付けコンデンサ、抵抗の定数積Ｃ１×Ｒ
１、Ｃ２×Ｒ２の初期設定値に対し上記変化率β変動し
たとすると、ＭＭＶ１１のみの時のＭＭＶ１１の出力パ
ルス幅は、（１＋β）αＴで、出力パルス幅変動量はβ
αＴとなる。

【００２０】一方、第３図の回路を適用した場合は、Ｍ
ＭＶ１２もパルス幅が（１＋β）（１−α）Ｔより、Ｍ
ＭＶ１のパルス幅はＴ−（１＋β）（１−α）Ｔとな
り、そのパルス幅変動量は、β（１−α）Ｔで、上記変
動量の２式よりβαＴ＞β（１−α）Ｔが成立するため
には、α＞０．５が条件となる。

【００２１】これより、本発明はα＞０．５すなわちＭ
ＭＶ１１のパルス幅設定が０．５ＴからＴの範囲にある
ときにＭＭＶ１１のパルス幅変動量を小さく出来る効果
がある。 一例として、α＝０．９Ｔ、β＝±０．１と
した場合、ＭＭＶ１１のみの時のパルス幅変動量は、±
０．１×０．９Ｔ＝±０．０９Ｔで、本発明を適用した
場合は、±０．１×（１−０．９）Ｔ＝±０．０１Ｔと
なり、ＭＭＶ１のパルス幅の変動量が大幅に改善される
という効果がある。

【００２２】上記説明においてはパルス幅を一定周期Ｔ
で到来するトリガパルスに対して０、５Ｔ＜τ＜Ｔの時
について説明したが、τ＞Ｔの時にも有効である。この
場合図３のＭＭＶ１１はノンリトリガタイプであること
が条件である。例えば、Ｔ＜τ＜２Ｔの場合には、ＭＭ
Ｖ１の入力パルスは２回に１回、２Ｔ＜τ＜３Ｔの場合
には、ＭＭＶ１の入力パルスは３回に２回無視される。
Ｔ＜τ＜２Ｔの場合、ＭＭＶ２のパルス幅は（２Ｔ−
τ）と設定する。この場合の各部のタイミングチャート
を図４に示す。図３においてＤフリップフロップ１５は
クロック入力到来時のみＤ入力の状態がＱｎ出力に伝送
されるので、クロック入力時のみその近くのＤ入力のエ
ッジとの位相比較を行なうことになる。他の動作は前記
とまったく同様である。また、この場合、前記のような
α＞０．５なる条件はあらかじめ満たされていることは
言うまでもない。ＭＭＶ１１のパルス幅が２Ｔを超える
場合にも有効であることは言うまでもない。ここではＤ
フリップフロップの特性より、ＭＭＶ１１の出力パルス
幅がＴをこえる場合でも図３にて対応可能であったが、
他の位相比較器に対応するためには図１のブロック図を
図５に変更した方が良いであろう。図５において位相比
較器５の一方の入力ＭＭＶ２の出力パルスＣで、他方は
ＭＭＶ１の出力パルスＢとする。この場合、位相比較器
５の位相比較エッジはＭＭＶ１の出力パルスＢの立上り
エッジとＭＭＶ２の立ち下がりエッジにて行なうものと
する。他の動作は先に示したものと同様である。

【００２３】つぎに本発明の他の一実施例を示す。

【００２４】図６、７に本発明の他の一実施例のブッロ
ク図および各部の波形図を示す。

【００２５】図６は図１の回路に、ＭＭＶ１の出力パル
スＢの終了エッジによりトリガがかかる第３のＭＭＶ３
を付加したものである。ＭＭＶ３は出力パルス幅が可変
できる構成とする。このため、例えば外付抵抗（図示せ
ず）を可変抵抗としておく。ＭＭＶ３の出力パルス幅可
変手段として他の方法によっても良い。このような構成
にすることによりＭＭＶ３の出力パルス幅Ｄを適当に調
節することにより、パルス終了エッジはＭＭＶ１の入力
トリガパルスＡのトリガエッジに対して進み、遅れ位相
のエッジを自由に作成できる。図７に進み、遅れの場合
の各部の波形の一例を示す。

【００２６】前記したようにＭＭＶ１、ＭＭＶ２の出力
パルス幅の和はＴで一定になるものとしている。ここ
で、一定周期で到来するＭＭＶ１の入力トリガパルスＡ
に対するエッジの進み、遅れは便宜上パルスＡに対する
エッジより０．５Ｔ前までの間にある場合進みとして−
で、それ以外の場合を遅れとして＋で示す。以下簡単の
為、具体的な数値で本発明の動作、効果について説明す
る。

【００２７】今、ＭＭＶ１の出力パルスＢのパルス幅を
０．８Ｔ、ＭＭＶ２の出力パルスＣのパルス幅を０．２
Ｔ、ＭＭＶ３の出力パルスＤのパルス幅の可変量を０．
１Ｔ〜０．３Ｔとする。

【００２８】又、各ＭＭＶの外付け部品の定数積の温度
係数等のパルス幅変動要因は合わせ込んでおくものとし
て、この係数をβとする。本発明の場合、ＭＭＶ２のβ
を見込んだ出力パルス幅は０．２（１＋β）Ｔ、ＭＭＶ
１のβを見込んだ出力パルス幅は１−０．２（１＋β）
＝０．８Ｔ−０．２βＴ、ＭＭＶ３のβを見込んだ出力
パルス幅は０．１（１＋β）Ｔ〜０．３（１＋β）Ｔ、
従って、ＭＭＶ１とＭＭＶ３のβを見込んだ出力パルス
幅の和は ０．９Ｔ＋０．２βＴ＋０．１βＴ＝０．９Ｔ＋０．１βＴ 〜１．１Ｔ＋０．２βＴ＋０．３βＴ＝１．１Ｔ＋０．１βＴ となり、ＭＭＶ１のトリガパルスＡに対するＭＭＶ３の
終了エッジ位相の可変量は −０．１Ｔ−０．１βＴ〜＋０．１Ｔ＋０．１βＴ・・・（３） となる。即ち、βを含む項は位相の変動量を示し、位相
を０．１Ｔ進ませて設定した場合のその変動量は０．１
βＴ、位相を０．１Ｔ遅らせて設定した場合のその変動
量は０．１βＴである。

【００２９】一方図８のようにＭＭＶ１、ＭＭＶ３のみ
により構成した場合は、ＭＭＶ１のβを見込んだ出力パ
ルス幅は０．８（１＋β）Ｔ、ＭＭＶ３のβを見込んだ
出力パルス幅は０．１（１＋β）Ｔ〜０．３（１＋β）
Ｔ従って、ＭＭＶ１とＭＭＶ３のβを見込んだ出力パル
ス幅の和は ０．９Ｔ−０．８βＴ＋０．１βＴ＝０．９Ｔ−０．９βＴ 〜１．１Ｔ−０．８βＴ＋０．３βＴ＝１．１Ｔ＋１．１βＴ となり、ＭＭＶ１のトリガパルスＡに対するＭＭＶ３の
終了エッジ位相は −０．１Ｔ−０．９βＴ〜＋０．１Ｔ＋１．１βＴ・・・（４） となる。（４）式を（３）式に対応させて考えると、位
相を０．１Ｔ進ませて設定した場合のその変動量は０．
９βＴ、位相を０．１Ｔ遅らせて設定した場合のその変
動量は１．１βＴである。

【００３０】以上からわかるように、本発明を適用する
ことによりＭＭＶ３の終了エッジの位置は変動係数βの
影響を大幅に低減することができ、ＭＭＶ１のトリガパ
ルスのトリガエッジ付近に位相変動の少ない安定した進
み、遅れエッジを得ることができるという効果がある。

【００３１】即ち外付け部品等の変動係数を合わせてお
けばＭＭＶ２の出力パルス幅Ｃが長くなれば、ＭＭＶ１
の出力パルス幅は短くなるが、その分ＭＭＶ３の出力パ
ルス幅が長くなることになりＭＭＶ１の変動分はＭＭＶ
３により相殺される傾向になるのでＭＭＶ３の出力パル
スＤの終了エッジ位相変動を少なくすることができる。
ＭＭＶ３の出力パルスＤの終了エッジの位相をＭＭＶ１
の入力トリガパルスのトリガエッジの位相に合わせて調
節した時にはその位相変動はほぼ０にすることができ
る。

【００３２】次に本発明をテレビ等のディスプレイ装置
に適用した場合の一実施例を示す。

【００３３】テレビで表示される画面の出画位置を変え
る手段はテレビ技術１９９１年４月号７８項から７９項
に記載されている。本例では単安定マルチバイブレイタ
２個を使って前記した図８の様な構成で水平同期信号及
び垂直同期信号（Ｈ及びＶ Ｓｙｎｃ）の位相をシフト
して水平ブランキングあるいは垂直ブランキング（Ｈお
よびＶ Ｂｌｋ）のクロスバを画面にだすような例が記
載されている。ここで画面位置を上下左右に少しずらす
ような用途の場合、図９の回路を適用すると、画面の位
置の変動を非常に小さくできるという効果がある。

【００３４】図９においてＭＭＶ１の入力するトリガパ
ルスはＨあるいはＶＳｙｎｃ Ｐｕｌｓｅとして、ＭＭ
Ｖ２、ＭＭＶ３等は前記図６と同様に構成し、ＭＭＶ３
の出力パルスをＭＭＶ４のトリガ入力に入力し、ＭＭＶ
４はＭＭＶ３の出力パルスの終了エッジにてトリガがか
かり、ＭＭＶ１に入力されるトリガパルスの幅とほぼ同
じパルス幅のパルスを出力し、水平および垂直（発振）
偏向回路に接続する。発振回路はＭＭＶ１の前に合って
も良い。また、ＭＭＶ１のトリガ入力は複合同期信号
（Ｃ Ｓｙｎｃ Ｐｕｌｓｅ）としてＭＭＶ１に水平同
期信号分離回路の役割をかねても良い。

【００３５】このような構成とすることでＭＭＶ１のト
リガ入力に対するＭＭＶ４に対する出力の位相の変動は
前記したように非常に小さくなるのでディスプレイ上で
の画面の位置の変動も非常に小さくできる効果がある。

【００３６】次に本発明を電動機の回転位相を制御する
システムに適用する場合の一実施例を示す。図１０は本
発明の一実施例を示すブロック図である。

【００３７】図１０は基準パルス信号に対して電動機の
回転位相をパルス信号で検出し、両者の（周波数）位相
比較を行ない、この結果により電動機の回転位相を制御
するシステムの一例に本発明を適用したものである。図
１０で基準パルス信号２０１は、前記したＭＭＶ１、
２、３、４他からなる位相シフト回路２０２に入力さ
れ、基準パルス信号の基準エッジに対して出力位相を前
後させることが可能となっている。位相比較器２０３は
入力される２入力のエッジ同士の位相比較を行ない両者
の（周波数）位相差に応じた信号を出力する。位相比較
器２０３の一方の入力位相シフト回路２０２の出力パル
スで、他方の入力は電動機２０６の回転位相を検出しパ
ルス信号として出力する回転位相検出装置２０７の出力
である。位相比較器２０３の出力位相補償アンプ２０４
で位相補償がなされ、駆動回路２０５に接続され、電動
機２０６を駆動する。ここで位相比較器２０２の２入力
の位相差が一定となるように制御を行なうようにしてお
くとき、基準パルス信号２０１位相シフト回路２０２を
介して位相シフト回路２０３に入力されるので、位相シ
フト回路２０３の出力パルスの出力エッジの位相を調節
することにより、基準パルス２０１の基準エッジに対す
る位相比較器２０２の入力のエッジ位相を変えることが
できるので電動機２０６の回転位相位相検出装置２０７
のパルス出力と基準信号の相対的な位相関係を調節する
ことが可能となる。ここで位相シフト回路２０２は前記
したように出力の位相変動が少なく安定したものとなっ
ているので、電動機の回転位相と基準パルスの位相関係
の経時的な変動を小さくできる効果がある。

【００３８】ここで位相シフト回路２０２は回転位相検
出装置２０７と位相比較器２０３の間に挿入しても、ほ
ぼ同様の効果が得られる。

【００３９】

【発明の効果】以上述べた様に本発明によれば、温度変
化その他の要因による経時的変動の少ない安定したパル
スのデューティ比変換回路、パルスの遅延回路、位相シ
フト回路等が構成できるという効果がある。

【００４０】また、上記回路をテレビなどのディスプレ
イ装置に適用することで、温度変化その他の要因による
経時的変動の少ない安定した出力画面位置の調節が可能
となる効果がある。

【００４１】また、上記回路を電動機の回転位相を制御
するシステムに適用することにより、温度変化その他の
要因による経時的変動の少ない安定した電動機の回転位
相の制御が可能となる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明の一実施例の動作波形図である。

【図３】本発明の一実施例の回路図である。

【図４】本発明の一実施例の動作波形図である。

【図５】本発明の一実施例を示すブロック図である。

【図６】本発明の一実施例を示すブロック図である。

【図７】従来の位相シフト回路の例を示すブロック図で
ある。

【図８】本発明をディスプレイ装置に適用した時の一例
を示すブロック図である。

【図９】本発明を電動機の回転位相制御するシステムに
適用した時の一実施例である。

【図１０】電動機の回転位相を制御する別の一実施例で
ある。

【符号の説明】

１〜４…ＭＭＶ、５…位相比較器、６…パルス幅制御回
路、１１、１２…ＭＭＶ、１５…Ｄフリップフロップ、
１６…パルス幅制御回路、２０１…基準パルス信号、２
０２…位相シフト回路、２０３…位相比較器、２０４…
位相補償アンプ、２０５…駆動回路、２０６…電動機、
２０７…回転位相検出装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 秋男 神奈川県横浜市戸塚区吉田町292番地株 式会社日立画像情報システム内 (72)発明者 中山 洋二 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所映像メディア研究所内 (56)参考文献 特開 昭62−279710（ＪＰ，Ａ)

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】所定の周期で入力された入力パルス信号の
   開始エッジをトリガ入力とし、第一のパルス信号を出力
   する第一の単安定マルチバイブレータと前記第一のパル
   ス信号の終了エッジをトリガ入力とし、第二のパルス信
   号を出力する第二の単安定マルチバイブレータと前記第
   一のパルス信号の終了エッジをトリガ入力とし、パルス
   幅が可変の第三のパルス信号を出力する第三の単安定マ
   ルチバイブレ−タと前記入力パルス信号のトリガ入力と
   される開始エッジと前記第二のパルス信号の終了エッジ
   とを位相比較し、比較結果に基づき位相差信号を出力す
   る位相比較手段と前記位相差信号に基づき前記第一のパ
   ルス信号のパルス幅を制御するパルス幅制御手段とを備
   え、 前記パルス幅制御手段は、前記第一及び第二のパルス信
   号のパルス幅の和を前記入力パルス信号の周期の整数倍
   と一致するよう前記第一のパルス信号のパルス幅を制御
   することを特徴とするパルス回路。
2. 【請求項２】前記第一のパルス信号と前記第二のパルス
   信号は、前記第一のパルス信号のパルス幅が前記第二の
   パルス信号のパルス幅よりも長いことを特徴とする請求
   項１に記載のパルス回路。
3. 【請求項３】前記第二及び第三の単安定マルチバイブレ
   ータのパルス信号のパルス幅変動要因の係数を略一致す
   ることを特徴とする請求項１に記載のパルス回路。
4. 【請求項４】入力された映像信号及び同期信号に基づき
   映像を表示するディスプレイ装置において、 前記同期信号のパルス信号の位相を変位させ出力する位
   相変位手段と前記位相変位手段から出力された同期信号
   に基づき偏向動作を行う偏向手段と前記偏向手段の偏向
   動作の行いに基づき前記映像信号を表示する表示手段と
   を備え、 前記位相変位手段は、 前記入力された同期信号のパルス信号の開始エッジをト
   リガ入力とし、第一のパルス信号を出力する第一の単安
   定マルチバイブレータと前記第一のパルス信号の終了エ
   ッジをトリガ入力とし、第二のパルス信号を出力する第
   二の単安定マルチバイブレータと前記第一のパルス信号
   の終了エッジをトリガ入力とし、パルス幅が可変の第三
   のパルス信号を出力する第三の単安定マルチバイブレー
   タと前記第三のパルス信号の終了エッジをトリガ入力と
   し、第四のパルス信号を出力する第四の単安定マルチバ
   イブレータと前記入力された同期信号のパルス信号のト
   リガ入力とされる開始エッジと前記第二のパルス信号の
   終了エッジとを位相比較し、比較結果に基づき位相差信
   号を出力する位相比較手段と前記位相差信号に基づき前
   記第一のパルス信号のパルス幅を制御するパルス幅制御
   手段とを備え、 前記パルス幅制御手段は、前記第一及び第二のパルス信
   号のパルス幅の和を前記入力パルス信号の周期の整数倍
   と一致するよう前記第一のパルス信号のパルス幅を制御
   することを特徴とするディスプレイ装置。
5. 【請求項５】前記第一のパルス信号と前記第二のパルス
   信号は、前記第一のパルス信号のパルス幅が前記第二の
   パルス信号のパルス幅よりも長いことを特徴とする請求
   項４に記載のディスプレイ装置。
6. 【請求項６】前記第二及び第三の単安定マルチバイブレ
   ータのパルス信号のパルス幅変動要因の係数が略一致す
   ることを特徴とする請求項４に記載のディスプレイ装
   置。