KR0141365B1

KR0141365B1 - 주기적인 실질적으로 포물선의 신호를 공급하는 회로장치

Info

Publication number: KR0141365B1
Application number: KR1019900006329A
Authority: KR
Inventors: 텐 피에릭 헨드릭; 비우 찬 카; 요하네스 쾨레비욘 스테벤
Original assignee: 엔.브이.필립스 글로아이람펜 파브리켄
Priority date: 1989-05-08
Filing date: 1990-05-04
Publication date: 1998-07-15
Also published as: JP3213612B2; EP0397239B1; US5051608A; EP0397239A1; NL8901147A; DE69021432D1; DE69021432T2; JPH02305273A; KR900019368A

Abstract

내용 없음

Description

주기적인 실질적으로 포물선형의 신호를 공급하는 회로장치

제1도는 본 발명에 따른 회로장치의 개략적인 회로도

제2a도는 본 발명에 따른 회로장치에 사용하기 위한 아치형 신호 발생기의 상세한 회로도.

제2b도는 제2도의 스위치들의 스위칭위상을 도시한 도면

제3도는 펄스회로의 상세한 회로도

제4도는 본 발명에 따른 회로장치에 사용하기 위한 아치형 신호 발생기의 제2의 상세한 회로도.

*도면의 주요부분에 대한 부호의 설명

1:톱니파 발생기 2:포물선형 신호 발생기

3:아치형 신호발생기 4:펄스회로

31:미분회로 32:아치형 파형발생기

41:검출회로 42:프로그램가능한 주파수분주기

43:계수기 44:펄스감쇠회로

45:제어회로

본 발명은 주기적인 실질적으로 포물선형의 신호(a pericodic, substantially parabolic signal)를 출력단자에 공급하는 회로 장치에 관한 것으로, 상기 회로 장치는 트레이스(trace)시간 및 리트레이스(retrace) 시간을 포함하는 1주기를 가진 주기적인 톱니파 신호를 공급하는 톱니파 발생기; 톱니파 신호를 수신하기 위한 입력을 가지며 트레이스 시간동안 출력단자에 실질적으로 포물선형 신호를 공급하기 위한 포물선형 신호 발생기와; 톱니파 신호의 리트레이스 시간동안 출력단자에 아치형 신호를 공급하기 위한 아치형 신호발생기를 포함하며, 리트레이스 시간의 개시시의 아치형 신호 및 그 시간에 대한 도함수(derivative)를, 트레이스 시간의 종료시의 실질적으로 포물선형 신호의 값과 실질적으로 동일한 값으로 한 것이다. 아치형 신호란 본 명세서에서 아치형상, 예를들면 사인파의 반주기 또는 포물선형의 일부를 갖는 신호를 의미한다고 이해된다.

이러한 형태의 회로장치는 유럽 특허출원 제0,273,497(PHN 11.964)호에 공지되어 있으며, 예를들면, 화상표시 장치에서 수평방향(east-west) 변조기의 제어신호의 발생 및/또는 그와 같은 장치에서 동적 집속(dynamic focusing)을 위해 사용된다. 이러한 제어신호는 필드주파수(유럽 기준에 따라 50Hz) 또는 선주파수(유럽 기준에 따라 15.625Hz) 또는 어떤 다른 적당한 주파수를 가질 수 있다.

수평변조기 또는 동적 집속 회로내에 있는 공진 회로의 링잉 효과를 최대한으로 방지하기 위해, 공지의 회로 장치는 아치형 신호와 포물선형 신호 및 그들의 도함수가 연속적으로 합병되도록 한다. 공지의 회로 장치에 있어서, 이것은 아치형 신호 및 그 시간에 대한 도함수를, 트레이스 시간의 종료시에 있어서의 포물선형 신호 및 그 도함수의 값에 대응하는 리트레이스 시간의 개시시에 소정의 값으로 하는 것에 의해 달성된다. 또한, 아치형신호의 고유주파수는 리트레이스 시간의 종료시의 아치형 신호 및 그의 도함수가 트레이스 시간의 개시시에 포물선형 신호의 값에 대응하는 값으로 추정되도록 선택된다.

이러한 공지의 회로장치의 결점은, 리트레이스 시간의 종료시에 아치형 신호 및 포물선형 신호간의 연속성이 상실되기 때문에, 리트레이스 시간을 변화시킬 수 없다는 것이다. 예를들면, 다중-표준 화상 표시장치(multi-standard picture display devices)에 있어, 리트레이스 시간을 가변 또는 조정 가능하게 하거나, 또는 표시된 화상의 중심을 조정 가능하도록 할 필요가 종종 요구된다.

톱니파 신호의 중심 위치를 결정하는 일반적인 공지의 방법에 있어서, 화상정보의 중심이 표시스크린의 중앙에 표시되도록 하기 위해 DC 성분이 부가된다. 만일 이러한 오프셋 톱니파 신호가 수평 보정을 목적으로 2제곱되는 경우에는, 시작점 및 끝점이 동일레벨에 있지 않는 포물선형 신호가 생성된다. 이것은 대칭적인 수평 보정을 필요로 하기 때문에 바람직하지 않다. 따라서, 화상 정보가 또한 표시스크린상에서 오프셋 되도록, 트레이스 시간을 적당하게 변화시킨다. 그러나, 이것에 의해 리트레이스 시간이 반대로 변화하게 된다.

본 발명의 목적은 리트레이스 시간을 임의로 변화할 수 있음과 동시에, 트레이스 시간으로부터 리트레이스 시간으로의 전이점 및 리트레이스 시간으로부터 트레이스 시간으로의 전이점 모두에서, 발생된 아치형 신호와 포물선형 신호 및 그 시간에 대한 도함수가 항상 연속되도록 한 회로 장치를 제공하는데 있다.

상기 목적을 달성하기 위해 본 발명에 따른 회로장치에 의하면, 아치형 신호 발생기는 펄스 회로에 의해 공급된 스위칭 펄스의 제어하에서 시간-이산적(time-discrete manner)으로 아치형 신호를 발생시키고, 펄스회로는 가변 리트레이스 시간에 아치형 신호를 발생하는 일정수의 스위칭 펄스를 공급하여 상기 아치형 신호 및 그 시간에 대한 도함수가, 트레이스 시간의 개시시에 실질적으로 포물선형 신호의 대응하는 값과 거의 동일한 리트레이스 시간의 종료시의 값에 상당하도록 한 것을 특징으로 한다.

본 발명의 수단에 의하면, 회로장치의 출력신호 및 그 도함수는 모두 톱니파 신호의 임의의 주파수와, 트레이스 시간과 리트레이스 시간 사이의 임의의 비에서 실질적으로 시간의 연속함수이며, 따라서, 일반적으로 리트레이스 시간의 임의의 값에서 실질적으로 시간의 연속함수로 된다.

트레이스 시간 동안 일정수의 스위칭 펄스를 갖는 톱니파 신호를 발생하는 것은 유럽 특허출원 제0,301,633호에 공지되어 있다. 그러나, 이러한 신호를 발생하는 이유는 본 발명에 의한 신호의 발생이유, 즉 일정 진폭의 톱니파 신호를 얻는 이유와는 완전히 다르다.

본 발명에 따른 적합한 회로장치에서는, 펄스회로가 기준 주파수에 결합된 클럭 신호의 제어하에서 스위칭 펄스를 발생시키고, 상기 펄스회로의 입력측에서는 리트레이스 시간에 포함된 기준주파수의 주기수를 표시하는 제어 신호를 수신하며, 이 펄스회로에는 상기 제어신호에 의해 상기 클럭 신호를 분주하고 스위칭 펄스를 공급하는 프로그램 가능한 분주기(programmable divider)가 더 포함되는 것을 특징으로 한다. 이렇게 함으로써, 필요로 하는 스위칭 펄스를 간단하고도 용이하게 모놀리식으로 집적화할 수가 있다.

본 발명의 실시예에 의하면, 펄스회로에 의해, 트레이스 시간동안 제1주기의 기간을 가짐과 동시에 리트레이스 시간동안 제2주기의 기간을 가지며 두 주기 간의 비가 일정하게 되는 스위칭 펄스가 공급된다. 이로 인해, 트레이스 시간 동안의 스위칭 펄스의 주파수는 리트레이스 시간의 기간에 반비례하게 된다. 본 실시예에 의하면, 어떠한 여분의 제어 장치가 없어도 리트레이스 시간동안 아치형 신호를 발생할 수 있다는 잇점이 있으며, 또한, 그 신호를 트레이스 시간동안 포물선형 신호에 끊임없이 연속시켜 그 도함수도 끊임없이 연속적으로 할 수가 있다.

회로 구성을 단순화하고자 하는 본 발명의 다른 실시예에 대해서는 다른 종속 클레임(sub-caims)에 기재되어 있다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명한다.

제1도는 본 발명에 따른 회로 장치의 기본적인 회로도이다. 톱니파 발생기(1)는 공지의 방법으로 트레이스 시간 및 리트레이스 시간을 포함하는 톱니파 신호를 발생한다. 이러한 톱니파 신호는 포물선형 신호 발생기(2)에 공급되며, 포물선형 신호 발생기(2)는, 수평 보정을 위해 적어도 트레이스 시간중에, 상기 신호를 제곱함으로써 포물선형 신호로 변환한다. 이러한 포물선형 신호는 가산기 회로(5)에 공급된다. 아치형 신호 발생기(3)는 리트레이스 시간동안 아치형 신호를 발생하며, 상기 아치형 신호는 출력(B)을 통해 이 아치형 신호와 포물선형 신호를 가산하는 가산기 회로(5)에 공급된다. 따라서, 가산기 회로(5)의 출력(D)에 어떤 신호가 나타나는데, 이 신호는 트레이스 시간동안 포물선형 신호 발생기(2)로부터의 포물선형 신호 및 리트레이스 시간동안 아치형 신호발생기로부터의 아치형 신호를 포함한다. 상기 출력신호는, 예를들면 수평 보정에 사용될 수 있다.

보다 상세하게 설명하겠지만, 리트레이스 시간은 변화될 수 있다. 본 발명에 의하면, 아치형 신호 발생기는 리트레이스 시간과는 관계없이 포물선형 신호 및 아치형 신호가 항상 연속적으로 결합할 수 있도록 하며, 상기 두 신호의 도함수도 항상 연속적으로 결합할 수 있도록 하는 구조를 가진다. 이러한 목적을 위해 아치형 신호 발생기(3)는 미분회로(31) 및 아치형 파형 발생기(32)를 포함한다. 미분회로(31)는 입력(A)를 통해 가산기 회로(5)의 출력에 연결되어 포물선형 신호를 수신하며 트레이스 시간의 종료시에 포물선형 신호의 도함수를 결정하고, 이 도함수를 아치형 파형 발생기(32)에 공급한다. 아치형 파형 발생기(32)는 상기 도함수를 이용하여 리트레이스 시간의 개시시의 상기 아치형 신호의 값 및 그의 도함수가 트레이스 시간의 종료시의 포물선형 신호의 값 및 도함수에 연속하는 아치형 신호를 발생한다. 미분회로(31)의 상기 입력(A)도, 포물선형 신호 발생기(2)의 출력에 연결될 수 있다.

톱니파 발생기(1) 및 아치형 신호 발생기(3)는 펄스회로(4)에 의해 제어되며, 이 펄스회로(4)에는 필드-동기화 펄스(Vsync)와 중심위치를 보정하는 제어신호 N이 공급된다. 신호(Vsync)에 따라, 펄스회로(4)가 리트레이스 시간의 개시순서(starting instant)를 결정하며, 두 입력신호에 따라 펄스회로가 톱니파 신호의 트레이스 시간의 개시순서를 결정한다.

제2도는 제1도에 대응하는 소자가 동일 참조번호를 갖는 아치형 신호 발생기의 실시예를 도시한다. 이러한 아치형 신호 발생기는 스위치드 캐패시터(switched capacitor)를 포함한다.

제2도에는 다수의 스위치가 도시되어 있으며, 이 스위치들은 모두 이 도면에는 도시되지 않은 입력(c)을 통해 펄스회로(4)로부터 제어된다.

제2a도는 이들 스위치의 스위칭 상태를 도시한다. 스위치가 스위칭되는 주기는 리트레이스 시간 및 트레이스 시간으로 세분화된다. 신호(STSC)는 이러한 세분화를 나타내며, 리트레이스 시간동안에는 이 신호가 H(1)이고 트레이스 시간동안에는 L(o)이다. H는 스위치가 폐쇄된 것을 의미하며, L는 그들이 개방된 것을 의미한다. 즉, 스위치(SW1) 및 (SW3)는 트레이스 시간동안 동기하여 스위칭하고, 샘플링 주기(ts)동안 폐쇄되는 반면, 샘플링 주기사이와 리트레이스 시간동안에는 개방된다. 스위치(SW2)는 스위치(SW1) 및 (SW3)와는 반대로 위상을 스위칭한다. 스위치(SW4) 및 (SW5)는 모든 트레이스 시간동안 폐쇄되며, 모든 리트레이스 시간동안 개방된다. 스위치(SW5) 및 (SW6)는 스위치(SW4) 및 (SW15)와는 반대로 위상을 스위칭한다. 스위치(SW7),(SW8) 및 (SW12)는 리트레이스 시간동안 동기하여 스위칭하므로써 주기적으로 개폐하지만, 주기(tf)동안 폐쇄하고, 그 중간 중간의 주기동안 개방하며, 이 중간 중간의 주기는 주기(tf)와 동일한 길이로 하는 것이 바람직하다. 이들 스위치들은 트레이스 시간동안 개방된다. 스위치(SW9),(SW10) 및 (SW14)는 스위치(SW7),(SW8) 및 (SW12)와는 반대로 위상을 스위칭한다. 스위치(SW11)는 리트레이스 시간동안 스위치(SW9),(SW10) 및 (SW14)와 동기하여 스위칭하며, 모든 트레이스 시간동안 개방된다. 스위치(SW13)는 리트레이스 시간동안 스위치(SW7),(SW8) 및 (SW12)와 동기적하여 스위칭하며, 모든 트레이스 시간동안 폐쇄된다.

설명을 간략화 하기 위해 제2a도에는 트레이스 시간 및 리트레이스 시간중 극히 소수의 펄스를 도시한 것이다. 실제로는 이들 펄스의 수가 통상 훨씬 많다.

포물선형 신호는 트레이스 시간동안 제2도의 입력(A)에서 수신된다. 트레이스 시간동안 이 신호는 미분회로(31)에서 미분된다. 미분회로는 그의 일단이 입력(A)에 연결되고 다른 단이 스위치(SW1)의 일단에 연결된 캐피시터(C1)을 포함한다. 한편, 상기 스위치의 다른 단은 연산증폭기(OPAMP1)의 반전입력에 연결된다. 연산증폭기의 비반전 입력은 접지에 연결된다. 소위 샘플링 주기(ts)동안 스위치(SW1)는 폐쇄되며 잔여 주기동안 개방된다. 연산증폭기(OPAMP1)의 반전입력은 제2의 캐패시터(C2)를 통해 이 증폭기의 출력에도 연결된다. 샘플링 주기동안 개방되고, 잔여주기동안 폐쇄되는 제2의 스위치(SW2)가 상기 캐패시터에 병렬로 배열된다. 스위치(SW1)가 폐쇄되고 스위치(SW2)가 개방되는 경우인 샘플링 주기에서, 입력신호는 연산증폭기의 반전입력이 실질적으로 접지에 연결되기 때문에 캐패시터(C1)의 양단간에 존재한다. 매회 샘플링 후에는 캐패시터(C2)가 단락되므로, 입력 신호의 도함수는 연산증폭기(OPAMP1)의 출력측에서 얻어지며 이 도함수에는 P*C₁/C₂가 곱해질 것이다. 여기서, 값 P는 트레이스 시간동안의 스위칭 펄스의 주기(PT)와 리트레이스 시간동안의 스위칭 펄스의 주기(T)사이의 비이다. 상기 비를 고정된 값으로 선택하는 것에 의해, 상기 도함수는 아치형 신호가 정확한 값을 얻을 수 있도록 항상 곱해진다. 이후에 설명되는 바와 같이 제1도의 펄스 회로에 의해 트레이스 시간동안의 스위칭 펄스의 주기 및 리트레이스 시간동안의 스위칭 펄스의 주기간의 이러한 고정 비가 제공된다. 이도함수는 아치형 신호를 발생하는 아치형 파형 발생기(32)의 입력신호로서 필요하게 된다. 도함수의 샘플링 값은 스위치(SW3)를 통해 연산증폭기(OPAMP1)의 출력측에 연결된 제3의 캐패시터(C5)에 기억된다. 스위치(SW3)는 스위치(SW1)와 동기하여 개폐된다. 상기 캐패시터(C5)의 다른 단은 스위치(SW4)를 통해 트레이스 시간동안 줄곧 접지에 연결된다. 스위치(SW1),(SW3) 및 (SW4)가 개방되는 리트레이스 시간동안 미분회로(31)는 동작하지 않으며, 아치형 파형 발생기(32)는 아치형 신호를 발생한다. 이 아치형 파형 발생기는 두개의 적분회로를 포함한다. 상기 아치형 파형 발생기는 리트레이스 시간의 개시시에 포물선형 신호의 도함수를 수신하는데, 이 포물선형 신호는 리트레이스 시간동안 2개의 스위치(SW5) 및 (SW6)를 통해 캐패시터(C4)에 병렬로 연결되는 캐패시터(C5)에 의해 얻어진다. 캐패시터(C4)는 그 일단이 제2의 연산증폭기(OPAMP2)의 반전 입력에 연결되고, 다른 단이 연산증폭기(OPAMP2)의 출력에 연결된다. 상기 캐패시터(C4)는 스위치(SW5) 및 (SW6)가 개방되는 트레이스 시간동안 상기 증폭기가 개방 루우프로 되는 것을 방지하기 위해 필요로 된다.

연산증폭기(OPAMP2)의 출력은 스위치(SW11)를 통해 캐패시터(C6)에 연결되며, 주기(tf)동안 주기적으로 개방되고, 그 중간 주기동안 폐쇄된다. 스위치(SW11)와 캐패시터(C6)간의 접속점에는 스위치(SW13)가 연결되며, 상기 스위치(SW13)는 스위치(SW11)와 동기하여 개폐를 실행하지만 서로 반대의 동작을 행한다. 즉, 스위치(SW11)가 개방된 경우에는 스위치(SW13)가 폐쇄되고, 스위칭(SW11)이 폐쇄된 경우에는 스위치(SW13)가 개방된다. 스위치(SW13)의 다른단은 접지된다. 상기 캐패시터(C6)의 다른단은 스위치(SW12)를 통해 연산증폭기(OPAMP3)의 반전입력에 연결된다. 스위치(SW12)는 리트레이스 시간동안 스위치(SW13)와 동기하여 개폐된다. 캐패시터(C6)와 스위치(SW12)간의 접속점에는 스위치(SW11)와 동기하여 개폐되는 스위치(14)가 연결되며, 상기 스위치(14)의 다른단은 접지에 연결된다.

연산증폭기(OPAMP3)의 비반전 입력은 접지에 연결된다. 이 연산증폭기의 반전입력은 캐패시터((C7)에 연결되고, 이 캐패시터(C7)의 다른 단이 상기 연산증폭기의 출력에 연결되며, 상기 연산증폭기의 출력은 또한 아치형 신호 발생기의 출력(B)이다. 리트레이스 시간동안 개방되고 트레이스 시간동안 폐쇄되는 스위치(SW15)는 캐패시터(C7)에 병렬로 연결된다. 연산증폭기(OPAMP3)의 출력은 또한 스위치(SW7)를 통해 피이드백된다. 상기 스위치(SW7)는 캐패시터(C3) 및 스위치(SW8)를 통해 연산증폭기(OPAMP2)의 반전입력에 연결된다. 스위치(SW7) 및 (SW8)는 스위치(SW12)와 동기하여 개폐된다. 스위치(SW7)와 캐패시터(C3)의 접속점에는 스위치(SW9)가 연결되며, 상기 스위치(SW9)의 다른단은 접지에 연결된다. 캐패시터(C3)와 스위치(SW8)의 접속점에는 스위치(SW10)이 연결되며 이 스위치(SW10)의 다른단은 접지에 연결된다. 스위치(SW9) 및 (SW10)는 스위치(SW14)와 동기하여 개폐된다.

트레이스 시간동안, 입력(A)에서 수신된 포물선형 신호로부터 시작해서, 제2도에 도시된 회로 장치가 아치형 신호를 발생한다. 미분회로(31)가 입력신호를 미분한 후에, 각기 연산증폭기 및 다수의 스위치들로 구성된 두개의 적분회로에 의해 아치형 신호 발생기가 아치형 신호를 발생한다. 1차 적분 후, 연산증폭기(OPAMP2)의 출력에는 제2적분회로의 출력 즉, 연산증폭기(OPAMP3)의 출력에서 발생되는 정현파의 아치형 신호와는 90° 위상차를 갖는 정현파 신호가 발생된다.

상술한 방법에 있어서, 아치형 신호의 개시시의 도함수는 포물선형 신호의 종료시의 도함수와 동일하게 된다. 그러나, 리트레이스 시간이 변화할 때에는 아치형 신호의 종료시의 도함수가 포물선형 신호의 개시시의 도함수와 항상 동일하게 되도록 해야만 한다. 만일 이것이 연관되어 실시되는 경우에는, 즉 아치형 신호의 도함수가 결정되는 경우 및 이것을 적용하여 포물선형 신호의 개시시의 도함수에 영향을 미치도록 하는 경우에는, 이것에 의해 포물선형 신호의 진폭이 변화하고, 따라서, 부정확한 수평 보정이 실행될 것이다. 본 발명의 일 실시예에 따르면, 이것은 리트레이스 시간이 변화할때 스위칭 펄스(tf)의 주파수를 변화시키고, 이것을, 리트레이스 시간동안 스위칭 펄스(tf)의 수가 소정의 정확한 선택값으로 일정하게 유지되도록 하여 방지할 수 있다.

제3도는 펄스회로(4)(제1도)의 상세한 회로도로서 이것이 수행되는 방법을 설명할 것이다. 이 실시예에서는 선주파수의 432배의 주파수를 갖는 시스템 클럭 신호가 펄스 회로(4)의 모든 소자에 공급된다. 이 펄스 회로는 그 입력에서 필드-동기화 신호(Vsync)를 수신한다. 이 신호는 예를들면, 도시되지는 않았지만 동기 분리회로로부터 발생한다. 상기 펄스 회로(4)의 제2의 입력은, 예를들면 중심위치의 기준으로 되는 제어신호(N)를 수신한다. 상기 신호(N)는 리트레이스에 의해 커버되는(covered) 선주기의 수를 표시하는 정수를 나타내며, 예를들면 I2C 버스를 통해 공급될 수 있다. 상기 펄스 회로의 제1의 출력 신호(V_sg)는 톱니파 발생기를 제어한다. 또, 제2의 출력 신호(V_sb)는 제2a도에 도시된 바와 같이 아치형 신호 발생기(3)의 스위치들을 제어하는 다수의 신호리이드(lead)에 의해 전송된다.

신호(Vsync)는 필드-동기화 신호가 수신되는 순시(instanct)를 검출하는 검출회로(41)에 공급된다. 상기 검출 회로는 동기화 펄스를 검출한 후에 신호(VR)를 공급한다. 상기 신호(VR)은 프로그램가능한 주파수 분주기(42)에 리세트(reset)신호로서 공급된다. 상기 주파수 분주기는 분주를 결정하는 제2의 입력신호로서 신호(N)를 수신한다.

주파수분주기(42)는 시스템 클럭신호의 주파수를 6N으로 분주한다. 그 결과 선주파수의 72/N배의 주파수를 갖는 신호(V_bg)가 주파수 분주기의 출력에서 생성된다. 이것은 리트레이스 시간과는 관계없이, 리트레이스 시간동안 72개의 펄스가 발생하는 것을 의미한다. 신호(V_bg)는 계수기(43)에 공급되고, 이 계수기(43)은 리트레이스 시간의 개시시에 신호(VR)에 의해 리세트되며, 계속해서 상기 신호(V_bg)의 72개의 펄스를 계수한다. 그 결과, 신호(STSC)가 발생하게 되는데 이 신호(STSC)는 N 선주기, 즉 필드리트레이스 시간동안 H이며, 이 주기의 잔여주기동안 L이다. 이 신호(STSC)는 제2a도에 있어서 트레이스 시간 및 리트레이스 시간사이의 구분을 나타내는 신호이다. 상기 신호(STSC)는 펄스 감쇠회로(44)에 공급되며, 이 회로(44)는 본 명세서에 참고문헌으로 인용된 전술한 유럽 특허출원 0,301,633(PHN 12.193)에 개시되는 바와 같이 실현될 수 있다. 시스템 클럭 신호의 주파수 및 트레이스 시간의 변화와는 관계없이, 펄스 감쇠회로(44)는 트레이스 시간동안 고정된 수의 펄스를 공급하는데 이것에 의해 톱니파 발생기를 제어하는 출력신호(V_sg)가 발생된다. 신호(VR)는 또한 상기 펄스 감쇠회로(44)에 대해 리세트 신호로 작용한다.

또, 신호(STSC) 및 신호(V_bg)는 제어회로(45)에 공급되며, 이 제어회로(45)는 이들 두 신호와 관련하여 제2도(및 제4도)의 스위치에 대한 스위칭 상태(제2a도에 도시된 바와 같이)를 결정한다. 특히, 상기 제어 회로는 트레이스 시간동안의 스위칭 펄스의 주기가 리트레이스 시간동안의 스위칭 펄스의 주기의 P배로 되도록 주파수를 분주한다. P는 상술한 고정비로서, 아치형 신호가 항상 포물선형 신호에 연속하여 결합하고 또 그 도함수도 연속하여 결합하도록, 포물선형 신호의 도함수가 곱해지는 고정비이다. 이 제어 회로의 출력(V_sb)은 상기 스위치들을 제어하는 다수의 신호리이드(signal leads)를 포함한다. 입력신호(N)는 필드 리트레이스 시간의 길이에 영향을 주지만, 펄스의 수는 리트레이스 시간동안 일정하게 유지되며 단지 펄스의 주파수만이 적용(adapt)된다. 이러한 적용은 리트레이스 시간동안의 선 수가 소망하는 중심보정에 따라 변화되도록 수행된다. 리트레이스 시간동안 펄스수를 일정하게, 예를들면 72개(이것은 아치형신호가 시뮬레이션시에 현저하게 완만하게 변화하는 일 실시예에서 선택된 것임)로 유지함으로써, 아치형 파형 발생기내에서(즉, 제2도에서 캐패시터(C3) 내지 (C7)의 용량값을 정확하게 설정하는 것에 의해), 리트레이스시간의 종료시에 아치형 신호가 트레이스 시간동안의 포물선형 신호에 연속하게 되고, 이들 신호의 도함수도 또한 연속하게 되는 아치형 신호를 발생하는 것이 비교적 간단하게 된다.

제4도는 아치형 신호 발생기의 일 실시예를 간략하게 도시한 것이다. 도면에서, 제2도에 도시한 소자와 동일한 소자에는 동일 부호를 부여하고 있다. 스위치(SW31),(SW33),(SW34) 및 (SW32)는 각기 제2도의 스위치(SW2),(SW3),(SW4) 및 (SW5)와 동일 위상을 갖는다. 아치형 신호 발생기는 입력(A)에서 수평 보정을 위해 포물선형 신호를 수신한다. 이 실시예에서도, 이 신호의 도함수는 트레이스 시간의 종료시에 결정된다. 제2도에서는 상기 신호가 샘플링순시(ts)에, 즉 스위치(SW1)가 폐쇄된 경우, 캐패시터(C1)의 양단에 나타나지만, 이 실시예에 있어서는 스위치(SW1)가 연산증폭기(OPAMP2)의 입력에 연결된다. 상기 연산증폭기는 이 실시예에서는 이중기능을 가진다. 그 이유는, 이것이 트레이스 시간동안 미분회로의 일부를 구성하여 입력 신호의 도함수를 결정함과 동시에, 리트레이스 시간 동안 이것이 아치형 신호를 발생하는 아치형 파형 발생기의 적분회로의 일부를 구성하기 때문이다.

상술한 바와 같이, 입력신호가 트레이스 시간동안 미분되고, 스위치(SW7),(SW8),(SW11),(SW12) 및 (SW32)가 개방되어 아치형 파형 발생기가 동작하지 않는다. 또, 트레이스 시간동안 스위치(SW9),(SW10),(SW13),(SW14) 및 (SW15)가 폐쇄되어 제2도와 유사하게 캐패시터(C3),(C6) 및 (C7)를 0으로 초기화한다. 따라서, 미분회로는 샘플링 주기(ts)에서 폐쇄되는 스위치(SW1)를 통해 연산증폭기(OPAMP2)의 반전입력에 연결되는 캐패시터(C1)를 포함한다. 상기 연산증폭기의 비반전 입력은 접지에 연결된다. 또, 반전입력은 캐패시터(31)의 일단에 연결되며, 상기 캐패시터의 다른단은 상기 증폭기(OPAMP2)의 출력에 연결된다. 샘플링 주기(ts)동안 개방되고 중간 주기동안 폐쇄되는 스위치(SW31)은 상기 캐패시터(C31)와 병렬로 배열된다. 입력 신호의 도함수를 유지하기 위해, 증폭기의 출력은 샘플링 주기(ts)에서 폐쇄되고 중간 주기동안 개방되는 스위치(SW33)를 통해 캐패시터(C32)에 연결된다. 한편, 상기 캐패시터(C32)의 다른 단자는 트레이스 시간내내 폐쇄되는 스위치(SW34)를 통해 접지에 연결된다. 입력신호의 도함수는 그에 따라 캐패시터(C32)에 기억된다. 상기 도함수는 그의 개시시에 정확한 도함수를 갖는 아치형 신호를 발생하기 위해 리트레이스 시간동안 사용된다.

리트레이스 시간동안 스위치(SW1),(SW15),(SW31) 및 (SW34)는 개방된다. 스위치(SW32) 및 (SW33)는 리트레이스 시간내내 폐쇄된다. 이 실시예에 있어서는, 정현파, 즉 캐패시터(C32) 양단 전압의 12/을, 초기상태로부터 출발하여 다시 발생한다. 스위치(SW7),(SW8),(SW12) 및 (SW13)는 리트레이스 시간동안 동기하여 스위칭되며, 주기(tf)동안 폐쇄되고 바람직하게는 동일한 중간 주기동안 개방된다. 스위치(SW9),(SW10),(SW11) 및 (SW14)는 스위치(SW7),(SW8),(SW12) 및 (SW13)와 동기하여 반대 위상으로 개폐된다. 이것에 의해, 이들 스위치는 스위치(SW7),(SW8),(SW12) 및 (SW13)가 폐쇄되는 경우에 개방되며, 개방되는 경우에 폐쇄된다. 그 결과, 정현파 형상의 아치형 신호가 출력 B에서 발생된다.

상술한 바와 같이, 본 발명에 의하면, 리트레이스 시간동안 스위치드 캐패시터에 의해 다른 형상, 예를들면, 포물선형의 일부 또는 사인파의 1/2부분을 갖는 아치형 신호를 발생시키고, 이 신호도 예를들면, 트레이스 시간동안 수평 보정을 위한 신호와 더불어 연속적으로 변화시킬 수 있으며, 이들 신호의 도함수도 또한 연속적으로 변화시킬 수 있다. 스위치드 캐패시터 대신에 완전히 디지탈적인 시간-이산(fully digital time-discrete)의 예도 실시할 수 있다.

이상, 본 발명자에 의해 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러가지로 변경가능한 것은 물론이다.

Claims

출력단자에 주기적인 실질적으로 포물선형의 신호(a periodic, substantially parabolic signal)를 공급하기 위한 회로장치로서, 상기 회로장치가 트레이스 시간 및 리트레이스 시간을 포함하는 1주기를 가진 주기적인 톱니파 신호를 공급하는 톱니파 발생기와; 상기 톱니파 신호를 수신하는 입력을 가지며, 상기 트레이스 시간동안 상기 출력단자에 실질적으로 포물선형의 신호를 공급하기 위한 포물선형 신호발생기와; 상기 톱니파 신호의 상기 리트레이스 시간동안 상기 출력단자에 아치형 신호를 공급하기 위한 아치형 신호발생기를 포함하며, 상기 리트레이스 시간의 개시시의 상기 아치형 신호 및 그 시간에 대한 도함수를, 상기 트레이스 시간의 종료시의 상기 실질적으로 포물선형 신호의 대응하는 값과 실질적으로 동일한 값으로 하는 회로 장치에 있어서, 상기 아치형 신호 발생기는 펄스 회로에 의해 공급되는 스위칭 펄스의 제어하에 시간-이산적(time-discrete manner)으로 상기 아치형 신호를 발생시키고, 상기 펄스회로는 가변 리트레이스 시간에 상기 아치형 신호를 발생하는 일정수의 스위칭 펄스를 공급하여 상기 아치형 신호 및 그 시간에 대한 도함수가, 상기 트레이스 시간의 개시시에 상기 실질적으로 포물선형 신호의 대응하는 값과 실질적으로 동일한 리트레이스 시간의 종료시의 값에 상당하도록 한 것을 특징으로 하는 회로 장치.
제1항에 있어서, 상기 펄스 회로는 기준 주파수에 결합된 클럭의 제어하에서 상기 스위칭 펄스를 발생시키고, 상기 펄스회로의 입력측에서, 상기 리트레이스 시간에 포함된 상기 기준주파수의 주기수(number of periods)를 표시하는 제어 신호를 수신하며, 이 펄스회로에는 상기 제어신호에 의해 상기 클럭을 분주하고 상기 스위칭 펄스를 공급하는 프로그램 가능한 분주기가 더 포함되는 회로 장치.
제2항에 있어서, 상기 아치형 신호발생기는 상기 트레이스 시간의 종료시에 상기 실질적으로 포물선형 신호의 도함수에 대한 기준으로 되는 미분회로 출력신호를 공급하는 미분회로와 상기 리트레이스 시간동안 미분회로 출력신호에 의해 상기 아치형 신호를 발생하는 아치형 파형 발생기를 포함하며, 상기 미분회로 및 상기 아치형 파형 발생기는 상기 스위칭 펄스에 의해 스위칭되는 캐패시터를 포함하는 것을 특징으로 하는 회로 장치.
제3항에 있어서, 상기 스위칭 신호는, 상기 트레이스 시간동안 상기 미분회로를 온 상태로 전환하고 상기 아치형 파형 발생기를 오프 상태로 전환하며 상기 리트레이스 시간동안 상기 미분회로를 오프 상태로 전환하고 상기 아치형 파형 발생기를 온 상태로 전환하며, 상기 스위칭 신호는 리트레이스 시간의 개시시에 리세트됨과 동시에 상기 일정수에 이를때까지 상기 스위칭 펄스를 계수하는 계수기에 의해 발생되는 것을 특징으로 하는 회로 장치.
제3항에 있어서, 상기 아치형 파형 발생기는 두개의 적분회로를 포함하며, 상기 적분회로중의 하나가 트레이스 시간동안 상기 미분회로를 형성하도록 한 것을 특징으로 하는 회로 장치.
제2항에 있어서, 상기 펄스 회로는 트레이스 시간동안 제1주기 및 리트레이스 시간동안 제2주기를 가지며, 상기 두 주기간의 비가 일정한 스위칭 펄스를 공급하도록 한 회로장치.