KR20060048885A - 화상신호 처리장치 및 위상 동기 방법 - Google Patents

화상신호 처리장치 및 위상 동기 방법 Download PDF

Info

Publication number
KR20060048885A
KR20060048885A KR1020050069070A KR20050069070A KR20060048885A KR 20060048885 A KR20060048885 A KR 20060048885A KR 1020050069070 A KR1020050069070 A KR 1020050069070A KR 20050069070 A KR20050069070 A KR 20050069070A KR 20060048885 A KR20060048885 A KR 20060048885A
Authority
KR
South Korea
Prior art keywords
signal
image signal
image
circuit
phase
Prior art date
Application number
KR1020050069070A
Other languages
English (en)
Inventor
가즈요시 에바타
야스시 노구치
가즈오 아오키
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20060048885A publication Critical patent/KR20060048885A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Studio Circuits (AREA)

Abstract

다른 화상을 출력하는 화상신호 출력장치로부터 출력되는 복수 종류의 화상을 합성할 때, 스킵, 리피트 등의 현상이 일으키지 않고 화상을 합성한다.
위상 비교 회로(141), LPF(142), VCO(145)로 이루어지는 PLL 회로(14)에 있어서, 제 1화상신호 출력장치(11)로부터 출력되는 제 1화상에 포함되는 제 1수직 동기 신호(Vsync1)와 제 2화상신호 출력장치(12)로부터 출력되는 제 2화상에 포함되는 제 2수직 동기신호(Vsync2)와의 위상 동기를 취한다. 화상신호 합성장치(13)에 있어서, 프레임 메모리(131)에 위상 동기가 취해진 제 1 및 제 2화상을 기억하여 지터의 수정을 행하고, 제 1 및 제 2화상을 합성한다.

Description

화상신호 처리장치 및 위상 동기 방법{Image signal processing apparatus and phase synchronization method}
도 1은 종래의 화상신호 처리장치의 구성도이다.
도 2a, 도 2b는 도 1에 도해한 화상신호 처리장치의 동작 타이밍 도면이다.
도 3은 다른 종래의 화상신호 처리장치의 구성도이다.
도 4a, 도 4b는 도 3에 도해한 화상신호 처리장치의 동작 타이밍 도면이다.
도 5a, 도 5b는 또 다른 종래의 화상신호 처리장치의 동작 타이밍 도면이다.
도 6은 다른 종래의 화상신호 처리장치의 구성도이다.
도 7은 본 발명의 화상신호 처리장치의 제 1 실시의 형태의 구성도이다.
도 8a, 도 8b는 도 7에 도해한 화상신호 처리장치의 신호의 타이밍 도면이다.
도 9는 본 발명의 화상신호 처리장치의 제 2실시의 형태의 구성도이다.
도 10은 도 9에 도해한 본 발명의 화상신호 처리장치의 제 2실시의 형태의 부분 상세 회로 구성도이다.
도 11은 도 9에 도해한 본 발명의 화상신호 처리장치의 제 2실시의 형태의 부분 상세 회로 구성도이다.
도 12는 본 발명의 화상신호 처리장치의 제 3실시의 형태의 구성도이다.
*부호에 대한 설명
1. 화상신호 처리장치 11, 11A. 제 1화상신호 출력장치
110A, 110B. 튜너　 12：12A, 12B. 제 2화상신호 출력장치
120A. 애니메이션 화상신호 생성부
120B. GUI 화상신호 생성부 13. 화상신호 합성장치
131. 프레임 동기 장치 14. 동기신호 생성 회로
140, 140A. 완전 적분형 위상 비교부
141. 위상 비교 회로, 142. LPF
143. 전압·전류 변환회로 144. 전류·전압 변환회로
145. VCO VD1. 제 1화상신호
VD2. 제 2화상신호 Vsync1. 제 1수직 동기신호
Vsync2. 제 2수직 동기신호 f1. 제 1클럭 주파수
f2. 제 2 클럭 주파수 f145. VCO 발생 주파수 신호
본 발명은 화상신호 처리장치에 관한 것이다.
본 발명은 특히, 복수의 이간(離間)한 화상신호 출력장치로부터 출력되는 복수의 화상신호를 합성하는 경우, 복수의 화상신호의 동기신호의 위상을 소정의 위상에 일치시켜 복수의 화상을 정확하게 합성하는 화상신호 처리장치에 관한 것이 다.
본 발명은 또, 2개의 화상신호의 위상 동기 방법에 관한 것이다.
복수의 화상신호 출력장치로부터 출력되는 복수의 화상신호를 화상신호 합성장치에 있어서 합성하여 1개의 화상으로서 표시하는 것이 행해진다.
도 1에 도해한 바와 같이, 제 1화상신호 출력장치로서 예를 들어, 텔레비젼 수상기나 비디오 신호 재생장치로부터의 제 1화상신호(비디오 재생 신호)(VD51)와 제 2화상신호 출력장치로서 예를 들어, 컴퓨터로부터의 제 2화상신호(컴퓨터 화상신호)(VD52)를 합성하여 1개의 화상으로서 표시하는 것이 행해진다.
이러한 2개의 화상의 합성을 위해서, 2개의 화상신호의 수직 동기신호의 주파수 및/또는 위상의 상위(相違)를 흡수하기 때문에 프레임 동기 장치를 이용하는 수법 또는, 화상신호 서로 강제적으로 동기를 거는 수법이 취해지고 있다.
그렇지만, 이러한 기술은 아래와 같이 기술하는 문제에 조우하고 있다.
우선, 복수의 화상신호 출력장치로부터 출력되는 복수의 화상신호의 표시용의 클럭 주파수가 각각 다른 경우의 문제에 대해서 기술한다.
제 1화상신호 출력장치로서 예를 들어, 비디오 신호 재생장치(51)에 있어서, 입력 신호에 의해서 동적으로 클럭 주파수가 변동하고, 제 1화상신호(비디오 재생 신호)(VD51)의 클럭 주파수(f51)가 변동한다. 한편, 제 2화상신호 출력장치로서 예를 들어, 컴퓨터(52)에 있어서 컴퓨터 신호 처리용의 표시용 클럭(f52)을 이용하여 제 2화상신호(VD52)를 출력한다.
본 예시에 있어서는, 이들 2개의 화상신호의 표시용 클럭 주파수(f51과 f52) 는 다르고, 클럭의 위상(φ51과 φ52)도 맞지 않았다.
화상신호 합성장치(53)에 있어서 이와 같은 2개의 화상신호(V51, V52)에 의한 2개의 화면을 합성하기 위해서 프레임 동기 장치(531)를 설치했을 경우, 프레임 동기 장치(531)에 있어서, 예를 들어, 제 1화상신호(비디오 재생 신호)(VD51)를 기준으로 하여 제 2화상신호(컴퓨터 화상신호)(VD52)를, 예를 들어, 프레임 단위 또는 수직 동기신호 단위로 받아들여 양자의 화면을 합성하면, 예를 들어, 도 2a, 도 2b에 도해한 바와 같이, 2개의 화상신호가 동위상으로 전환하는 시점에 있어서, 즉, 프레임의 경계에서, 시간적으로 다른 쪽의 화상신호의 처리 타이밍이 맞지 않게 어긋나고, 다른 쪽의 화상이 스킵하거나(프레임 도약), 동일한 화상이 반복하는 리피트(프레임 반복) 현상이 발생하는 것이 있다.
그 다음에, 복수의 화상신호 출력장치로부터 출력되는 복수의 화상신호의 표시용 클럭 주파수가 동일하지만, 클럭의 위상이 맞지 않은 경우의 문제에 대해서 기술한다.
도 3에 도해한 바와 같이, 제 1화상신호 출력장치(51)로서 예를 들어, 텔레비젼 수상기이고, 제 2화상신호 출력장치(52)는 예를 들어, 컴퓨터이며, 제 1클럭 주파수(f51)에 동기한 주파수의 클럭(f52)을 이용하여 제 2화상신호(컴퓨터 화상신호)(VD52)를 출력한다.
이들 2개의 화상신호 사이에 대해서, 주파수(f51와 f52)는 동일하고, 위상(φ51와 φ52)에 대해서는 동기가 취해질 수 없다.
이 경우, 화상신호 합성장치(53)에 프레임 동기 장치(531)를 설치해도, 상기 2개의 화상신호의 수직 동기신호가 어느 위상 관계로 정지할지가 정확하지 않고, 경우에 의해 프레임 동기 장치(531)에 있어서의 처리에 있어서, 예를 들어, 도 4a, 도 4b에 도해한 바와 같이, 위상 경계의 근방인 가장 수속(收束)하기를 바라지 않는 장소에 수직 동기신호가 수속할 가능성이 있다. 그 결과, 프레임의 경계에서 시간적으로 다른 쪽의 화상신호의 처리 타이밍이 맞지 않게 어긋나고, 다른 쪽의 화상이 스킵하거나 리피트한다고 하는 현상이 발생하는 일이 있다.
또, 시간축의 지터(위상 어긋남) 등에 의해, 제 1화상신호의 수직 동기신호의 위상이 어긋난 경우, 화상의 스킵이나, 리피트 현상이 발생하는 일이 있다.
또한, 강제 동기를 건 경우에 대해서 기술한다.
강제 동기를 건 경우, 그 때는 위상의 어긋남을 없게 할 수 있지만, 그 후, 예를 들면, 도 1 또는 도 3의 텔레비젼 수상기(51)의 채널을 전환한다든가 입력 신호를 전환하는 등에 의해 텔레비젼 수상기(51)의 입력 영상 신호의 프레임이 움직인 경우, 그때마다 강제적으로 동기를 걸 필요가 있다. 그러한 강제적인 동기를 걸면, 도 5a, 도 5b에 도해한 바와 같이, 묘화(描畵)하는 타이밍 자체를 강제적으로 리세트 하므로, 합성한 화면이 크게 도약하거나, 노이즈가 발생하는 일이 있다.
이상 기술한 바와 같이, 상술한 화상신호 처리장치에 있어서는, 고품위의 합성 화상을 얻을 수 없었다. 이와 같은 문제를 극복하는 방법으로서 예를 들어, 도 6에 회로 구성을 도시한 특허 문헌 1(특개평 5－188902호 공보)이 알려져 있다. 도 6을 참조하여 특허문헌 1에 기재된 기술의 개요를 기술한다.
D형 플립·플롭 회로(107)에 있어서, 예를 들어, 텔레비젼 수상기와 같은 외 부 화상원(101)으로부터 출력되는 외부 화상신호에 포함되는 외부 수직 동기신호(104)가 D형 플립·플롭 회로(107)의 데이터 단자(D)에 입력되고, 예를 들어, 컴퓨터에 의한 표시 제어 회로(102)로부터 출력되는 내부 화상신호에 포함되는 내부 수직 동기신호(106)가 D형 플립·플롭 회로(107)의 클럭 단자(C)에 입력되어 있고, 외부 수직 동기신호(104)와 내부 수직 동기신호(106)와의 위상차에 따른 펄스 신호를 D형 플립·플롭 회로(107)의 Q단자로부터 출력한다. 여기서, D형 플립·플롭 회로(107)는 외부 수직 동기신호(104)와 내부 수직 동기신호(106)와의 위상차를 검출한다.
선택기(108)는 검출한 2개의 수직 동기신호의 위상차에 따라서, 외부 수평 동기신호(103)와 외부 수직 동기신호(104)와의 사이 및 내부 수평 동기신호(105)와 내부 수직 동기신호(106)와의 사이에서 전환한다.
통상, 초기 상태에 있어서는, 2개의 수직 동기신호의 위상차가 크고, 최초로 선택기(108)로 전환되어 출력되는 동기신호는 외부 수직 동기신호(104)와 내부 수직 동기신호(106)이다. 이들 2개의 수직 동기신호가 위상 동기 루프회로(PLL：Phase-locked Loop)(109)에 입력된다.
PLL(109)은 입력된 2개의 수직 동기신호의 위상차를 검출하고, 전압 제어형 발진기(VCO：Voltage-controlled Oscillator)(110)가 검출된 위상차에 따른 전압에 기초하여 주파수로 발진하고, 그 주파수 신호(111)를 표시 제어 회로(102)에 출력한다. 표시 제어 회로(102)는 VCO(110)로부터 출력된 주파수 신호(111)에 근거하여 화상 처리를 행하고, 내부 화상신호를 생성한다. 그 결과, 내부 수평 동기 신호(105)와 내부 수직 동기신호(106)가 출력된다.
2개의 수직 동기신호 상호의 위상차가 작아지면, 선택기(108)로 전환되는 동기신호는 외부 수평 동기신호(103)와 내부 수평 동기신호(105)가 되고, 이들 2개의 수평 동기신호가 PLL(109)에 입력되고, PLL(109)은 입력된 2개의 수평 동기신호의 위상차를 검출하고, VCO(110)가 그 위상차에 따른 전압에 대응한 주파수로 발진하고, 그 주파수 신호(111)를 표시 제어 회로(102)에 출력한다. 표시 제어 회로(2)는 VCO(110)로부터 출력된 주파수 신호(111)에 근거하고 화상 처리를 실시하고, 내부 화상신호를 생성한다. 그 결과, 내부 수평 동기신호(105)와 내부 수직 동기신호(106)가 출력된다.
도 6에 도해한 회로는 상술한 바와 같이, 우선, 예를 들어, 텔레비젼 수상기와 같은 외부 화상원(101)의 수직 동기신호의 위상에 맞추고, 예를 들어, 컴퓨터와 같은 표시 제어 회로(105)에서 사용하는 주파수 신호(111)를 생성하고, 그 다음에, 외부 화상원(101)의 수평 동기신호의 위상에 맞추어 표시 제어 회로(105)에서 사용하는 주파수 신호(111)를 생성한다.
이러한 위상차에 따라 정확한 위상 동기가 취해진 주파수 신호(111)를 생성하기 위해, PLL와 VCO를 이용하고 있다.
[특허 문헌 1] 특개 평 5－188902호 공보
도 6에 도해한 회로에 있어서, 외부 화상원(101)의 수직 동기신호와 표시 제어 회로(105)의 수직 동기신호와의 위상차가 크면 혹은, 외부 화상원(101)의 입력 주파수의 변동이 크면 양자의 수직 동기신호의 위상 동기를 취하는데 시간이 걸린다. 이 때문에, 화상신호 합성장치(도시 없음)로 정확하게 합성한 화상을 얻을 수 있기까지 시간이 걸린다.
도 6에 도해한 회로는, 1개의 회로로, 2개의 수직 동기신호의 위상차가 없어지도록 제어한 후, 2개의 수평 동기신호의 위상차가 없어지도록 제어하고 있다. 그렇지만, 수직 동기신호의 주파수와 수평 동기신호의 주파수는 수백 ~ 천 수백배 다르다. 이와 같은 주파수가 다른 신호에 대해서 위상 동기한 신호를 생성하기 위해서 1개의 통상의 PLL회로를 이용하면, 변환시의 추종(追從)성에 문제가 일어난다. 예를 들어, 수직 동기신호로부터 수평 동기 신호로 전환했을 때, 화상을 합성하는 장치는 그러한 변환에 신속히 추종하지 못하고, 전환한 직후의 수 라인(line)분의 합성 화상을 정확하게 얻을 수 없는 경우가 있다.
특히, 2개의 수평 동기신호를 위상 비교하는 위상 비교 상태로 전환한 후에, 몇 개의 수직 동기신호의 위상이 1주기분 이상 변화해 버린 경우에는, 재차, 2개의 수직 동기신호를 위상 비교하는 상태로 전환하지 않는 이상 수직 동기신호의 위상이 수평 동기신호의 주기 단위로 어긋난 채로 되어 버린다는 문제가 일어난다. 실제의 텔레비젼 수상기의 화상신호, 혹은, 비디오 신호 재생장치의 재생 신호등에서는 이러한 수직 동기신호의 위상변화는 자주 일어날 수 있다.
제 1화상신호 출력장치(11)와 제 2화상신호 출력장치(12)와의 사이의 거리가, 예를 들어, 수 미터 ~ 수십 미터 떨어져 있으면, 이들 장치간의 신호 경로에 노이즈가 중첩하거나, 고주파의 화상신호에 신호 지연이 일어나거나 대지(그랜드 (GND)) 전위의 상위에 근거하여 기준 전위의 상위가 일어나는 경우가 많다.
도 6에 도해한 기술은, 이러한 노이즈의 영향, 신호 지연, 기준 전위의 차이에 근거하는 문제의 대책을 강구하지 않는다.
이상의 상황에서 도 6의 회로를 실시하면, 표시 제어 회로(102)가 외부 화상원(101) 또는 노이즈의 영향 혹은 신호 지연의 영향을 받고, 화상 합성 동작이 불안정하게 된다.
도 1 및 도 3을 참조하여 기술한 프레임 동기 장치는, 수직 동기신호를 참조하여 2개의 화상신호의 프레임 동기를 취하고 있기 때문에, 도 6의 회로에 있어서 위상 동기를 취한 수평 동기 신호를 이용하는 경우, 통상의 프레임 동기 장치를 사용할 수 없다. 따라서, 도 6에 도해한 회로의 기술은, 동기 위상 상태에 따라 빈번히 변환을 실시할 필요가 있고, 걸리는 관점으로부터 실제로는 화상신호 합성장치에 프레임 동기 장치를 설치한 회로에는 적용할 수 없다.
본 발명의 목적은, 복수의 화상신호 출력장치로부터 출력되는 복수의 화상을 합성할 때, 그러한 화상신호 처리장치가 이간하고 있는 경우에서도, 정확하게 화상을 합성할 수 있고, 스킵, 리피트 등의 현상에 기인하는 화질을 저하시키는 현상이 일어나지 않는 화상신호 처리장치 및 그것을 위한 위상 동기 방법을 제공하는 것에 있다.
본 발명의 제 1의 관점에 의하면, 각각 화상신호를 출력하는 복수의 화상신호 출력부와, 상기 복수의 화상신호 출력부로부터 출력되는 복수의 화상신호를 합 성하는 화상신호 합성부와, 상기 복수의 화상신호 출력부 중 제 1화상신호 출력부로부터 출력되는 제 1화상신호의 제 1기준 신호에, 상기 제 1화상신호 출력부를 제외한 다른 화상신호 출력부로부터 출력되는 다른 화상신호의 다른 기준 신호를 위상 동기시킨 신호를 생성하는 위상 동기신호 생성부를 구비하고, 상기 제 1화상신호 출력부는 상기 제 1기준 신호에 근거하는 제 1화상신호를 상기 화상신호 합성부에 출력하고, 상기 다른 화상신호 출력부는 각각 위상 동기된 자기 발진 신호에 근거하는 클럭 신호에 의한 화상신호를 상기 화상신호 합성부에 출력하고, 상기 화상신호 합성부는 상기 복수의 화상신호 출력부로부터 출력된 복수의 화상신호를 합성하는, 화상신호 처리장치가 제공된다.
바람직하게는, 상기 동기신호 생성부는, 제 1화상신호의 제 1기준 신호와 다른 기준 신호와의 위상차를 산출하는 위상 비교 회로와, 이 산출된 위상차 신호의 저주파 성분을 통과시키고, 또한, 해당 동기신호 생성 회로의 동기 특성 및 응답 특성을 결정하는 필터 회로와, 이 필터 회로로부터 출력되는 위상차의 저주파 성분의 전압에 대응하는 발진 주파수의 발진 신호를 생성하는 전압 제어형 발진 회로를 가지고, 이 전압 제어형 발진 회로의 발진 신호를 해당하는 다른 화상신호 처리부에 입력하고, 입력한 발진 신호에 따라 대응하는 화상신호를 생성하여 상기 화상신호 합성부에 출력하고, 또한, 이 생성한 화상신호의 기준 신호를 상기 위상 비교 회로의 다른 입력 신호로서 귀환시킨다.
또 바람직하게는, 상기 위상 비교 회로와 상기 필터 회로는, 정상 위상 오차를 줄이기 때문에, 직류 이득의 큰 회로 구성을 하고 있다.
바람직하게는, 상기 위상 비교 회로 및 상기 필터 회로를 상기 제 1화상신호 출력부의 근방에 배치(配設)하고, 상기 전압 제어형 발진 회로를 대응하는 상기 화상신호 출력부의 근방에 배치한다.
또 바람직하게는, 상기 필터 회로의 후단에 상기 위상차의 저주파 성분의 전압을 전류에 변환하고, 이 변환한 전류를 출력하는 전압·전류 변환회로를 설치하고, 또는, 상기 필터 회로내의 출력단에 상기 위상차의 저주파 성분의 전압을 전류로 변환하고, 이 변환한 전류를 출력하는 전압·전류 변환회로를 설치하고, 상기 전압 제어형 발진 회로의 전단 또한 상기 전압·전류 변환회로의 후단에, 또는, 상기 전압 제어형 발진 회로의 입력단에, 상기 전압·전류 변환회로로부터 출력되는 전류를 전압으로 변환하는 전류·전압 변환회로를 설치한다.
본 발명의 제 2의 관점에 의하면, 제 1화상신호 출력부로부터 출력되는 제 1화상신호에 대하여 합성되는, 다른 화상신호 출력부로부터 출력되는 다른 화상신호를 상기 제 1화상신호에 위상 동기시키는 화상신호 처리장치에 있어서, 상기 제 1화상신호에 포함되는 제 1기준 신호에 대하여 상기 다른 화상신호에 포함되는 다른 기준 신호를 위상 동기시키기 위한 상기 제 1기준 신호와 상기 다른 기준 신호와의 사이의 위상차 신호를 생성하는 것과 동시에, 이 위상차 신호의 레벨에 따른 주파수의 표시용 클럭 신호를 상기 다른 화상신호 출력부에 공급하는 위상 동기신호 생성 회로를 구비하고, 상기 다른 화상신호 출력부는 상기 위상 동기신호 생성 회로로부터의 상기 표시용 클럭 신호에 근거하여 상기 다른 화상신호를 출력하는 것을 특징으로 하는 화상신호 처리장치가 제공된다.
본 발명의 제 3의 관점에 의하면, 제 1화상신호 출력부로부터 출력되는 제 1기준 신호를 포함하는 제 1화상신호에 대하여 합성되는 것과 동시에, 다른 화상신호 출력부에 있어서 표시용 클럭 신호에 근거하여 생성되는 다른 화상신호를 위상 동기시키는 방법에 있어서, 상기 제 1기준 신호에 대하여 상기 다른 화상신호에 포함되는 다른 기준 신호를 위상 동기시키기 위한 상기 제 1기준 신호와 상기 다른 기준 신호와의 사이의 위상차 신호를 생성하고, 이 위상차 신호의 레벨에 따른 주파수의 표시용 클럭 신호를 생성하는 것을 특징으로 하는 위상 동기 방법이 제공된다.
본 발명의 화상신호 처리장치의 적합 실시의 형태를 기술한다.
아래와 같은 실시의 형태의 기술에 있어서, 도해 및 설명을 간단하게 하기 위해, 2개의 화상신호 출력장치로부터 출력되는 2개의 화상신호를 합성하는 경우에 대해서 기술한다.
제 1실시의 형태
도 7 ~ 도 8을 참조하여 본 발명의 화상신호 처리장치의 제 1 실시의 형태를 기술한다.
도 7에 도해한 본 발명의 제 1 실시의 형태의 화상신호 처리장치(10)는 제 1화상신호 출력장치(11)와, 제 2화상신호 출력장치(12)와, 화상신호 합성장치(13)와, 동기신호 생성 회로(PLL：Phase-locked Loop )(14)와, 표시장치(15)를 가진다.
제 1화상신호 출력장치(11)는 예를 들어, 텔레비젼 신호 수신기이며, 제 1화상신호 출력장치(11)로부터 출력되는 제 1화상신호(VD1)는 예를 들어, 텔레비젼 영 상 신호이다.
제 2화상신호 출력장치(12)는 예를 들어, 그래픽 화상 생성용 컴퓨터를 포함하고, 제 2화상신호 출력장치(12)로부터 출력되는 제 2화상신호(VD2)는 예를 들어, GUI(Graphic User's Interface) 등의 동영상 처리를 실시한 컴퓨터 그래픽 화상신호이다.
화상신호 합성장치(13)는 제 1화상신호 출력장치(11)로부터 출력되는 제 1화상신호(VD1)와, 제 2화상신호 출력장치(12)로부터 출력되는 제 2화상신호(VD2)를 합성하고, 예를 들면, 합성한 화상(DVX)를 표시장치(15)에 표시한다.
동기신호 생성 회로(14)는 위상 비교부(140)와, 전압 제어형 발진기(VCO)(145)를 가진다. 위상 비교부(140)는 위상 비교 회로(PD)(141)와, 저역 필터(lowpass filter) 회로 또는 루프 필터 회로(LPF)(142)를 가진다.
바람직하게는, 위상 비교부(140)는 정상 위상 오차를 최소로 하도록, 직류 이득의 높은 위상 비교 회로(141)와, 필터 회로(142)로 구성한다. 구체적으로는, 위상 비교 회로(141)에 있어서의 전하 펌프로 위상차의 정보를 (전류×위상차)의 시간 정보로서 후단의 필터 회로(142)에서 모두 적분하는 구성으로 한다. 그 경우, 필터 회로(142)로서 1 다음의 리드／래그(lag)형의 저역 필터 회로로 할 수 있다. 바람직하게는, 필터 회로(142)를 저항 성분을 포함하지 않는 회로 구성으로 한다. 구체적으로는, 예를 들어, 필터 회로(142)를, 연산 증폭 회로와, 연산 증폭 회로의 입력 임피던스로서 캐패시터만을 이용하고, 연산 증폭 회로의 부귀환 임피던스로서 캐패시터만을 이용한 구성으로 한다. 이와 같이, 필터 회로(142) 에 저항기를 이용하지 않으면 전류가 누설되지 않고, 완전하게 적분을 행할 수 있다. 이것을 완전 적분형 필터 회로(142)라고 한다.
본 명세서에 있어서, 상술한 직류 이득의 높은 위상 비교 회로(141)와, 위상차를 완전하게 적분하는 필터 회로(142)를 이용한 회로 구성 및／또는 저항 성분을 가지지 않는 완전 적분형의 필터 회로(142)를 이용한 위상 비교부를, 완전 적분형 위상 비교부(140)라고 한다. 이하, 완전 적분형 위상 비교부(140)를 이용한 경우에 대해서 기술한다.
또한, 바람직하게는, 화상신호 합성장치(13)에, 상세한 것을 후술하는 프레임 동기 장치(131)를 설치한다.
동기신호 생성 회로(14)의 배치에 대해서 기술한다.
상술한 완전 적분형 위상 비교부(140)와 VCO(145)를 일체적으로 구성할 수 있지만, 본 실시의 형태에 있어서는, 완전 적분형 위상 비교부(140)와 VCO(145)를 분리하여 구성한 예를 나타냈다. 그 이유를 기술한다.
제 1의 이유는 예를 들어, 60 Hz정도의 저주파로 동작하는 위상 비교 회로(141)와 LPF(142)로부터 구성되는 완전 적분형 위상 비교부(140)와, 예를 들어, 54 MHz 정도의 고주파로 발진하는 신호를 생성하는 VCO(145)를 일체적으로 제조하는 것이 곤란한 제조 기술 및 저속 동작의 회로와 고속 동작의 회로를 분리하여 제조하는 것이 제품화 및 용도의 관점으로부터 바람직하기 때문에, 분리하여 구성했다.
특히, VCO(145)에서 생성하는 고주파 신호(f145)는 제 2화상신호 출력장치(12)로 사용하므로, 쌍노이즈, 신호 지연 방지, 전위차 대책의 관점에서, VCO(145) 를 제 2화상신호 출력장치(12)의 근방에 배치하는 것이 바람직하다.
완전 적분형 위상 비교부(140)는 위상 동기의 기준이 되는 제 1수직 동기신호(Vsync1)를 생성하는 제 1화상신호 출력장치(11)와, 제 1화상신호 출력장치(11)의 근방에 위치하는 화상신호 합성장치(13)와의 근방에 두는 것이 바람직하다.
제 2의 이유를 아래와 같이 기술한다.
제 1화상신호 출력장치(11)와 제 2화상신호 출력장치(12)가 떨어져 있을 때, 노이즈의 영향을 작게하고, 신호 지연에 의한 악영향을 작게하여, 제 1화상신호 출력장치(11)와 제 2화상신호 출력장치(12)와의 전위차에 근거하는 전위차의 문제를 극력 줄이는 것이 바람직하다.
그 의미로, 제 2화상신호 출력장치(12)에 사용하는 예를 들어, 54 MHz 정도의 고주파 신호(f145)를 생성하는 VCO(145)를 제 2화상신호 출력장치(12)의 근방에 배치하는 것이 바람직하다.
한편, 완전 적분형 위상 비교부(140)는 제 1화상신호 출력장치(11)의 근방에 배치하여도 좋고 제 2화상신호 출력장치(12)의 근방에 배치해도 좋지만, 예를 들어, 제 1화상신호 출력장치(11)와 화상신호 합성장치(13)가 접근하고 있는 경우, 위상 동기의 기준이 되는 제 1수직 동기신호(Vsync1)를 출력하는 제 1화상신호 출력장치(11)의 근방에 완전 적분형 위상 비교부(140)를 배치하면 매우 적합하다.
특히, 복수의 화상신호 출력장치로부터 출력되는 복수의 화상신호를 합성할 때, 위상 동기의 기준이 되는 동기신호, 예를 들어, 수직 동기신호를 1개의 화상신호 출력장치, 예를 들어, 제 1화상신호 출력장치(11)로부터 출력하고, 다른 화상신 호의 수직 동기신호를 기준이 되는 수직 동기신호에 위상 동기시키기 때문에, 완전 적분형 위상 비교부(140)를 제 1화상신호 출력장치(11)의 근방에 배치한다.
제 1화상신호(VD1)는 예를 들어, 디지털 화상신호이며, 제 1주파수(f1)에서 제 1위상(φ1)의 표시용 클럭, 제 1수직 동기신호(Vsync1), 제 1수평 동기신호(Hsync1)를 포함한다. 동일하게, 제 2화상신호(VD2)는 예를 들어, 디지털 화상신호이며, 제 2주파수(f2)에서 제 2 위상(φ2)의 표시용 클럭, 제 2수직 동기신호(Vsync2), 제 2수평 동기신호(Hsync2)를 포함한다.
상술한 바와 같이, 본 실시의 형태에 있어서는, 동기신호 생성 회로(14)에 의해, 제 2클럭 주파수(f2)를 제 1클럭 주파수(f1)에 동일하게 한다. 즉, 제 2수직 동기신호(Vsync2)를 제 1수직 동기신호(Vsync1)에 주파수에 일치시키고, 위상을 동기시킨다. 또 바람직하게는 제 2수평 동기신호(Hsync2)도 제 1수평 동기신호(Hsync1)에 주파수 및 위상도 동일하게 한다.
위상 동기를 취하는 기준 동기신호로서 본 실시의 형태에 있어서는, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)와의 위상 동기에 대해서 기술한다.
동기신호 생성 회로(14)는 제 1화상신호(VD1)의 제 1수직 동기신호(Vsync1)와 제 2화상신호(VD2)의 제 2수직 동기신호(Vsync2)와의 위상차(Δφ)가 0이 되도록 동작한다.
위상 비교 회로(141)에 제 1화상신호 출력장치(11)로부터 제 1화상신호(VD1)의 제 1수직 동기신호(Vsync1)와 제 2화상신호 출력장치(12)로부터 제 2화상신호 (VD2)의 제 2수직 동기신호(Vsync2)가 입력되면, 위상 비교 회로(141)는 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)를, 예를 들어, 곱셈 처리하고 혹은, 감산 처리하여 양자의 위상차(Δφ)를 산출하고, 그 위상차(Δφ)를 나타내는 위상차 전압 신호(Δθ)를 LPF(142)에 출력한다.
LPF(142)는 위상차 전압 신호(Δθ)에 포함되는 위상 비교 회로(141)에 있어서의 곱셈 처리등에 의해 발생하는 고주파 성분 등을 제거하기 위해, 상기 위상차 전압 신호(Δθ) 중 저주파 성분을 통과시킨(고주파 성분을 제거한) 위상차 전압(ΔV)을 출력하는 것과 동시에, PLL의 동기 특성, 응답 특성을 결정하는 루프 필터(또는 저역 필터)이다. LPF(142)를 통과한 위상차 전압(ΔV)는 VCO(145)에 인가된다.
VCO(145)는 위상차 전압(ΔV)에 따른 발진 주파수로 발진하는 발진 회로이며, 그 발진 주파수를 가지는 주파수 신호(f145)를 발생하여 제 2화상신호 출력장치(12)에 인가한다.
제 2화상신호 출력장치(12)는 VCO(145)로 생성된 주파수 신호(f145)를 카운트 다운(count down)하여 제 2화상신호(VD2)를 생성하기 위한 제 2주파수(f2)의 클럭을 생성하고, 생성한 제 2클럭 주파수(f2)를 이용하여 제 2수직 동기신호(Vsync2) 및 제 2수평 동기신호(Hsync2)의 제 2화상신호(VD2)를 생성하여 화상신호 합성장치(13)에 출력하는 동시에, 제 2수직 동기신호(Vsync2)를 위상 비교 회로(141)에 귀환한다.
또한, 제 1화상신호(VD1)의 제 1수직 동기신호(Vsync1)의 주파수 및 제 2화 상신호(VD2)의 제 2수직 동기신호(Vsync2)의 주파수는 각각, 예를 들어, 약 60 Hz인데 대하여, VCO(145)로부터 출력되는 주파수 신호(f145)는, 예를 들어, 54 MHz이기 위해, 예를 들어, 제 2화상신호 출력장치(12)에 대하여, 주파수 신호(f145)를 분주하여 제 2수직 동기신호(Vsync2)를 생성하고 있다.
위상 비교 회로(141), LPF(142), VCO(145) 및 제 2화상신호 출력장치(12)로 구성되는 폐루프 회로의 동작을 반복함으로써, 제 1화상신호 출력장치(11)로부터 출력되는 제 1화상신호(VD1)의 제 1수직 동기신호(Vsync1)와 위상 동기가 취해진 제 2수직 동기신호(Vsync2)가 생성된다.
이상과 같이, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)는 위상동기를 취하고 있으므로, 제 1화상신호 출력장치(11)로부터 출력된 제 1화상신호(VD1)와, 제 2화상신호 출력장치(12)로부터 출력된 제 2화상신호(VD2)를 화상신호 합성장치(13)에 있어서 합성하면, 프레임 동기가 취해진 상태로 제 1화상신호(VD1)와 제 2화상신호(VD2)를 합성할 수 있다.
위상 비교부(140)로서 직류 이득이 높은 완전 적분형 위상 비교부를 이용하면, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)와의 위상차를 완전하게 0으로 할 수 있다. 그 결과, 제 1수직 동기신호(Vsync1)로 완전하게 위상이 동기한 제 2수직 동기신호(Vsync2)를 생성하는 것이 가능해진다.
또한, 그 결과, 제 1수직 동기신호(Vsync1)에 근거하는 제 1화상신호(VD1)와 제 2수직 동기신호(Vsync2)에 근거하는 제 2화상신호(VD2)가 완전하게 위상이 일치하고, 화상신호 합성장치(13)에 대해 양쪽 화상신호의 합성이 정확하게 된다.
바람직하게는, 화상신호 합성장치(13)에는 프레임 동기 장치(131)를 가진다. 프레임 동기 장치(131)는 도시하지 않는 프레임 메모리를 가지고, 제 1수직 동기신호(Vsync1)에 근거하여 제 1화상신호(VD1)를 프레임 메모리에 입력하고, 제 2수직 동기신호(Vsync2)에 근거하여 제 2화상신호(VD2)를 프레임 메모리에 입력한다. 프레임 동기장치(131)는 이와 같이 프레임 메모리에 받아들인 제 1화상신호(VD1)와 제 2화상신호(VD2)를 합성한다.
즉, 프레임 메모리에 제 1수직 동기신호(Vsync1)를 기준으로서 입력한 제 1화상신호(VD1)와 제 2수직 동기신호(Vsync2)를 기준으로서 입력한 제 2화상신호(VD2)는, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)를 기준으로서 동기가 취해진 상태로 프레임 메모리에 기억된다. 따라서, 이들 프레임 메모리에 기억된 제 1화상신호(VD1)와 제 2화상신호(VD2)는 프레임 위상 동기가 취해진 상태로 합성할 수 있다.
이와 같이, 동기신호 생성 회로(14)에 있어서, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)와의 위상 동기를 함으로써, 프레임 동기 장치(131)를 이용하여 프레임 동기를 취한다고 하는 이점이 보다 효과적으로 된다.
특히, 프레임 동기 장치(131)를 이용하면, 제 1수직 동기신호(Vsync1) 및/또는 제 2수직 동기신호(Vsync2)에 지터(위상 어긋남)가 나온 경우 등에서도, 프레임 메모리에서 그와 같은 지터를 흡수할 수 있으므로, 본 발명의 효과가 한층 높아진다.
화상신호 합성장치(13)에 있어서의 화상 합성할 때, 2화상의 화면의 전환점 의 위상을 늦춘다. 바람직하게는, 도 8a, 도 8b에 도시한 바와 같이, 180도 늦추(반전시킴)면 화상신호 합성장치(13)에 있어서의 화상 합성이 확실하게 된다.
예를 들어, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)와의 위상이 180도 어긋나 있으면, 제 1화상신호(VD1)를 프레임 동기 장치(131)의 프레임 메모리에 기입할 때는 제 2화상신호(VD2)의 프레임 메모리에의 기입은 행해지지 않고, 한편, 제 2화상신호(VD2)를 프레임 동기 장치(131)의 프레임 메모리에 기입할 때는 제 1화상신호(VD1)의 프레임 메모리에의 기입은 행해지지 않는다. 따라서, 1개의 프레임 메모리에 대하여, 상기 위상차에 근거하는 시간차이를 이용하여, 제 1화상신호(VD1)와 제 2화상신호(VD2)와의 기입이 확실하게 행해진다.
화면의 전환점을 늦추는 방법으로서는, 아래 기재한 2가지 방법이 있다.
제 1의 방법은 동기신호 생성 회로(14)에 의한 위상 동기의 거는 방법을 조정하는 방법이다. 예를 들어, 도 8a, 도 8b에 도해한 바와 같이, 제 1수직 동기신호(Vsync1)에 대하여 180도 위상이 어긋난 상태로, 제 2수직 동기신호(Vsync2)를 위상 동기시킨다. 물론, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)는 같은 주파수에서 기본적으로는 양자의 위상은 동기하고 있지만, 화상신호 합성장치(13)에 있어서의 프레임 메모리에의 제 1화상신호(VD1)와 제 2화상신호(VD2)와의 기입 타이밍이 겹치지 않도록, 제 2수직 동기신호(Vsync2)의 위상을 제 1수직 동기신호(Vsync1)보다 늦고, 바람직하게는, 180도 늦춘다.
제 2의 방법은 동기신호 생성 회로(14)에 있어서는, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)와의 위상을 일치시켜 두고, 제 2화상신호 출력장치(12)로부터 화상신호 합성장치(13)에 출력할 때의 제 2수직 동기신호(Vsync2)의 위상을, 제 2화상신호 출력장치(12)에 있어서, 제 1수직 동기신호(Vsync1)에 대하여 180도 늦추어도 좋다.
이와 같이, 본 실시의 형태에 의하면, 화면의 전환점의 위상을 스킵 및／또는 리피트 현상이 발생하지 않는 곳, 바람직하게는, 가장 리피트나 스킵 현상이 발생하기 어려운 180도 위상이 떨어진 곳으로 제어할 수 있다.
그 결과, 화면이 전환하고, 예를 들어, 그래픽 화상 생성용 컴퓨터 등의 제 1화상신호 출력장치(11)의 입력 및 제 1화상신호(VD1)의 입력 주파수의 변동에 의해서 수직 동기신호에 지터등이 발생하여도, 시간축 지터를 가장 여유가 있는 곳에서 흡수할 수 있다.
또, 제 1화상신호(VD1)가 전환된 경우에서도, 신속하게 위상 여유가 있는 위치에서 위상 동기를 취할 수 있다.
이와 같이, 본 발명의 제 1 실시의 형태에 의하면, 신속하게 안정 동작 가능한 위상에 인입하는 것이 가능해지고, 스킵 및／또는 리피트등의 현상의 문제가 일어나지 않는다.
위상 비교 회로(141)의 위상 비교 주파수로서 제 2수직 동기신호(Vsync2)의 주파수는 예를 들어, 60 Hz이다. 한편, 제 1수직 동기신호(Vsync1)는, 예를 들어, 59.94 Hz이며, 위상 동기 처리에 의해 제 2수직 동기신호(Vsync2)의 주파수를 59.94 Hz로 한다. VCO(145)에서 발생하는 주파수 신호(f145)는, 예를 들어, 54 MHz이다.
이와 같이, 완전 적분형 위상 비교부(140)는 거의 100 배의 주파수를 체배하는 위상 동기 클럭 회로(PLL)를 구성하게 된다.
이러한 주파수의 차이가 큰 PLL 회로에 있어서, 필터 회로(142)로서 저항 성분을 포함하지 않는 완전 적분형 저역 필터 회로 또는 루프 필터 회로를 이용하는 것은 위상 동기의 정확함을 실현하는데 있어서도 바람직하다.
이상 기술한 바와 같이, 본 발명의 제 1 실시의 형태에 의하면, 다른 2이상의 화상신호 출력장치로부터 출력되는 2이상의 화상을 합성할 때, 스킵, 리피트 등의 현상에 기인하는 화질을 저하시키지 않고 정확하게 화상을 합성할 수 있다.
즉, 본 발명의 제 1실시의 형태에 의하면 도 1 ~ 도 5를 참조하여 기술한 문제가 해결된다.
또 도 6을 참조하여 기술한 회로와 비교하면, 본 발명의 실시의 형태에 있어서는, 기준신호로서 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)를 이용하는 정도로, 도 6에 도해한 바와 같이, 수직 동기신호에 대해서 위상 동기를 취하고, 그 후, 수평 동기 신호에 대해서 위상 동기를 취하는 바와 같은 기준 신호의 변환을 실시하지 않기 때문에, 신호 처리가 간단하고, 또한, 동기 인입 동작이 신속하기 때문에 기준 신호의 전환에 수반하는 동기 추종 지연이 발생하지 않는다.
상술한 실시의 형태는, 복수의 제 1화상신호 출력장치로서 제 1화상신호 출력장치(11)와 제 2화상신호 출력장치(12)와의 2개의 화상신호 출력장치로부터 출력되는 제 1화상신호(VD1)와 제 2화상신호(VD2)와의 합성에 대해서 기술했지만, 본 발명의 실시할 때는, 화상신호 출력장치가 2개 이상의 복수의 경우도 적용할 수 있 다.
그 경우, 위상 동기를 취하는 기준의 수직 동기신호를 이용하는 기준의 화상신호 출력장치를 1대 결정하여 두고(또는, 기준의 화상신호를 1개 결정해 둠), 다른 화상신호 출력장치의 화상신호의 수직 동기신호를 그 기준의 수직 동기신호에 위상 동기시킨다.
또 상술한 예시에 있어서, 기준 신호로서 제 1수직 동기신호(Vsync1)를 이용했지만, 제 1수평 동기신호(Hsync1)를 이용할 수도 있다. 그 경우, 위상 동기를 취하는 회로에, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)에 대신하여, 제 1수평 동기신호(Hsync1)와 제 2수평 동기신호(Hsync2)를 입력한다.
제 1수직 동기신호(Vsync1)를 이용하는 것보다 제 1수평 동기신호(Hsync1)를 이용한 쪽이, 보다 섬세하게 위상 동기가 취해져서 화상 합성이 가능해진다. 다만, 제 1수직 동기신호(Vsync1)보다 제 1수평 동기신호(Hsync1) 쪽이 주파수는 높기 때문에, 동기신호 생성장치(14)의 회로 구성을 실현하는 것은 어렵게 된다. 그 의미로, 정확한 위상 동기를 하기 위해, 본 실시의 형태에서 기술한 완전 적분형 위상 비교 회로(140)를 채용하는 것이 바람직하다.
제 1수평 동기신호(Hsync1)와 제 2수평 동기신호(Hsync2)가 위상 동기가 취해지고 있으면, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)도 위상 동기가 취해진다고 추정할 수 있다.
따라서, 화상신호 합성장치(13)에 있어서의 프레임 동기 장치(131)는 상기 같이, 제 1수직 동기신호(Vsync1) 또는 제 2수직 동기신호(Vsync2)에 근거하여 프 레임 동기를 걸 수 있다.
　[0044]
제 2실시의 형태
본 발명의 제 2실시의 형태의 화상신호 처리장치(10A)를 도 9를 참조하여 기술한다.
제 1화상신호 출력장치(11A)와 제 2화상신호 출력장치(12A)가 상당히 떨어져 있는 경우가 많다. 그와 같은 조건하에 있어서, 제 1화상신호 출력장치(11A)에는 제 1영상 신호를 출력하는 튜너(110A), 위상 비교 회로(141)와 LPF(142)를 가지는 완전 적분형 위상 비교부(140A), 전압·전류 변환회로(143) 및 표시부(15)를 제 1화상신호 출력장치(11)에 내장하고, 제 2화상신호 출력장치(12A)에는 전류·전압 변환회로(144), VCO(145) 및 애니메이션 화상신호 생성부(145)를 내장한다.
애니메이션 화상신호 생성부(145)는 튜너(110A)로부터 출력되는 TV 화상신호에 합성하는 애니메이션 화상신호를 생성한다.
도 9에 도시된 위상 비교 회로(141)와 LPF(142)를 가지는 완전 적분형 위상 비교부(140A)는 도 7에 도시된 위상 비교 회로(141)와 LPF(142)를 가지는 완전 적분형 위상 비교부(140)와 실질적으로 같다.
도 9에 있어서, 완전 적분형 위상 비교부(140A)와 VCO(145)와의 거리가 길어지고, LPF(142)와 VCO(145)와의 사이의 신호 경로에 노이즈가 중첩하기 쉬운 및／또는, 이러한 사이에 신호 지연이 일어난다. 또는, 제 1화상신호 출력장치(11A)와 제 2화상신호 출력장치(12A)와의 사이에 대지 전위의 전위차가 일어나고, 직류 적인 전위차가 발생하여, 제 1 클럭 주파수(f1)와 제 2클럭 주파수(f2)와의 전위(또는, 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)와의 전위)가 변동하는 경우가 있다. 그 결과, 도 9에 도시된 구성에 있어서, 정확하게 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)와의 위상 동기를 할 수 없지만, 위상 동기 상태가 변동하는 것이 일어날 가능성이 있다.
본 발명의 제 2실시의 형태의 화상신호 처리장치(10A)는 이러한 문제를 극복한다.
도 9에 도해한 제 2실시의 형태의 화상신호 처리장치(10A)에는 LPF(142)의 출력단에 전압·전류 변환회로(143)를 부가하고, VCO(145)의 입력단에 전류·전압 변환회로(144)를 부가했다.
전압·전류 변환회로(143)는 전압을 전류로 변환하는 회로이다. 전류·전압 변환회로(144)는 전류를 전압으로 변환하는 회로이다.
LPF(142)의 후단의 전압·전류 변환회로(143)는 출력 임피던스가 매우 높기 때문에, LPF(142)의 후단에 어떠한 임피던스 회로가 접속되어도 영향을 받지 않는다.
한편, VCO(145)의 전단의 전류·전압 변환회로(144)는 입력 임피던스가 매우 낮기 때문에, LPF(142)와 VCO(145)와의 사이의 신호 경로에 노이즈가 중첩해도 영향받지 않는다.
추가로, 전압·전류 변환회로(143)로부터 전류가 출력되기 때문에, 제 1화상신호 출력장치(11A)와 제 2화상신호 출력장치(12A)와의 사이에 전위차가 생겨도 제 1화상신호 출력장치(11A)로부터의 전류의 정보를 그대로 제 2화상신호 출력장치(12A)의 대지 전위에 재현시키기 때문에, 상기 전위차의 영향을 대부분 받지 않는다.
VCO(145)는 동작 주파수가 높고, 불필요한 복사(輻射)가 발생하는 염려가 있지만, 전압·전류 변환회로(143)와 전류·전압 변환회로(144)와의 사이가 거의 직류에 가까운 전류이며, 불필요한 복사의 걱정이 없어진다.
또한, LPF(142)와 전압·전류 변환회로(143)를 일체화한 전류 출력회로 첨부 LPF로 할 수 있다. 또, 전류·전압 변환회로(144)와 VCO(145)를 일체화한 전류·전압 변환회로 첨부 VCO로 할 수 있다.
도 10 및 도 11에 도 9를 참조하여 기술한 제 2실시의 형태의 상세 회로도를 도시한다.
도 10에 있어서, IC회로로 패키지된 위상 비교 회로(PD)의 단자(13)에 제 1수직 동기신호(Vsync1)와 단자(3)에 제 2수직 동기신호(Vsync2)가 입력되고, 단자(13)로부터 IC회로로 패키지된 LPF의 단자(3)에 제 1수직 동기신호(Vsync1)와 제 2수직 동기신호(Vsync2)와의 위상차(Δφ)를 나타내는 위상차 전압 신호(Δθ)가 출력된다.
LPF에 있어서 위상차 전압 신호(Δθ)의 저주파 성분을 통과시키고, LPF의 단자(6)로부터 위상 차이 전압(ΔV)을 트랜지스터(TR)의 베이스에 출력한다.
트랜지스터(TR)의 이미터와 접지 전위와의 사이에 접속된 저항기(R1)에 위상차 전압(ΔV)에 대응한 위상차 전류(ΔI)가 흐른다. 회로(PC1)는 한쪽의 트랜지 스터가 베이스와 에미터가 접속되어 다이오드로서 기능하고, 다른 쪽의 트랜지스터에 다이오드와 동일한 전류가 흐르는 전류 미러 회로이고, 트랜지스터(TR), 저항기(R1) 및 다이오드에 흐르는 위상차 전류(ΔI)와 같은 전류가 다른 쪽의 트랜지스터로부터 다이오드가 2개 직렬로 접속된 노드에 흐른다. 이와 같이, 트랜지스터(TR), 저항기(R1) 및 전류 미러 회로(PC1)는 전압·전류 변환회로(143)를 구성하고 있다.
도 11의 트랜지스터가 2개 병렬로 설치된 회로(PC3)는 차동쌍 회로이고, 도시 좌측의 한쪽의 트랜지스터의 게이트에 입력된 위상차 전류(ΔI)와 같은 전류가 도시 우측의 다른 쪽의 트랜지스터에 흐른다. 우측의 트랜지스터에 흐른 전류가 저항기(R2)에 흐르고, 저항기(R2)의 단자간에 위상차 전류(ΔI)에 대응한 전압(ΔV)이 발생한다. 따라서, 이 회로는 전류·전압 변환회로(144)로서 기능하고 있다. 또한, 회로(PC2)는 다이오드를 구성하도록 2개의 트랜지스터가 설치되어 있다.
저항기(R2)에 발생한 전압(ΔV)이 수정발진기(OSC)를 포함한 VCO에 입력되고, 저항기(R2)에 발생한 전압(ΔV)에 따른 발진 주파수로 발진하여 주파수 신호(f145)를 생성한다.
주파수 신호(f145)는 제 2화상신호 출력장치(12A)에 입력된다.
상술한 것처럼, 전압·전류 변환회로(143)와 전류·전압 변환회로(144)와의 사이는 위상 차이 신호(Δθ)에 대응한 전류(ΔI)가 흐르므로, VCO(145)측은 전압·전류 변환회로(143)와 전류·전압 변환회로(144)와의 사이의 노이즈의 영향을 받 기 어렵다. 또 전위 변동의 영향도 받기 어렵다.
본 발명의 제 2실시의 형태에 대해서도, 화상신호 출력장치가 2개 이상의 복수의 경우도 적용된다.
또, 기준 신호로서 제 1수직 동기신호(Vsync1)에 대신하여 제 1수평 동기신호(Hsync1)를 이용할 수도 있다.
이상 기술한 바와 같이, 본 발명의 제 2실시의 형태에 의하면, 제 1 실시의 형태의 효과에 가세하고, 복수의 화상신호 출력장치의 사이가 이간하고 있고, 그 사이에서 노이즈의 영향을 받을 가능성이 있고, 혹은, 복수의 화상신호 출력장치의 사이에 전위차의 상위가 있어 신호 지연이 있는 경우에도, 다른 2개 이상의 화상신호 출력장치로부터 출력되는 2개 이상의 화상을 정확하게 화상을 합성할 수 있다.
제 3실시의 형태
본 발명의 제 3실시의 형태의 화상신호 처리장치(10B)를 도 12를 참조하여 기술한다.
본 발명의 제 3실시의 형태의 화상신호 처리장치(10B)는 텔레비젼 방송이 수신 가능한 튜너(110B)와, 위상 비교 회로(141)와 LPF(142)로 이루어지는 완전 적분형 위상 비교부(140A)와, VCO(145)와, GUI(Graphic User's Interface) 화상신호 생성부(120B)와, 화상신호 합성부(13B)와, 표시부(15)가 일체적으로 구성되어 있다.
GUI 화상신호 생성부(120B)는 예를 들어, 마이크로 프로세서로 튜너(110A)로부터 출력되는 TV화상에 합성하는 GUI 등의 동영상 처리를 실시한 컴퓨터 그래픽 화상신호를 생성한다.
화상신호 처리장치(10B)는 텔레비젼 방송을 수신하여 얻어진 화상에 이와 같은 GUI화상을 중첩하여 표시하는 텔레비젼 수상기이다.
혹은, 텔레비젼 방송이 수신 가능한 튜너와 표시부를 탑재한 퍼스널 컴퓨터이다.
화상신호 처리장치(10B)에 있어서는, 텔레비젼 방송이 수신 가능한 튜너(110B)로부터의 텔레비젼 화상에 포함되는 제 1수직 동기신호(Vsync1)와 GUI 화상신호 생성부(120B)에서 생성한 GUI 화상에 포함되는 제 2수직 동기신호(Vsync2)를 완전 적분형 위상 비교부(140)에 있어서 위상 동기시키고, 화상신호 합성부(13)에 있어서 위상 동기된 텔레비젼 방송이 수신 가능한 튜너(110A)로부터의 텔레비젼 화상과 GUI 화상신호 생성부(120B)에서 생성한 GUI 화상을 합성한다.
화상신호 합성부(13)에서 합성한 화상이 표시부(15)에서 표시된다.
완전 적분형 위상 비교부(140A) 및 VCO(145)의 동작은, 제 2실시의 형태에서 기술한 바와 같다.
이와 같이, 제 3실시의 형태의 화상신호 처리장치(10B)로서의 텔레비젼 수상기에 있어서는 표시부의 화면 사이즈의 대형화에 수반하여 튜너와 GUI 화상 생성부와의 거리가 길게 되는 경향에 있으므로, 텔레비젼 방송이 수신 가능한 튜너(110B)에, 완전 적분형 위상 비교부(140A)와, VCO(145)와, GUI 화상신호 생성부(120B)와, 화상신호 합성부(13)를 조립하고, 위상 동기된 텔레비젼 화상과 GUI 화상을 합성하여 표시부(15)에 표시할 수 있다.
제 3실시의 형태의 변형 모양
제 3실시의 형태의 화상신호 처리장치(10B)로서의 퍼스널 컴퓨터에 있어서는 텔레비젼 방송이 수신 가능한 튜너(110A)와, GUI 화상신호 생성 장치(120B)와의 거리가 짧고, 따라서, 완전 적분형 위상 비교부(140)와 VCO(145) 및 GUI 화상신호 생성 장치(120B)와의 거리도 짧다. 따라서, 제 2실시의 형태에서 기술한 바와 같이, 텔레비젼 방송이 수신 가능한 튜너(110A)와 GUI 화상신호 생성 장치(120B)와의 거리가 길기 때문에, 외부 노이즈가 완전 적분형 위상 비교부(140A)와 VCO(145)와의 사이에 중첩할 가능성은 낮다. 그렇지만, 상술한 바와 같이, 도 12에 도해한 회로가 모두 일체로 구성되어 있으면, 예를 들어, 고주파 동작을 실시하는 텔레비젼 방송이 수신 가능한 튜너(110A) 및／또는 GUI 화상신호 생성 장치(120B)로부터 고주파 노이즈 및／또는 혼선(crosstalk)등의 영향을 받을 가능성도 있다.
그 경우는, 도 12에 파선으로 나타낸 전압·전류 변환회로(143)와 전류·전압 변환회로(144)를 설치할 수 있다. 그 효과는, 제 2실시의 형태로 기술한 바와 같다.
본 발명에 의하면, 클럭 주파수 및／또는 위상이 다른 2이상의 화상을 합성할 때, 스킵, 리피트 현상 등에 기인하는 화질을 저하시키지 않고 정확하게 화상을 합성할 수 있다.
또 본 발명에 의하면, 복수의 화상신호 출력장치의 사이가 이간하고 있고, 노이즈의 영향, 전위차의 상위, 신호 지연이 있는 경우에서도, 그들에 의한 영향을 받지 않고, 클럭 주파수 및／또는 위상이 다른 2이상의 화상을 정확하게 화상을 합 성할 수 있다.
또 본 발명에 의하면, 2개의 기준 신호의 위상 동기를 정확하고 신속히 실시할 수 있다.

Claims (20)

  1. 각각 화상신호를 출력하는 복수의 화상신호 출력부와,
    상기 복수의 화상신호 출력부로부터 출력되는 복수의 화상신호를 합성하는 화상신호 합성부와,
    상기 복수의 화상신호 출력부 중 제 1화상신호 출력부로부터 출력되는 제 1화상신호의 제 1기준 신호에, 상기 제 1화상신호 출력부를 제외한 다른 화상신호 출력부로부터 출력되는 다른 화상신호의 다른 기준 신호를 위상 동기시킨 신호를 생성하는 위상 동기신호 생성부와를 구비하고,
    상기 제 1화상신호 출력부는 상기 제 1기준 신호에 근거하는 제 1화상신호를 상기 화상신호 합성부에 출력하고,
    상기 다른 화상신호 출력부는 각각 위상 동기된 자기의 발진 신호에 근거하는 클럭 신호에 의한 화상신호를 상기 화상신호 합성부에 출력하고,
    상기 화상신호 합성부는 상기 복수의 화상신호 출력부로부터 출력된 복수의 화상신호를 합성하는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  2. 제 1항에 있어서,
    상기 동기신호 생성부는,
    제 1화상신호의 제 1기준 신호와 다른 기준 신호와의 위상차를 산출하는 위상 비교 회로와,
    이 산출된 위상차 신호의 저주파 성분을 통과시키고, 또한, 당해 동기신호 생성 회로의 동기 특성 및 응답 특성을 결정하는 필터 회로와,
    이 필터 회로로부터 출력되는 위상차의 저주파 성분의 전압에 대응하는 발진 주파수의 발진 신호를 생성하는 전압 제어형 발진 회로를 가지고,
    이 전압 제어형 발진 회로의 발진 신호를 해당하는 다른 화상신호 처리부에 입력하고, 입력한 발진 신호에 따라 대응하는 화상신호를 생성하여 상기 화상신호 합성부에 출력하고, 또한, 이 생성한 화상신호의 기준 신호를 상기 위상 비교 회로의 다른 입력 신호로서 귀환시키는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  3. 제 2항에 있어서,
    상기 위상 비교 회로와 상기 필터 회로는, 정상 위상 오차를 줄이기 위해 직류 이득이 큰 회로 구성을 하고 있는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  4. 제 2항 또는 3항에 있어서,
    상기 위상 비교 회로 및 상기 필터 회로를 상기 제 1화상신호 출력부의 근방에 배치하고, 상기 전압 제어형 발진 회로를 대응하는 상기 화상신호 출력부의 근방에 배치하는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  5. 제 4항에 있어서,
    상기 필터 회로의 후단에 상기 위상차의 저주파 성분의 전압을 전류로 변환하고, 이 변환된 전류를 출력하는 전압·전류 변환회로를 설치하고 또는, 상기 필터 회로내의 출력단에 상기 위상차의 저주파 성분의 전압을 전류로 변환하고, 이 변환한 전류를 출력하는 전압·전류 변환회로를 설치하고,
    상기 전압 제어형 발진 회로의 전단 또한 상기 전압·전류 변환회로의 후단에, 또는, 상기 전압 제어형 발진 회로의 입력단에, 상기 전압·전류 변환회로로부터 출력되는 전류를 전압에 변환하는 전류·전압 변환회로를 설치한 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  6. 제 1항에서 5항의 어느 한 항에 있어서,
    상기 제 1기준 신호 및 다른 기준 신호는 상기 제 1의 화상신호 및 다른 화상신호의 수직 동기신호인 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  7. 제 6항에 있어서,
    상기 화상신호 합성부는 상기 복수의 화상신호에 대해서 상기 수직 동기신호에 근거하여 프레임 동기를 취하는 프레임 동기부를 가지고,
    이 프레임 동기를 취하는 복수의 화상신호를 합성하는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  8. 제 7항에 있어서,
    상기 다른 화상신호 출력부는 상기 제 1수직 동기신호에 대하여 소정의 위상을 늦춘 수직 동기신호에 의한 화상신호를 상기 화상신호 합성부에 출력하는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  9. 제 7항에 있어서,
    상기 동기신호 생성 회로는, 상기 제 1수직 동기신호에 대하여 소정의 위상을 늦춘 수직 동기 신호가 생성되도록 동작하고, 상기 다른 화상신호 출력부는, 상기 위상이 늦추어진 수직 동기신호에 의한 화상신호를 상기 화상신호 합성부에 출력하는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  10. 제 1항에 있어서,
    상기 제 1화상신호 출력부는 상기 제 1화상신호로서 텔레비젼 영상을 출력하는 텔레비전 신호 수신부를 포함하고,
    상기 다른 화상신호 출력부는 다른 화상신호의 하나로서 상기 텔레비젼 영상은 비동기의 그래픽 화상을 출력하는 그래픽 화상 생성부를 포함하는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  11. 제 1화상신호 출력부로부터 출력되는 제 1화상신호에 대하여 합성되는, 다른 화상신호 출력부로부터 출력되는 다른 화상신호를 상기 제 1화상신호에 위상 동기 시키는 화상신호 처리장치에 있어서,
    상기 제 1화상신호에 포함되는 제 1기준 신호에 대하여 상기 다른 화상신호에 포함되는 다른 기준 신호를 위상 동기시키기 위한 상기 제 1기준 신호와 상기 다른 기준 신호와의 사이의 위상차 신호를 생성하는 것과 동시에, 이 위상차 신호의 레벨에 따른 주파수의 표시용 클럭 신호를 상기 다른 화상신호 출력부에 공급하는 위상 동기신호 생성 회로를 구비하고,
    상기 다른 화상신호 출력부는 상기 위상 동기신호 생성 회로로부터의 상기 표시용 클럭 신호에 근거하여 상기 다른 화상신호를 출력하는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  12. 제 11항에 있어서,
    상기 위상 동기신호 생성 회로는,
    상기 제 1기준 신호와 상기 다른 기준 신호와의 위상차를 산출하는 위상 비교 회로와,
    상기 위상 비교 회로에 있어서 산출된 위상차 신호의 저주파 성분을 통과시키는 필터 회로와,
    이 필터 회로로부터 출력되는 상기 위상차의 저주파 성분의 전압에 대응하는 발진 주파수의 발진 신호를 생성하는 전압 제어형 발진 회로를 가지는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  13. 제 12항에 있어서,
    상기 위상 비교 회로와 상기 필터 회로는, 정상 위상 오차를 줄이기 위해 직류 이득이 큰 회로 구성으로 한 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  14. 제 12항 또는 13항에 있어서,
    상기 위상 비교 회로 및 상기 필터 회로를 상기 제 1화상신호 출력부의 근방에 배치하고,
    상기 전압 제어형 발진 회로를 대응하는 상기 화상신호 출력부의 근방에 배치하는 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  15. 제 14항에 있어서,
    상기 위상차 신호는 전압 신호이고,
    상기 필터 회로의 후단에 상기 위상차를 나타내는 전압을 전류로 변환하여 이 변환한 전류를 출력하는 전압·전류 변환회로를 설치하고,
    상기 전압 제어형 발진 회로의 입력단에, 상기 전압·전류 변환회로로부터 출력되는 전류를 전압으로 변환하는 전류·전압 변환회로를 설치한 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  16. 제 11항에 있어서,
    상기 제 1기준 신호 및 다른 기준 신호는 각각, 상기 제 1의 화상신호의 수직 동기신호 및 다른 화상신호의 수직 동기신호인 것으로 구성된 것을 특징으로 하는 화상신호 처리장치.
  17. 제 1화상신호 출력부로부터 출력되는 제 1기준 신호를 포함한 제 1화상신호에 대하여 합성되는 것과 동시에, 다른 화상신호 출력부에 있어서 표시용 클럭 신호에 근거하여 생성되는 다른 화상신호를 위상 동기시키는 방법에 있어서,
    상기 제 1기준 신호에 대하여 상기 다른 화상신호에 포함되는 다른 기준 신호를 위상 동기시키기 위한 상기 제 1기준 신호와 상기 다른 기준 신호와의 사이의 위상차 신호를 생성하고,
    이 위상차 신호의 레벨에 따른 주파수의 표시용 클럭 신호를 생성하는 것으로 구성된 것을 특징으로 하는 위상 동기 방법.
  18. 제 17항에 있어서,
    상기 위상차 신호의 저주파 성분을 통과시키고, 이 저주파 성분의 레벨에 따른 주파수의 표시용 클럭 신호를 생성하는 것으로 구성된 것을 특징으로 하는 위상 동기 방법.
  19. 제 17항에 있어서,
    상기 위상차 신호를 전류로 변환하여 전송하고,
    이 전송된 위상차를 나타내는 전류를 전압으로 변환하고, 그 레벨에 따른 주파수의 표시용 클럭 신호를 생성하는 것으로 구성된 것을 특징으로 하는 위상 동기 방법.
  20. 제 17항에 있어서,
    상기 제 1기준 신호 및 다른 기준 신호는 각각, 상기 제 1의 화상신호의 수직 동기신호 및 다른 화상신호의 수직 동기신호인 것으로 구성된 것을 특징으로 하는 위상 동기 방법.
KR1020050069070A 2004-08-17 2005-07-28 화상신호 처리장치 및 위상 동기 방법 KR20060048885A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00237330 2004-08-17
JP2004237330 2004-08-17
JPJP-P-2005-00173450 2005-06-14
JP2005173450A JP2006085145A (ja) 2004-08-17 2005-06-14 画像信号処理装置および位相同期方法

Publications (1)

Publication Number Publication Date
KR20060048885A true KR20060048885A (ko) 2006-05-18

Family

ID=35406315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069070A KR20060048885A (ko) 2004-08-17 2005-07-28 화상신호 처리장치 및 위상 동기 방법

Country Status (5)

Country Link
US (1) US20060038810A1 (ko)
EP (1) EP1628469A2 (ko)
JP (1) JP2006085145A (ko)
KR (1) KR20060048885A (ko)
TW (1) TW200609899A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327888B1 (ko) * 2011-06-21 2013-11-11 (주)멜파스 터치 패널 시스템의 믹서 회로 및 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059170B2 (en) * 2006-08-28 2011-11-15 Creative Technology Ltd. Method and system for processing a video instant message
WO2008151995A1 (en) * 2007-06-12 2008-12-18 Thomson Licensing Phase control of a synchronization signal in a packet switching network
TWI457900B (zh) * 2008-10-15 2014-10-21 Princeton Technology Corp 驅動電路回饋檢測方法
KR101351408B1 (ko) * 2008-12-18 2014-01-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 그 구동방법
JP2013034039A (ja) * 2011-07-29 2013-02-14 Sony Computer Entertainment Inc 撮像装置、情報処理装置、情報処理システムおよびフレームデータ出力同期化方法
US8941962B2 (en) * 2011-09-13 2015-01-27 Fsp Technology Inc. Snubber circuit and method of using bipolar junction transistor in snubber circuit
TWI487232B (zh) * 2011-09-13 2015-06-01 Fsp Technology Inc 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
US9682321B2 (en) 2012-06-20 2017-06-20 Microsoft Technology Licensing, Llc Multiple frame distributed rendering of interactive content
KR102061869B1 (ko) * 2013-08-21 2020-02-11 삼성전자주식회사 전자 장치 및 영상 표시 방법
TWI585741B (zh) 2016-08-04 2017-06-01 友達光電股份有限公司 驅動裝置與驅動方法
TWI627517B (zh) * 2017-05-11 2018-06-21 National Taiwan Normal University 超快時間解析數位全像之方法及其裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084393B2 (ja) * 1989-06-01 1996-01-17 株式会社日立製作所 回転型記憶装置
JPH05188902A (ja) 1992-01-08 1993-07-30 Hitachi Ltd 画面合成装置の同期化方式
KR960005203B1 (ko) * 1993-03-17 1996-04-22 현대전자산업주식회사 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
US6385267B1 (en) * 1998-12-22 2002-05-07 Microsoft Corporation System and method for locking disparate video formats
KR100312710B1 (ko) * 1999-07-15 2001-11-03 윤종용 디지탈 영상기기를 위한 클럭공급장치
US7242650B2 (en) * 2003-01-23 2007-07-10 Mediatek Incorporation Apparatus and method for recovering clock signal extracted from prerecorded information in optical storage devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327888B1 (ko) * 2011-06-21 2013-11-11 (주)멜파스 터치 패널 시스템의 믹서 회로 및 방법
US9069406B2 (en) 2011-06-21 2015-06-30 Melfas Inc. Mixer for use in touch panel system and method for processing signals in the mixer

Also Published As

Publication number Publication date
TW200609899A (en) 2006-03-16
JP2006085145A (ja) 2006-03-30
EP1628469A2 (en) 2006-02-22
US20060038810A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
KR20060048885A (ko) 화상신호 처리장치 및 위상 동기 방법
KR100315246B1 (ko) 디지털 표시 장치용 위상 동기 루프 회로
US6704009B2 (en) Image display
US6166606A (en) Phase and frequency locked clock generator
EP0859470B1 (en) Synchronizing signal processing unit
US5126854A (en) Phase lock circuit for generating a phase synched synchronizing video signal
JP3226464B2 (ja) ３相クロックパルス発生回路
JP3353372B2 (ja) 液晶表示装置
JP2800305B2 (ja) クロック発生回路
JP3022438B2 (ja) Ｒｇｂ信号変換方法及び装置
JP3257439B2 (ja) 水平位置調整回路
JPH09297555A (ja) ドットクロック再生装置
KR100907100B1 (ko) 영상 수평 동기신호에 대한 도트 클록신호 발생장치
KR0182056B1 (ko) 위상 동기 루프 시스템의 사이드 로크 방지 회로
JPH1188156A (ja) クロック生成用ｐｌｌ回路
US5021752A (en) Voltage controlled oscillator (VCO)
KR100299510B1 (ko) 액정표시소자의 위상차 검출회로
JPH0322773A (ja) 位相同期型発振回路
JPH0759052A (ja) 自動周波数追従装置
JPH10285427A (ja) 垂直同期回路
JPH08286165A (ja) Ｐｌｌ回路およびそれを用いた画像表示装置
KR100224579B1 (ko) 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법
JP3221562B2 (ja) 擬似映像信号生成回路
JPH11298754A (ja) 水平画面位置調整回路
JP2005124089A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid