TWI487232B - 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法 - Google Patents

阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法 Download PDF

Info

Publication number
TWI487232B
TWI487232B TW101132996A TW101132996A TWI487232B TW I487232 B TWI487232 B TW I487232B TW 101132996 A TW101132996 A TW 101132996A TW 101132996 A TW101132996 A TW 101132996A TW I487232 B TWI487232 B TW I487232B
Authority
TW
Taiwan
Prior art keywords
damper circuit
terminal
circuit
damper
capacitor
Prior art date
Application number
TW101132996A
Other languages
English (en)
Other versions
TW201312890A (zh
Inventor
Kuo Fan Lin
Original Assignee
Fsp Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fsp Technology Inc filed Critical Fsp Technology Inc
Publication of TW201312890A publication Critical patent/TW201312890A/zh
Application granted granted Critical
Publication of TWI487232B publication Critical patent/TWI487232B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Description

阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
本發明係有關於電力/電子元件之保護電路，尤指一種阻尼器電路(Snubber Circuit)以及將雙極性接面電晶體(Bipolar Junction Transistor,BJT)用於阻尼器電路之方法。
近年來由於電子電路的技術不斷地發展，各種電力/電子元件之保護電路被廣泛地實施於諸多應用中。因此，這些保護電路的設計遂成為相當熱門的議題。傳統的保護電路當中，有某些阻尼器電路，其構造簡單、易於實施，故被廣泛地應用於電力/電子電路。然而，這些傳統的阻尼器電路還是有不足之處。例如：傳統的阻尼器電路之能量損耗很高，且其效率通常很差。又例如：傳統的阻尼器電路無法確保最高突波電壓值之限制，也就是說，突波電壓值可能超過整體電路所能承受的範圍，故採用傳統的阻尼器電路易造成半導體元件的損壞。因此，需要一種新穎的方法來提昇阻尼器電路的電路保護之效能。
因此本發明之一目的在於提供一種阻尼器電路(Snubber Circuit)以及將雙極性接面電晶體(Bipolar Junction Transistor,BJT)用於阻尼器電路之方法，以解決上述問題。
本發明之一目的在於提供一種阻尼器電路以及將雙極性接面電晶體用於阻尼器電路之方法，以保護負載所連接之電路，且降低突波電壓、改善效率。
本發明之較佳實施例中提供一種阻尼器電路，該阻尼器電路包含有：一電容器，該電容器具有一第一端子與一第二端子，其中該電容器之該第一端子係電氣連接至該阻尼器電路之一第一端子；以及一雙極性接面電晶體(Bipolar Junction Transistor,BJT)，其中該雙極性接面電晶體之射極(Emitter)與集極(Collector)中之一者係電氣連接至該電容器之該第二端子，且該雙極性接面電晶體之射極與集極中之另一者係電氣連接至該阻尼器電路之一第二端子。尤其是，該雙極性接面電晶體之基極(Base)與射極係被導通。
本發明之較佳實施例中提供一種阻尼器電路，該阻尼器電路包含有：一第一電容器，該第一電容器具有一第一端子與一第二端子，其中該第一電容器之該第一端子係電氣連接至該阻尼器電路之一第一端子；一電阻器，該電阻器具有一第一端子與一第二端子，其中該電阻器之該第一端子係電氣連接至該第一電容器之該第二端子；以及一雙極性接面電晶體，其中該雙極性接面電晶體之射極與集極中之一者係電氣連接至該電阻器之該第二端子，且該雙極性接面電晶體之射極與集極中之另一者係電氣連接至該阻尼器電路之一第二端子。尤其是，該雙極性接面電晶體之基極與射極係被導通。
本發明於提供上述阻尼器電路之同時，亦對應地提供一種將一雙極性接面電晶體用於一阻尼器電路之方法，該方法包含有下列步驟：將該雙極性接面電晶體之基極與射極導通；以及基於該雙極性接面電晶體之基極與集極之間的至少一接面特性，利用該雙極性接面電晶體作為一快速二極體，以供設置於該阻尼器電路。尤其是，利用該雙極性接面電晶體作為該快速二極體以供設置於該阻尼器電路之步驟包含：將該雙極性接面電晶體之射極與集極中之一者電氣連接至一電容器之一端子；將該電容器之另一端子電氣連接至該阻尼器電路之一第一端子；以及將該雙極性接面電晶體之射極與集極中之另一者電氣連接至該阻尼器電路之一第二端子。
本發明的好處之一是，本發明之阻尼器電路之構造簡單且易於實施，同時能避免相關技術的問題。另外，本發明之阻尼器電路可並聯於一主動元件或一負載以保護負載所連接的電路，例如可設置於交換式電源供應器中以保護變壓器一次側連接的交換元件或二次側連接的輸出整流電路，尤其可吸收主動元件在高頻切換時所產生之突波或雜訊以做能量回收，而可降低突波電壓、提高效率。
第1圖為依據本發明一第一實施例之一種阻尼器電路(Snubber Circuit)100的示意圖，其中阻尼器電路100係為電容器(Capacitor)-雙極性接面電晶體(Bipolar Junction Transistor,BJT)阻尼器電路， 故可簡稱為CB阻尼器。於本實施例中，阻尼器電路100包含一電容器120以及一雙極性接面電晶體130。尤其是，電容器120具有一第一端子與一第二端子，其中電容器120之該第一端子係電氣連接至阻尼器電路100之一第一端子A，而雙極性接面電晶體130之射極(Emitter)與集極(Collector)中之一者係電氣連接至電容器120之該第二端子，並且雙極性接面電晶體130之射極與集極中之另一者係電氣連接至阻尼器電路100之一第二端子B。實作上，雙極性接面電晶體130之基極(Base)與射極係被導通。
依據本實施例，一種將一雙極性接面電晶體諸如雙極性接面電晶體130用於一阻尼器電路諸如阻尼器電路100之方法包含有下列步驟：將該雙極性接面電晶體之基極與射極導通；以及基於該雙極性接面電晶體之基極與集極之間的至少一接面特性，利用該雙極性接面電晶體作為一快速二極體，以供設置於該阻尼器電路。其中利用該雙極性接面電晶體作為該快速二極體以供設置於該阻尼器電路之步驟包含：將該雙極性接面電晶體諸如雙極性接面電晶體130之射極與集極中之一者電氣連接至一電容器諸如電容器120之一端子(於本實施例中尤其是電容器120之該第二端子)；將該電容器諸如電容器120之另一端子(於本實施例中尤其是電容器120之該第一端子)電氣連接至該阻尼器電路諸如阻尼器電路100之第一端子A；以及將該雙極性接面電晶體諸如雙極性接面電晶體130之射極與集極中之另一者電氣連接至該阻尼器電路諸如阻尼器電路100之第二端子B。尤其是，該至少一接面特性包含導通快之特性、恢復 時間(Storage Time)慢之特性、變換緩和之特性、以及基極-集極接面電容Cbc 小之特性，其中上述利用該雙極性接面電晶體作為該快速二極體之步驟另包含：利用該導通快之特性將漏感能量快速地轉移至該阻尼器電路當中之該電容器中，再利用該恢復時間慢之特性使該電容器中之能量反推回源頭；以及利用該變換緩和之特性以及該基極-集極接面電容Cbc 小之特性縮小共振幅度。
第2圖至第5圖繪示第1圖所示之阻尼器電路100於不同的實施例中所涉及之實施細節，其中第2圖至第5圖之實施例分別對應於類型TYPE1 、TYPE2 、TYPE3 、TYPE4 。為了便於理解且便於說明，第2圖至第5圖所示之阻尼器電路可分別稱為阻尼器電路100A、100B、100C、100D。
如第2圖所示，阻尼器電路100A包含電容器C1以及雙極性接面電晶體Q1，其中雙極性接面電晶體Q1之基極與射極係被導通並電氣連接至該阻尼器電路100A之第二端子B，而該雙極性接面電晶體Q1之集極係電氣連接至該電容器C1之一端子(其對應於第1圖所示實施例中之電容器120之該第二端子)，且該電容器C1之另一端子(其對應於第1圖所示實施例中之電容器120之該第一端子)係電氣連接至該阻尼器電路100A之第一端子A。
如第3圖所示，阻尼器電路100B包含電容器C6以及雙極性接面電晶體Q7，其中雙極性接面電晶體Q7之基極與射極係被導通並 電氣連接至該電容器C6之一端子(其對應於第1圖所示實施例中之電容器120之該第二端子)，而該雙極性接面電晶體Q7之集極係電氣連接至該阻尼器電路100B之第二端子B，且該電容器C6之另一端子(其對應於第1圖所示實施例中之電容器120之該第一端子)係電氣連接至該阻尼器電路100B之第一端子A。
如第4圖所示，阻尼器電路100C包含電容器C2以及雙極性接面電晶體Q2，其中雙極性接面電晶體Q2之基極與射極係被導通並電氣連接至該阻尼器電路100C之第二端子B，而該雙極性接面電晶體Q2之集極係電氣連接至該電容器C2之一端子(其對應於第1圖所示實施例中之電容器120之該第二端子)，且該電容器C2之另一端子(其對應於第1圖所示實施例中之電容器120之該第一端子)係電氣連接至該阻尼器電路100C之第一端子A。
如第5圖所示，阻尼器電路100D包含電容器C7以及雙極性接面電晶體Q8，其中雙極性接面電晶體Q8之基極與射極係被導通並電氣連接至該電容器C7之一端子(其對應於第1圖所示實施例中之電容器120之該第二端子)，而該雙極性接面電晶體Q8之集極係電氣連接至該阻尼器電路100D之第二端子B，且該電容器C7之另一端子(其對應於第1圖所示實施例中之電容器120之該第一端子)係電氣連接至該阻尼器電路100D之第一端子A。
依據某些實施例諸如上述各個實施例及其變化例，阻尼器電路 100可動態地調整端子A對端子B之電壓Vab。基於上述之至少一接面特性，阻尼器電路100可利用雙極性接面電晶體130作為一快速二極體。尤其是，阻尼器電路100可利用該導通快之特性將漏感能量快速地轉移至該阻尼器電路當中之一電容器中、然後利用該恢復時間慢之特性使該電容器中之能量反推回源頭，並且利用該變換緩和之特性以及該基極-集極接面電容Cbc 小之特性縮小共振幅度。
第6圖至第9圖為依據本發明一第二實施例之一種阻尼器電路的不同類型之示意圖，其中第6圖至第9圖所示之一系列的阻尼器電路係為電阻器(Resistor)-電容器(Capacitor)-雙極性接面電晶體(BJT)阻尼器電路，故可簡稱為RCB阻尼器。相較於該第一實施例，該第二實施例之阻尼器電路中設置有至少一電阻。尤其是，該第二實施例之阻尼器電路包含一第一電容器諸如電容器120、一電阻器以及一雙極性接面電晶體諸如雙極性接面電晶體130，其中該第一電容器具有一第一端子與一第二端子，該第一電容器之該第一端子係電氣連接至該阻尼器電路之一第一端子諸如第一端子A，而該電阻器具有一第一端子與一第二端子，其中該電阻器之第一端子係電氣連接至該第一電容器之第二端子，該雙極性接面電晶體之射極與集極中之一者係電氣連接至該電阻器之該第二端子，且該雙極性接面電晶體之射極與集極中之另一者係電氣連接至該阻尼器電路之一第二端子諸如第二端子B；實作上，雙極性接面電晶體130之基極與射極係被導通。
如第6圖所示，阻尼器電路200A包含電容器C8、電阻器R2以及雙極性接面電晶體Q9，其中雙極性接面電晶體Q9之基極與射極係被導通並電氣連接至該阻尼器電路200A之第二端子B，該雙極性接面電晶體Q9之集極係電氣連接至該電阻器R2之該第二端子，而該電阻器R2之第一端子係電氣連接至該電容器C8之第二端子，且該電容器C8之第一端子係電氣連接至該阻尼器電路200A之第一端子A。
如第7圖所示，阻尼器電路200B包含電容器C9、電阻器R3以及雙極性接面電晶體Q10，其中雙極性接面電晶體Q10之基極與射極係被導通並電氣連接至該電阻器R3之該第二端子，雙極性接面電晶體Q10之集極係電氣連接至阻尼器電路200B之第二端子B，而該電阻器R3之該第一端子係電氣連接至該電容器C9之第二端子，且該電容器C9之第一端子係電氣連接至該阻尼器電路200B之第一端子A。
如第8圖所示，阻尼器電路200C包含電容器C10、電阻器R4以及雙極性接面電晶體Q11，其中雙極性接面電晶體Q11之基極與射極係被導通並電氣連接至該阻尼器電路200C之第二端子B，該雙極性接面電晶體Q11之集極係電氣連接至該電阻器R4之該第二端子，而該電阻器R4之第一端子係電氣連接至該電容器C10之第二端子，且該電容器C10之第一端子係電氣連接至該阻尼器電路200C之第一端子A。
如第9圖所示，阻尼器電路200D包含電容器C11、電阻器R5以及雙極性接面電晶體Q12，其中雙極性接面電晶體Q12之基極與射極係被導通並電氣連接至該電阻器R5之該第二端子，雙極性接面電晶體Q12之集極係電氣連接至阻尼器電路200D之第二端子B，而該電阻器R5之該第一端子係電氣連接至該電容器C11之第二端子，且該電容器C11之第一端子係電氣連接至該阻尼器電路200D之第一端子A。
其中上述第一實施例及第二實施例之阻尼器電路100A~100D、200A~200D係可並聯於一主動元件或一負載，該主動元件係為一金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)、一二極體(Diode)、一雙極性接面電晶體(BJT)、一絕緣閘雙極性電晶體(Insulated Gate Bipolar Transistor,IGBT)、一靜電感應電晶體(Static Induction Transistor,SIT)、一閘流體或其組成之電路，而該負載係為一電感、一電阻、一電容或其組成之電路。
第10圖繪示第6圖所示之阻尼器電路200A於一實施例中所涉及之某些實驗的架構，其中第10圖右半部所示架構為本實施例之阻尼器電路300A，而第10圖左半部中之阻尼器電路400則為採用二極體(Diode)之習知架構(其可稱為傳統RCD阻尼器電路)且可供對照之用。為了便於理解，第10圖中繪示了阻尼器電路300A、400 並接於電感器L1，電感器L1在本實施例中係為一負載，其中該負載亦可為一電阻、一電容或其組成之電路。依據本實施例，該阻尼器電路300A相較於上述之RCB阻尼器諸如第6圖之阻尼器電路200A更包含電容器C12，其中該電容器C12係並聯於該電容器C1之第一端子與該電阻器R1之第二端子，而電容器C1之電容值大於電容器C12之電容值，使電容器C12可用來阻擋微小的電氣雜訊。尤其是，於本實施例中，雙極性接面電晶體Q1係可為製造商Fairchild Semiconductor生產之型號KSP44，而二極體D11係可為製造商Fairchild Semiconductor、ON Semiconductor或Diodes Incorporated生產之型號1N4007，且電阻器R1、R6之電阻值可分別為10歐姆(Ohm)與100千歐姆，並且電容器C12、C1之電容值可分別為2.2奈法拉(Nano-Farad)與10奈法拉，其中該型號為KSP44之雙極性接面電晶體Q1，其規格如下：集極-射極最大電壓(VCEO )為400V，射極-基極最大電壓(VEBO )為6V，集極電流(IC )為300mA。這只是為了說明的目的而已，並非對本發明之限制。
依據本實施例之某些變化例，諸如第11圖至第12圖所示之實施例，電容器C12可從第10圖右半部所示之阻尼器電路300A架構中移除，亦即該阻尼器電路300B可在電容器C12不存在的狀況下正常運作。例如：在第11圖所示之實施例中，電阻器R1之電阻值可為0歐姆至∞歐姆，較佳者為100歐姆至200歐姆，亦可小於100歐姆。又例如：在第12圖所示之實施例中，上述之電阻器R1之電阻值為零時，R1等同於自第11圖所示之架構中移除，亦即阻尼器 電路300C可在電阻器R1與電容器C12不存在的狀況下正常運作，其中本實施例之阻尼器電路300C係等同於第2圖所示之CB阻尼器架構。
基於第10圖所示之實施例，表1至表6列出該些實驗的測試結果，可供證實第10圖右半部所示之阻尼器電路300A(其測試結果為表2、表4、表6)相較於第10圖左半部中採用二極體之阻尼器電路400(其測試結果為表1、表3、表5)之優勢。於表1至表6中之每一者當中，參數Input_Voltage與Load_分別代表輸入電壓與負載，其中表1至表2係為輸入電壓Input_Voltage=90 Vac之測試結果(Vac的下標「ac」代表交流電)，表3至表4係為輸入電壓Input_Voltage=100 Vac之測試結果，而表5至表6係為輸入電壓Input_Voltage=115 Vac之測試結果。另外，參數Percent_of_Rated_Load代表指定負載之百分比(Percent of Rated Load)，其中不同的百分比諸如「1%」、「2%」、...「100%」。此外，後續的參數Output_Current、Output_Voltage、Efficiency_、與Average_Efficiency_分別代表輸出電流、輸出電壓、效率、與平均效率，其中該平均效率係為指定負載之百分比25%、50%、75%與100%之平均效率。
表1
基於表1至表6列出之測試結果，該些實驗可證實第10圖右半部所示之阻尼器電路300A(其測試結果為表2、表4、表6)之整體效能優於第10圖左半部中採用二極體之阻尼器電路400(其測試結果為表1、表3、表5)之整體效能。尤其是，阻尼器電路電性連接一輕負載的狀況下，其中本發明之輕負載係為指定負載之百分比(Percent of Rated Load)小(等)於20%，亦即負載占全負載的20%以下，例如：指定負載之百分比為1%~20%；由表1至表6可知，本實施例之阻尼器電路300A之效率遠超過第10圖左半部中採用二極體的阻尼器電路400之效率，例如：參閱表1與表2，同樣在指定負載之百分比為1%時，表2(阻尼器電路300A)相較於表1(阻尼器電路400)可增加10.75%(57.84%→68.59%)之效率，又例如：參閱表1與表2，同樣在指定負載之百分比為20%時，表2(阻尼器電路300A)相較於表1(阻尼器電路400)亦可增加1.23%(88.22%→89.45%)之效率。
藉此，本實施例之阻尼器電路300A相較於傳統之RCD阻尼器電路(阻尼器電路400)可在輕負載時達到提高效率之功效，因此本發明之阻尼器電路特別適用於空載或輕負載的情況，而可設置在小功 率之轉接器(Adapter)或小功率之電源供應器(Power Supply)上，其中本實施例之阻尼器電路300A除在輕負載時效率有明顯的增加外，由表1至表6之Average_Efficiency_可得知在重負載時(25%~100%)之平均效率係小幅增加0.3%~0.6%。因此，使用本發明阻尼器電路之電源供應器相較於使用RCD阻尼器電路之電源供應器，具有較高的轉換效率，尤其在輕載的情況下更為明顯。
第13圖繪示上述實施例之阻尼器電路於一實施例中所涉及之交換式電源供應器，其中該交換式電源供應器包含一輸入整流與濾波電路、一交換元件、一隔離功率變壓器T1 、一輸出整流電路、以及一輸出濾波電路，且另包含複數個阻尼器電路100A~100D、200A~200D、300A~300C中之至少一部分。於第13圖中，左下角之符號AC代表交流(Alternating Current,AC)輸入，而右下角之符號DC代表直流(Direct Current,DC)輸出。
第14圖繪示第2圖所示之阻尼器電路100A於一實施例中針對第13圖所示之交換式電源供應器中之隔離功率變壓器T1 的一次側之設置方案，其中該設置方案對應於類型TYPE1 。於第14圖中，符號G代表接地端子，而符號Vin 與Vout 分別代表輸入電壓與輸出電壓。
依據本實施例，阻尼器電路100A可設置於交換式電源供應器之隔離功率變壓器T1 的一次側。尤其是，當阻尼器電路100A使用 於隔離功率變壓器T1 的一次側時，阻尼器電路100A可和隔離功率變壓器T1 的一次側並聯，且可和該交換式電源供應器中之至少一交換元件(諸如第13圖所示之交換元件)串聯。另外，該交換元件可為一開關。例如：於本實施例中，該開關為一金屬氧化物半導體場效電晶體(MOSFET)QA 。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之某些變化例，該開關可為一個二極體、一雙極性接面電晶體(BJT)、一絕緣閘雙極性電晶體(IGBT)、一靜電感應電晶體(SIT)、一閘流體或其組成之電路(其於該些變化例中可取代金屬氧化物半導體場效電晶體QA )。例如：基於該二極體之電壓-電流特性，該二極體可隨著其跨壓自動地開啟或關閉，故可視為自動開關，其中該二極體之兩端子的設置方向可依不同的設計而決定。
於本實施例中，阻尼器電路100A的第一端子A電氣連接至隔離功率變壓器T1 之一次側的一端子，而阻尼器電路100A的另一端B則電氣連接至隔離功率變壓器T1 之一次側的另一端子以及該交換元件諸如上述之開關(例如：金屬氧化物半導體場效電晶體QA )，藉此，在高頻切換時由該開關產生之漏感能量可被阻尼器電路100A所吸收以進行能量回收運作。尤其是，阻尼器電路100A可利用上述至少一接面特性進行上述之能量回收運作。例如：阻尼器電路100A可利用該導通快之特性將漏感能量快速的轉移至電容器120中，並利用該恢復時間慢之特性使電容器120中的能量反推回源頭。請注意，在進行上述能量回收運作時，阻尼器電路100A可利 用該變換緩和之特性以及該基極-集極接面電容Cbc 小之特性縮小共振幅度；如此，阻尼器電路100A可降低突波電壓(如第16圖所示)，而可有效保護元件。
第15圖繪示第3圖所示之阻尼器電路100B於另一實施例中針對第13圖所示之交換式電源供應器中之隔離功率變壓器T1 的二次側之設置方案，其中該設置方案對應於類型TYPE2 。相仿地，於第15圖中，符號G代表接地端子，而符號Vin 與Vout 分別代表輸入電壓與輸出電壓。
依據本實施例，阻尼器電路100B亦可設置於隔離功率變壓器T1 的二次側。尤其是，當阻尼器電路100B(對應於類型TYPE2 )使用於隔離功率變壓器T1 的二次側時，阻尼器電路100B可和第13圖所示之輸出整流電路之一開關並聯，藉此，在高頻切換時由該開關產生之能量可被阻尼器電路100B所吸收，以利用上述至少一接面特性進行能量回收運作。例如：在該開關係為金屬氧化物半導體場效電晶體QB 的狀況下，阻尼器電路100B可和金屬氧化物半導體場效電晶體QB 並聯，以保護金屬氧化物半導體場效電晶體QB 免受突波電壓的破壞。又例如：在該開關係為金屬氧化物半導體場效電晶體QC 的狀況下，阻尼器電路100B可和金屬氧化物半導體場效電晶體QC 並聯，以保護金屬氧化物半導體場效電晶體QC 免受突波電壓的破壞。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之某些變化例，該開關可為一個二極體(其於該些變化 例中可取代金屬氧化物半導體場效電晶體QB 或QC )。例如：基於該二極體之電壓-電流特性，該二極體可隨著其跨壓自動地開啟或關閉，故可視為自動開關，其中該二極體之兩端子的設置方向可依不同的設計而決定。
第16圖繪示本發明之阻尼器電路諸如上述之CB阻尼器電路與RCB阻尼器於某些實施例中對突波電壓的影響。基於上列實施例諸如第13圖至第15圖所示者，阻尼器電路100可降低突波電壓，例如將第16圖左半部所示之波形的突波電壓降低為第16圖右半部所示者。
本發明的好處之一是，本發明之阻尼器電路之構造簡單且易於實施，同時能避免相關技術的問題。另外，本發明之阻尼器電路可並聯於一主動元件或一負載以保護負載所連接的電路，例如設置於交換式電源供應器中以保護變壓器一次側連接的交換元件或二次側連接的輸出整流電路，尤其可吸收主動元件在高頻切換時所產生之突波或雜訊以做能量回收，由上述可知，本發明之阻尼器電路可有效保護元件，且使用本發明阻尼器電路之電源供應器相較於使用傳統阻尼器電路之電源供應器具有較高的轉換效率，尤其是在輕載時更為明顯。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、100A、100B、100C、100D、200A、200B、200C、200D、300A、300B、300C、400‧‧‧阻尼器電路
120、C1、C2、C6、C7、C8、C9、C10、C11、C12‧‧‧電容器
130、Q1、Q2、Q7、Q8、Q9、Q10、Q11、Q12‧‧‧雙極性接面電晶體
A、B‧‧‧阻尼器電路之端子
D11‧‧‧二極體
G‧‧‧接地端子
L1‧‧‧電感器
QA 、QB 、QC ‧‧‧金屬氧化物半導體場效電晶體
R1、R2、R3、R4、R5、R6‧‧‧電阻器
T1 ‧‧‧隔離功率變壓器
Vin ‧‧‧輸入電壓
Vout ‧‧‧輸出電壓
第1圖為依據本發明一第一實施例之一種阻尼器電路(Snubber Circuit)的示意圖，其中該阻尼器電路係為電容器-雙極性接面電晶體(Bipolar Junction Transistor,BJT)阻尼器電路，故可簡稱為CB阻尼器。
第2圖至第5圖繪示第1圖所示之阻尼器電路於不同的實施例中所涉及之實施細節，其中第2圖至第5圖之實施例分別對應於類型TYPE1 、TYPE2 、TYPE3 、TYPE4 。
第6圖至第9圖為依據本發明一第二實施例之一種阻尼器電路的不同類型之示意圖，其中第6圖至第9圖所示之一系列的阻尼器電路係為電阻器(Resistor)-電容器(Capacitor)-雙極性接面電晶體(BJT)阻尼器電路，故可簡稱為RCB阻尼器。
第10圖繪示第1圖所示之阻尼器電路於一實施例中所涉及之某些實驗的架構。
第11圖繪示第10圖右半部所示之阻尼器電路於一實施例中的實施細節。
第12圖繪示第10圖右半部所示之阻尼器電路於另一實施例中的實施細節。
第13圖繪示上述實施例之阻尼器電路於一實施例中所涉及之交換式電源供應器。
第14圖繪示第2圖所示之阻尼器電路於一實施例中針對第13圖所示之交換式電源供應器中之隔離功率變壓器的一次側之設置方案，其中該設置方案對應於類型TYPE1 。
第15圖繪示第3圖所示之阻尼器電路於另一實施例中針對第13圖所示之交換式電源供應器中之隔離功率變壓器的二次側之設置方案，其中該設置方案對應於類型TYPE2 。
第16圖繪示本發明之阻尼器電路諸如上述之CB阻尼器與RCB阻尼器於某些實施例中對突波電壓的影響。
100‧‧‧阻尼器電路
120‧‧‧電容器
130‧‧‧雙極性接面電晶體
A、B‧‧‧端子

Claims (10)

  1. 一種阻尼器電路(Snubber Circuit)，該阻尼器電路包含有：一電容器，該電容器具有一第一端子與一第二端子，其中該電容器之該第一端子係電氣連接至該阻尼器電路之一第一端子；以及一雙極性接面電晶體(Bipolar Junction Transistor,BJT)，其中該雙極性接面電晶體之射極(Emitter)與集極(Collector)中之一者係電氣連接至該電容器之該第二端子，且該雙極性接面電晶體之射極與集極中之另一者係電氣連接至該阻尼器電路之一第二端子；其中該阻尼器電路係使用於一變壓器的一次側或二次側；以及當該阻尼器電路使用於該變壓器的一次側時，該阻尼器電路係並聯於該變壓器的一次側且串聯於至少一開關。
  2. 如申請專利範圍第1項所述之阻尼器電路，其中基於該雙極性接面電晶體之基極(Base)與集極之間的至少一接面特性，該阻尼器電路利用該雙極性接面電晶體作為一快速二極體。
  3. 如申請專利範圍第2項所述之阻尼器電路，其中該至少一接面特性包含導通快之特性、恢復時間(Storage Time)慢之特性、變換緩和之特性以及基極-集極接面電容小之特性，而該阻尼器電路利用該導通快之特性將漏感能量快速地轉移至該電容器中，且利用該恢復時間慢之特性使該電容器中之能量反推回 源頭，以及該阻尼器電路利用該變換緩和之特性、該基極-集極接面電容小之特性縮小共振幅度。
  4. 一種阻尼器電路(Snubber Circuit)，該阻尼器電路包含有：一第一電容器，該第一電容器具有一第一端子與一第二端子，其中該第一電容器之該第一端子係電氣連接至該阻尼器電路之一第一端子；一電阻器，該電阻器具有一第一端子與一第二端子，其中該電阻器之該第一端子係電氣連接至該第一電容器之該第二端子；以及一雙極性接面電晶體(Bipolar Junction Transistor,BJT)，其中該雙極性接面電晶體之射極(Emitter)與集極(Collector)中之一者係電氣連接至該電阻器之該第二端子，且該雙極性接面電晶體之射極與集極中之另一者係電氣連接至該阻尼器電路之一第二端子；其中該阻尼器電路係使用於一變壓器的一次側或二次側；以及當該阻尼器電路使用於該變壓器的一次側時，該阻尼器電路係並聯於該變壓器的一次側且串聯於至少一開關。
  5. 如申請專利範圍第4項所述之阻尼器電路，其中該阻尼器電路更包含一第二電容器，該第二電容器係並聯於該第一電容器之該第一端子與該電阻器之該第二端子。
  6. 如申請專利範圍第1項、第4項或第5項所述之阻尼器電路，其中該雙極性接面電晶體之基極(Base)與射極係被導通。
  7. 如申請專利範圍第1項、第4項或第5項所述之阻尼器電路，其中該阻尼器電路係並聯於一主動元件或一負載，該主動元件係為一金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)、一二極體(Diode)、一雙極性接面電晶體(BJT)、一絕緣閘雙極性電晶體(Insulated Gate Bipolar Transistor,IGBT)、一靜電感應電晶體(Static Induction Transistor,SIT)、一閘流體或其組成之電路，而該負載係為一電感、一電阻、一電容或其組成之電路。
  8. 如申請專利範圍第7項所述之阻尼器電路，其中當該阻尼器電路使用於該變壓器的二次側時，該阻尼器電路係並聯於一輸出整流電路之一開關。
  9. 如申請專利範圍第1項、第4項或第5項所述之阻尼器電路，其中該阻尼器電路係電性連接一輕負載，而使該阻尼器電路相較於傳統阻尼器電路在輕負載時可提高效率，其中該輕負載係為負載占全負載的20%以下。
  10. 一種將一雙極性接面電晶體(Bipolar Junction Transistor,BJT) 用於一阻尼器電路(Snubber Circuit)之方法，該方法包含有下列步驟：將該雙極性接面電晶體之基極(Base)與射極(Emitter)導通；以及基於該雙極性接面電晶體之基極與集極(Collector)之間的至少一接面特性，利用該雙極性接面電晶體作為一快速二極體，以供設置於該阻尼器電路，其中利用該雙極性接面電晶體作為該快速二極體以供設置於該阻尼器電路之步驟包含：將該雙極性接面電晶體之射極與集極中之一者電氣連接至一電容器之一端子；將該電容器之另一端子電氣連接至該阻尼器電路之一第一端子；以及將該雙極性接面電晶體之射極與集極中之另一者電氣連接至該阻尼器電路之一第二端子；其中該阻尼器電路係使用於一變壓器的一次側或二次側，以及當該阻尼器電路使用於該變壓器的一次側時，該方法另包含：將該阻尼器電路並聯於該變壓器的一次側且串聯於至少一開關。
TW101132996A 2011-09-13 2012-09-10 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法 TWI487232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161533796P 2011-09-13 2011-09-13
US201261682319P 2012-08-13 2012-08-13

Publications (2)

Publication Number Publication Date
TW201312890A TW201312890A (zh) 2013-03-16
TWI487232B true TWI487232B (zh) 2015-06-01

Family

ID=48482681

Family Applications (4)

Application Number Title Priority Date Filing Date
TW101132996A TWI487232B (zh) 2011-09-13 2012-09-10 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
TW101146989A TW201322455A (zh) 2011-09-13 2012-09-12 電晶體結構
TW101133241A TWI487100B (zh) 2011-09-13 2012-09-12 電晶體之封裝方法
TW102215609U TWM473610U (zh) 2011-09-13 2012-09-12 電晶體結構

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW101146989A TW201322455A (zh) 2011-09-13 2012-09-12 電晶體結構
TW101133241A TWI487100B (zh) 2011-09-13 2012-09-12 電晶體之封裝方法
TW102215609U TWM473610U (zh) 2011-09-13 2012-09-12 電晶體結構

Country Status (1)

Country Link
TW (4) TWI487232B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230223398A1 (en) * 2022-01-11 2023-07-13 Amazing Microelectronic Corp. Bidirectional electrostatic discharge (esd) protection device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828559A (en) * 1997-02-03 1998-10-27 Chen; Keming Soft switching active snubber
TW200501524A (en) * 2003-04-09 2005-01-01 Elantec Semiconductor Inc Programmable damping for laser drivers
US20060038810A1 (en) * 2004-08-17 2006-02-23 Kazuyoshi Ebata Image signal processing apparatus and phase synchronization method
US7190564B2 (en) * 2004-09-30 2007-03-13 The Bergquist Torrington Company Snubber circuit
TWI308812B (zh) * 2005-06-20 2009-04-11 Yen Weay Hsu
TW200945720A (en) * 2008-04-21 2009-11-01 Spi Electronic Co Ltd Flyback converter having active damping circuit
CN1990064B (zh) * 2005-12-31 2010-08-25 白孝林 磁阻尼救生器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
WO2009118576A1 (en) * 2008-03-25 2009-10-01 Thomson Licensing A snubber capacitor generating an auxiliary power supply voltage
CN101924473A (zh) * 2010-09-29 2010-12-22 福建捷联电子有限公司 Flyback变压器的漏感阻尼电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828559A (en) * 1997-02-03 1998-10-27 Chen; Keming Soft switching active snubber
TW200501524A (en) * 2003-04-09 2005-01-01 Elantec Semiconductor Inc Programmable damping for laser drivers
US20060038810A1 (en) * 2004-08-17 2006-02-23 Kazuyoshi Ebata Image signal processing apparatus and phase synchronization method
US7190564B2 (en) * 2004-09-30 2007-03-13 The Bergquist Torrington Company Snubber circuit
TWI308812B (zh) * 2005-06-20 2009-04-11 Yen Weay Hsu
CN1990064B (zh) * 2005-12-31 2010-08-25 白孝林 磁阻尼救生器
TW200945720A (en) * 2008-04-21 2009-11-01 Spi Electronic Co Ltd Flyback converter having active damping circuit

Also Published As

Publication number Publication date
TWM473610U (zh) 2014-03-01
TW201312890A (zh) 2013-03-16
TW201324768A (zh) 2013-06-16
TW201322455A (zh) 2013-06-01
TWI487100B (zh) 2015-06-01

Similar Documents

Publication Publication Date Title
CN103001477B (zh) 将双极性结型晶体管用于缓冲电路的方法和缓冲电路
CN111869084B (zh) 功率转换器
CN104113262B (zh) 一种变频空调及其基于z源变换器的电机控制系统
CN104253549A (zh) 一种基于lcl滤波的大功率pwm整流器电路拓扑结构
CN101854122B (zh) 高压逆变低压斩波式焊接电源
TWI455464B (zh) 直流/直流升壓電路及其控制升壓方法
CN201750342U (zh) 高压逆变低压斩波式焊接电源
TWI487232B (zh) 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
CN204559415U (zh) 高频高压电源分包整流装置
TW201342782A (zh) 具控制開關的電源轉換裝置
CN102611088B (zh) 上电限流电路及其应用电路
CN108683345A (zh) 一种基于SiC二极管的三相改进型双Buck/Boost变流器
CN204089581U (zh) 高压主功率电源的滤波电路和空调器的电源输入电路
Karbalaei et al. Improved symmetric switched-inductor/capacitor quasi Z-source inverter with ability uplifted-boost
TWI461881B (zh) 具單一電感元件之無橋式功率因數校正器及其操作方法
Zhang et al. Research on a novel bridgeless boost PFC converter
CN207304381U (zh) 一种直流电机电源电路
CN112653349A (zh) 一种2000w车载逆变器的主电路
CN206195630U (zh) 一种ac‑dc电源适配器电路
CN212909350U (zh) 高压输出电源电路
CN204835962U (zh) 一种倍压整流电路
CN109546853A (zh) 防浪涌的有源pfc电路及变频驱动系统
CN109570698A (zh) 一种逆变多功能焊机输出电路及其控制方法
CN203775062U (zh) 一种不控apfc单级ac-dc拓扑结构
KR20180008990A (ko) 손실저감을 위한 소자 배치를 갖는 ｐｗｍ 단상 인버터 회로 및 그 동작방법