TW201322455A - 電晶體結構 - Google Patents

電晶體結構 Download PDF

Info

Publication number
TW201322455A
TW201322455A TW101146989A TW101146989A TW201322455A TW 201322455 A TW201322455 A TW 201322455A TW 101146989 A TW101146989 A TW 101146989A TW 101146989 A TW101146989 A TW 101146989A TW 201322455 A TW201322455 A TW 201322455A
Authority
TW
Taiwan
Prior art keywords
pad
transistor
die
lead
capacitor
Prior art date
Application number
TW101146989A
Other languages
English (en)
Inventor
Kuo-Fan Lin
Chi-Shang Lin
Original Assignee
Fsp Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fsp Technology Inc filed Critical Fsp Technology Inc
Publication of TW201322455A publication Critical patent/TW201322455A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

一種電晶體結構，係包含一晶片封裝體以及二導腳，其中該晶片封裝體係包含一電晶體晶粒及一包覆該電晶體晶粒之封裝膠體；而該導腳之其中一導腳係電性連接該電晶體晶粒之第一焊墊與第二焊墊，另一導腳係電性連接該電晶體晶粒之第三焊墊。而可將該電晶體結構使用於阻尼器電路以並接一主動元件或一負載，而可吸收主動元件在高頻切換時產生之突波或雜訊。藉此，該電晶體結構在封裝上可達到簡化製程、縮小體積以及增加耐壓距離之功效，且可讓使用阻尼器電路之電源供應器達到提高效率及降低突波電壓之功效。

Description

電晶體結構
本發明是有關於一種電晶體結構，尤其是有關於一種具有二導腳的電晶體結構。
近年來由於電子電路的技術不斷地發展，各種電力/電子元件之保護電路被廣泛地實施於諸多應用中。傳統的保護電路當中，例如一RCD阻尼器電路，請參閱第十九圖所示，係將電阻R6與電容C12並接後，串接二極體D11而形成一RCD阻尼器電路400。然而，該RCD阻尼器電路之能量損耗很高、效率差且突波電壓值高，故採用傳統的RCD阻尼器電路易造成半導體元件的損壞。因此，需要一種新穎的電子元件可取代二極體D11以提升阻尼器電路的電路保護之效能。
本發明之一目的在提供一種電晶體結構，係可使用於阻尼器電路，讓阻尼器電路可有效保護元件及提高效率。
本發明之一目的在提供一種電晶體結構，係可簡化製程、縮小體積以及增加耐壓距離。
為達上述目的，本發明之電晶體結構係包含一晶片封裝體以及二導腳，其中該晶片封裝體係包含一電晶體晶粒及一包覆該電晶體晶粒之封裝膠體；而該等導腳之一第一導腳係電性連接 該電晶體晶粒之第一焊墊與第二焊墊，該等導腳之一第二導腳係電性連接該電晶體晶粒之第三焊墊。
如上所述之電晶體結構，其中該電晶體結構之第一導腳或第二導腳係連接一電容器之一端，而形成一阻尼器(snubber)電路以並接一主動元件或一負載。
如上所述之電晶體結構，其中該晶片封裝體更包含一電容晶粒，其中該電容晶粒之第一焊墊係電性連接該電晶體晶粒之第一焊墊或第三焊墊，而該電容晶粒之第二焊墊係電性連接該第一導腳或第二導腳，且該封裝膠體係包覆該電容晶粒。
如上所述之電晶體結構，其中該晶片封裝體更包含一齊納二極體(Zener Diode)晶粒，其中該齊納二極體晶粒之第一焊墊係電性連接該電容晶粒之第一焊墊與該電晶體晶粒之第一焊墊或第三焊墊，而該齊納二極體晶粒之第二焊墊係電性連接該電容晶粒之第二焊墊或該電晶體晶粒之第一焊墊或第三焊墊，且該封裝膠體係包覆該齊納二極體晶粒。
如上所述之電晶體結構，其中該晶片封裝體更包含一電阻晶粒，其中該電阻晶粒之第一焊墊係電性連接該電晶體晶粒之第一焊墊或第三焊墊，而該電阻晶粒之第二焊墊係電性連接該電容晶粒之第一焊墊，且該封裝膠體係包覆該電阻晶粒。
如上所述之電晶體結構，其中該電容器之一端更連接一齊納 二極體之一端，該電容器之另一端係連接該齊納二極體之另一端，而形成一阻尼電路以並接一主動元件或一負載。
如上所述之電晶體結構，其中該電晶體結構之第一導腳或第二導腳係連接一電阻器之一端，該電阻器之另一端係連接一電容器之一端，而形成一阻尼電路以並接一主動元件或一負載。
如上所述之電晶體結構，其中該主動元件係為一金屬氧化物半導體場效電晶體(MOSFET)、一二極體(diode)、一雙極性接面電晶體(BJT)、一絕緣閘雙極性電晶體(IGBT)、一靜電感應電晶體(SIT)、一閘流體或其組成之電路，而該負載係為一電感、一電阻、一電容或其組成之電路。
如上所述之電晶體結構，其中該電晶體晶粒係為一雙極性接面電晶體晶粒。
如上所述之電晶體結構，其中該電晶體晶粒之第一焊墊係為一射極焊墊，該第二焊墊係為一基極焊墊，而該第三焊墊係為一集極焊墊。
如上所述之電晶體結構，其中該晶片封裝體更包含一晶片座，且該電晶體晶粒係透過一黏著層配置在該晶片座上。
藉此，使本發明之電晶體結構利用一導腳電性連接該電晶體晶粒之第一焊墊與第二焊墊，另一導腳係電性連接該電晶體晶粒之第三焊墊，可將該電晶體結構使用於阻尼器電路，或是將阻 尼器電路直接封裝在二導腳電晶體結構中以並接一主動元件或一負載，而可吸收主動元件在高頻切換時產生之突波或雜訊，使該電晶體結構在封裝上可達到簡化製程、縮小體積以及增加耐壓距離之功效，且可讓使用阻尼器電路之電源供應器達到提高效率及降低突波電壓之功效。
應瞭解的是，上述一般描述及以下具體實施方式僅為例示性及闡釋性的，其並不能限制本發明所欲主張之範圍。
本發明之其他特徵及具體實施例可於以下配合附圖之詳細說明中，進一步得到瞭解。
請參閱第一A圖所示，係為本發明第一實施例之電晶體結構示意圖，本發明之電晶體結構係包含一晶片封裝體1以及二導腳2、3，其中該晶片封裝體1係包含一電晶體晶粒11及一包覆電晶體晶粒11之封裝膠體12；而導腳2係電性連接該電晶體晶粒11之第一焊墊111與第二焊墊112，導腳3係電性連接該電晶體晶粒11之第三焊墊113。
而本實施例之電晶體結構之電晶體晶粒11係為一雙極性接面電晶體(Bipolar Junction Transistor,BJT)晶粒，該雙極性接面電晶體晶粒係可為一NPN型雙極性接面電晶體晶粒或一PNP型雙極性接面電晶體晶粒，請同時參閱第一圖、第二A 圖及第二B圖所示，該電晶體晶粒11之第一焊墊111係為一射極(Emitter)焊墊，該第二焊墊112係為一基極(Base)焊墊，而該第三焊墊113係為一集極(Collector)焊墊，其中射極焊墊與基極焊墊係電性連接該導腳2，而集極焊墊係電性連接該導腳3。
因此，本實施例之雙極性接面電晶體晶粒之基極與射極係導通，且基於該雙極性接面電晶體晶粒之基極與集極間的至少一接面特性，使該電晶體結構具有導通快、恢復時間(Storage Time)慢、變換緩和以及基極-集極接面電容Cbc小之特性，而可利用該電晶體結構作為一快速二極體，以用於一阻尼器(snubber)電路。
其中該阻尼器電路可為以下結構：(1)CB阻尼器電路，利用本實施例之電晶體結構之導腳2或導腳3連接一電容器之一端，而形成一阻尼器電路以並接一主動元件或一負載(未圖示)；(2)ZCB阻尼器電路，利用本實施例之電晶體結構Q之導腳2或導腳3連接一電容器C之一端以及一齊納二極體D之一端，且該電容器C之另一端連接該齊納二極體D之另一端，而形成一阻尼器電路(如第十二圖所示)以與一主動元件或一負載並接；(2)RCB阻尼器電路，利用本實施例之電晶體結構之導腳2或導腳3連接一電阻器之一端，且該電阻器之另一端連接一電 容器之一端，而形成一阻尼器電路以並接一主動元件或一負載(未圖示)。
其中該主動元件係為一金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)、一二極體(diode)、一雙極性接面電晶體(BJT)、一絕緣閘雙極性電晶體(IGBT)、一靜電感應電晶體(SIT)、一閘流體或其組成之電路，而該負載係為一電感、一電阻、一電容或其組成之電路，例如，阻尼器電路與一交換電源供應器之變壓器的一次側並接後與一金屬氧化物半導體場效電晶體串接，或是阻尼器電路與交換電源供應器之變壓器的二次側、一金屬氧化物半導體場效電晶體並接，或是阻尼器電路與一金屬氧化物半導體場效電晶體並接後與交換電源供應器之變壓器的二次側串接，而可吸收主動元件在高頻切換時所產生之突波(spike)或雜訊，藉此，可降低主動元件產生之突波電壓以及提高效率。
請參閱表1及表2所示，表1係為傳統RCD阻尼器電路的實驗測試結果，而表2係為本實施例之電晶體結構用於上述之RCB阻尼器電路的實驗測試結果，且該RCD阻尼器電路及該RCB阻尼器電路皆與一變壓器的一次側並接後與一金屬氧化物半導體場效電晶體串接，由表1及表2列出之測試結果，該實驗可證實本實施例之RCB阻尼器電路(其測試結果為表2) 之效率遠超過傳統RCD阻尼器電路(其測試結果為表1)之效率。尤其是，阻尼器電路電性連接一輕負載的狀況下，其中本發明之輕負載係為指定負載之百分比(Percent of Rated Load)小(等)於20%，亦即負載占全負載的20%以下，例如：指定負載之百分比為1%~20%；而同樣在指定負載之百分比為1%時，表二(RCB阻尼器電路)相較於表一(RCD阻尼器電路)可增加10.75%(57.84%→68.59%)之效率，又，同樣在指定負載之百分比為20%時，表二相較於表一亦可增加1.23%(88.22%→89.45%)之效率。
藉此，本實施例之RCB阻尼器電路相較於傳統之RCD阻尼器電路，而可在輕負載時達到提高效率之功效，其中本實施例之阻尼器電路300A除在輕負載時效率有明顯的增加外，由表1及表2之Average_Efficiency可得知在重負載時(25%~100%)之平均效率係小幅增加0.3%。因此，使用本發明電晶體結構做為阻尼器電路之電源供應器相較於使用RCD阻尼器電路之電源供應器，具有較高的轉換效率，尤其在輕載的情況下更為明顯。
請參閱第一B圖所示，係為本發明第二實施例之電晶體結構示意圖，本發明之電晶體結構係包含一晶片封裝體1以及二導腳2、3，其中該晶片封裝體1係包含一電晶體晶粒11、一電容晶粒13以及一包覆該電晶體晶粒11與該電容晶粒13之封裝膠體12，該電晶體晶粒11之第三焊墊113係電性連接該電容晶粒13之第一焊墊131，而導腳2係電性連接該電晶體晶粒11之第一焊墊111與第二焊墊112，另一導腳3係電性連接該電容晶粒13之第二焊墊132；其中，本實施例之電晶體結構係可將該電晶體晶粒11之第一焊墊111(或第二焊墊112)電性連接該電容晶粒13之第一焊墊131，而導腳2電性連接該電容晶粒13之第二焊墊132，另一導腳3電性連接該電晶體晶粒11之第三焊墊113(未圖示)，但不以此為限；請同時參閱第二C圖，本實施例之電晶體晶粒11係為一雙極性接面電晶體(Bipolar Junction Transistor,BJT)晶粒，該雙極性接面電晶體晶粒係可為一NPN型雙極性接面電晶體晶粒或一PNP型雙極性接面電晶體晶粒。
因此，本實施例之雙極性接面電晶體晶粒之基極與射極係導通，且基於該雙極性接面電晶體晶粒之基極與集極間的至少一接面特性，使該電晶體結構具有導通快、恢復時間慢、變換緩和以及基極-集極接面電容Cbc小之特性，而可利用該電晶體晶粒作為一快速二極體，並透過與電容晶粒的電性連接，使電晶體結構形成一CB阻尼器電路，因此，該電晶體結構在封裝及應用電路的使用上可達到簡化製程、縮小體積以及增加耐壓距離之功效；其中該CB阻尼器電路可並接一主動元件或一負載(未圖示)，該主動元件係為一金屬氧化物半導體場效電晶體(MOSFET)、一二極體(diode)、一雙極性接面電晶體(BJT)、一絕緣閘雙極性電晶體(IGBT)、一靜電感應電晶體(SIT)、一閘流體或其組成之電路，而該負載係為一電感、一電阻、一電容或其組成之電路，例如該CB阻尼器電路與一交換電源供應器之變壓器的一次側並接後與一金氧半場效電晶體串接，而可吸收主動元件在高頻切換時所產生之突波(spike)或雜訊，藉此，可降低主動元件產生之突波電壓以及提高效率。
其中，本實施例之電晶體結構之晶片封裝體1係可包含一電阻晶粒，並將該電阻晶粒串接於該電晶體晶粒11與該電容晶粒13之間，亦即該電阻晶粒之第一焊墊係電性連接該電晶體晶粒11之第一焊墊111或第三焊墊113，而該電阻晶粒之第二焊墊係 電性連接該電容晶粒13之第一焊墊131(未圖示)，且該封裝膠體12係包覆該電阻晶粒，使電晶體結構形成一RCB阻尼器電路，因此，該電晶體結構在封裝及應用電路的使用上可達到簡化製程、縮小體積以及增加耐壓距離之功效。
請參閱第一C圖所示，係為本發明第三實施例之電晶體結構示意圖，本發明之電晶體結構係包含一晶片封裝體1以及二導腳2、3，其中該晶片封裝體1係包含一電晶體晶粒11、一電容晶粒13、一齊納二極體晶粒14以及一包覆該電晶體晶粒11、該電容晶粒13與該齊納二極體晶粒14之封裝膠體12，該電晶體晶粒11之第三焊墊113係電性連接該電容晶粒13之第一焊墊131及該齊納二極體晶粒14之第一焊墊141；而導腳2係電性連接該電晶體晶粒11之第一焊墊111與第二焊墊112，另一導腳3係電性連接該電容晶粒13之第二焊墊132及該齊納二極體晶粒14之第二焊墊142；其中，本實施例之電晶體結構係可將該電晶體晶粒11之第一焊墊111與第二焊墊112電性連接該電容晶粒13之第一焊墊131與該齊納二極體晶粒14之第一焊墊141，而導腳2電性連接該電容晶粒13之第二焊墊132與該齊納二極體晶粒14之第二焊墊142，另一導腳3電性連接該電晶體晶粒11之第三焊墊113。
亦即上述之齊納二極體晶粒14係與該電容晶粒13並接 後，再與該電晶體晶粒11串接，但不以此為限，本實施例之齊納二極體晶粒14之第二焊墊142係可電性連接該電晶體晶粒11之第一焊墊111或第三焊墊113，亦即齊納二極體晶粒14係可與該電晶體晶粒11並接後，再與該電容晶粒13串接；請同時參閱第二D圖，本實施例之電晶體晶粒11係為一雙極性接面電晶體(Bipolar Junction Transistor,BJT)晶粒，該雙極性接面電晶體晶粒係可為一NPN型雙極性接面電晶體晶粒或一PNP型雙極性接面電晶體晶粒。
因此，本實施例之雙極性接面電晶體晶粒之基極與射極係導通，且基於該雙極性接面電晶體晶粒之基極與集極間的至少一接面特性，使該電晶體結構具有導通快、恢復時間慢、變換緩和以及基極-集極接面電容Cbc小之特性，而可利用該電晶體晶粒作為一快速二極體，並透過與電容晶粒、齊納二極體晶粒的電性連接，使電晶體結構形成一ZCB阻尼器電路(如第十二圖所示)，因此，該電晶體結構在封裝及應用電路的使用上可達到簡化製程、縮小體積以及增加耐壓距離之功效；其中該ZCB阻尼器電路可並接一主動元件或一負載(未圖示)，該主動元件係為一金屬氧化物半導體場效電晶體(MOSFET)、一二極體(diode)、一雙極性接面電晶體(BJT)、一絕緣閘雙極性電晶體(IGBT)、一靜電感應電晶體(SIT)、一閘流體或其組成之電路， 而該負載係為一電感、一電阻、一電容或其組成之電路，例如該ZCB阻尼器電路與一交換電源供應器之變壓器的一次側並接後與一金屬氧化物半導體場效電晶體串接，而可吸收主動元件在高頻切換時所產生之突波(spike)或雜訊，藉此，可降低突波電壓以及提高效率。
此外，請同時參閱第三圖至第七圖所示，係為第一實施例之電晶體結構利用打線接合(wire bonding)的方式電性連接導腳與焊墊之各實施例電晶體封裝之剖面示意圖，該電晶體結構係包含一晶片封裝體1以及二導腳2、3，其中該晶片封裝體1係包含一電晶體晶粒11、一封裝膠體12、黏著層16、晶片座17以及多條導線151、152、153，其係透過多條導線151、152、153連接該電晶體晶粒11之第一焊墊111、第二焊墊112、第三焊墊113與導腳2、3，以使電晶體晶粒11電性連接該等導腳2、3；其中該等導腳2、3係可分別設置至少一接點(未圖示)用以電性連接該等導線151、152、153，而該電晶體晶粒11係透過黏著層16配置在晶片座17上，該封裝膠體12包覆該電晶體晶粒11、黏著層16、晶片座17、該等導線151、152、153以及該等導腳2、3之一部分，而使該等導腳2、3之部分區域埋入(embedded)於封裝膠體12內，且各引腳2、3之一末端係暴露於封裝膠體12外，其中該導線151、152、153係可 為一金線或其他導電材料，而該黏著層16係可為一銀膠或其他導電膠體，該封裝膠體12的材料係可為環氧樹脂或其他高分子材料。
請參閱第三圖所示，本實施例之導線151兩端係電性連接導腳2與第二焊墊112，該導線152兩端係電性連接導腳2與第一焊墊111，藉此使第一焊墊111與第二焊墊112兩端點短路，而該導線153兩端係電性連接導腳3與第三焊墊113，此外，該導腳2、3係自封裝膠體12之兩側邊水平延伸設置，而使該導腳2、3平行於該晶片座17，其電晶體結構之封裝外觀型式係可如第十A圖至第十D圖所示之外觀型式，其中該封裝膠體12之形狀係可為圓柱形、半圓形或平板形，而該導腳153係可為長引線、短引線、無引線或其他接點型式。
請參閱第四圖所示，本實施例之導線151兩端係電性連接導腳2與第二焊墊112，該導線152兩端係電性連接導腳2與第一焊墊111，藉此使第一焊墊111與第二焊墊112兩端點短路，而該導線153兩端係電性連接導腳3與第三焊墊113，此外，該導腳2、3係自封裝膠體12之兩側邊向下延伸設置，而使該導腳2、3垂直於該晶片座17，其電晶體結構之封裝外觀型式係可如第十一A圖至第十一D圖所示之外觀型式，其中該封裝膠體12之形狀係可為圓柱形、半圓形或平板形，而該導腳 15係可為長引線、短引線、無引線或其他接點型式。
請參閱第五圖所示，本實施例之導線151兩端係電性連接第一焊墊111與第二焊墊112，藉此使第一焊墊111與第二焊墊112兩端點短路，該導線152兩端係電性連接導腳2與第一焊墊111，而該導線153兩端係電性連接導腳3與第三焊墊113，此外，該導腳2、3係自封裝膠體12之兩側邊水平延伸設置，而使該導腳2、3平行於該晶片座17。
請參閱第六圖所示，本實施例之導線151兩端係電性連接第一焊墊111與第二焊墊112，藉此使第一焊墊111與第二焊墊112兩端點短路，該導線152兩端係電性連接導腳2與導線151，而該導線153兩端係電性連接導腳3與第三焊墊113。
請參閱第七圖所示，本實施例係透過一第四焊墊114電性連接第一焊墊111與第二焊墊112，藉此使第一焊墊111與第二焊墊112兩端點短路，該導線152兩端係電性連接導腳2與第四焊墊114，而該導線153兩端係電性連接導腳3與第三焊墊113。
請同時參閱第八圖及第九圖所示，係為第一實施例之電晶體結構利用覆晶接合(flip chip bonding)的方式電性連接導腳與焊墊之各實施例電晶體封裝之剖面示意圖，該電晶體結構係包含一晶片封裝體1以及二導腳2、3，其中該晶片封裝體1係 包含一電晶體晶粒11、一封裝膠體12以及焊料18，其在第一焊墊111及第二焊墊112之表面上形成焊料18，接著將電晶體晶粒翻覆(flip)後，透過焊料18連接該電晶體晶粒11之第一焊墊111、第二焊墊112、第三焊墊113與導腳2、3，以使電晶體晶粒11電性連接該等導腳2、3；其中該等導腳2、3係可分別設置至少一接點(未圖示)用以電性連接該焊料18，而該封裝膠體12包覆該電晶體晶粒11、焊料18以及該等導腳2、3之一部分，而使該等導腳2、3之部分區域埋入(embedded)於封裝膠體12內，且各引腳2、3之一末端係暴露於封裝膠體12外，其中該焊料18的材料係可為錫或其他金屬材料。
請參閱第八圖所示，本實施例之焊料18係包含第一焊料181、第二焊料182以及第三焊料183，該第一焊料181係電性連接導腳2與第三焊墊113，而該第二焊料182、第三焊料183係電性連接導腳3與第一焊墊111、第二焊墊112，藉此使第一焊墊111與第二焊墊112兩端點短路。
請參閱第九圖所示，本實施例之焊料18係包含第一焊料181以及第四焊料184，該第一焊料181係電性連接導腳2與第三焊墊113，而該第四焊料184係電性連接導腳3與第一焊墊111、第二焊墊112，藉此使第一焊墊111與第二焊墊112兩端點短路。
請同時參閱第三圖及第十三圖所示，本發明電晶體封裝方法之第一實施例係包含下列步驟：首先，提供具有第一焊墊111、第二焊墊112及第三焊墊113之一電晶體晶粒11(S100)；接著，於該第一焊墊111及第二焊墊112之表面上分別形成一導線151、152電性連接一第一導腳2(S102)；然後，於該第三焊墊113之表面上形成一導線153電性連接一第二導腳3(S104)；最後，提供一封裝膠體12包覆該電晶體晶粒11、該等導線151~153以及該等導腳2、3之一部分(S106)。
請同時參閱第五圖及第十四圖所示，本發明電晶體封裝方法之第二實施例係包含下列步驟：首先，提供具有第一焊墊111、第二焊墊112及第三焊墊113之一電晶體晶粒11(S200)；接著，於該第一焊墊111之表面上形成一導線151電性連接第二焊墊112(S202)；然後，於該第一焊墊111或第二焊墊112之表面上形成一導線152電性連接一第一導腳2(S204)；接著，於該第三焊墊113之表面上形成一導線153電性連接一第二導腳3(S206)；最後，提供一封裝膠體12包覆該電晶體晶粒11、該等導線13~15及該等導腳2、3之一部分(S208)。
請同時參閱第六圖及第十五圖所示，本發明電晶體封裝方法之第三實施例係包含下列步驟：首先，提供具有第一焊墊111、第二焊墊112及第三焊墊113之一電晶體晶粒11(S300)； 接著，於該第一焊墊111之表面上形成一導線151電性連接第二焊墊112(S302)；然後，於一第一導腳2之表面上形成一導線152電性連接該導線13(S304)；接著，於該第三焊墊113之表面上形成一導線153電性連接一第二導腳3(S306)；最後，提供一封裝膠體12包覆該電晶體晶粒11、該等導線151~153及該等導腳2、3之一部分(S308)。
請同時參閱第七圖及第十六圖所示，本發明電晶體封裝方法之第四實施例係包含下列步驟：首先，提供具有第一焊墊111、第二焊墊112及第三焊墊113之一電晶體晶粒11(S400)；接著，於該第一焊墊111及第二焊墊112之表面上形成一第四焊墊114電性連接該第一焊墊111與第二焊墊112(S402)；然後，於該第四焊墊114之表面上形成一導線14電性連接一第一導腳2(S404)；接著，於該第三焊墊113之表面上形成一導線15電性連接一第二導腳3(S406)；最後，提供一封裝膠體12包覆該電晶體晶粒11、該第四焊墊114、該等導線14、15及該等導腳2、3之一部分(S408)。
請同時參閱第八圖及第十七圖所示，本發明電晶體封裝方法之第五實施例係包含下列步驟：首先，提供具有第一焊墊111、第二焊墊112及第三焊墊113之一電晶體晶粒11(S500)；接著，於該第一焊墊111及第二焊墊112之表面上分 別形成一第一焊料182及第二焊料183電性連接一第一導腳2(S502)；然後，於該第三焊墊113之表面上形成一第三焊料181電性連接一第二導腳3(S504)；最後，提供一封裝膠體12包覆該電晶體晶粒11、該等焊料18及該等導腳2、3之一部分(S506)。
請同時參閱第九圖及第十八圖所示，本發明電晶體封裝方法之第六實施例係包含下列步驟：首先，提供具有第一焊墊111、第二焊墊112及第三焊墊113之一電晶體晶粒11(S600)；接著，於該第一焊墊111及第二焊墊112之表面上形成一第四焊料184電性連接一第一導腳2(S602)；然後，於該第三焊墊113之表面上形成一第一焊料181電性連接一第二導腳3(S604)；最後，提供一封裝膠體12包覆該電晶體晶粒11、該等焊料181、184及該等導腳2、3之一部分(S606)。
其中，電晶體封裝方法之各實施例所述之電晶體晶粒係為一雙極性接面電晶體(BJT)晶粒。
綜上所述，依上文所揭示之內容，本發明確實可達到發明之預期目的，其利用一導腳電性連接該電晶體晶粒之第一焊墊與第二焊墊，另一導腳係電性連接該電晶體晶粒之第三焊墊，可將該電晶體結構使用於阻尼器電路，或是將阻尼器電路直接封裝在二導腳電晶體結構中以並接一主動元件或一負載，而可吸收主動 元件在高頻切換時產生之突波或雜訊，使該電晶體結構在封裝上可達到簡化製程、縮小體積以及增加耐壓距離之功效，且可讓使用該電晶體結構之阻尼器電路可有效保護元件，使用阻尼器電路之電源供應器相較於使用傳統阻尼器電路之電源供應器具有較高的轉換效率，確實具有實用價值無疑，而具備產業利用性、新穎性及進步性要件，爰依法提出發明專利申請。
以上所述者，僅為本發明之較佳實施例，舉凡依本發明申請專利範圍所作之均等設計變化，均應為本案之技術範圍所涵蓋。
1‧‧‧晶片封裝體
11‧‧‧電晶體晶粒
111、131、141‧‧‧第一焊墊
112、132、142‧‧‧第二焊墊
113‧‧‧第三焊墊
114‧‧‧第四焊墊
12‧‧‧封裝膠體
13‧‧‧電容晶粒
14‧‧‧齊納二極體晶粒
151~153‧‧‧導線
16‧‧‧黏著層
17‧‧‧晶片座
18‧‧‧焊料
181‧‧‧第一焊料
182‧‧‧第二焊料
183‧‧‧第三焊料
184‧‧‧第四焊料
2、3‧‧‧導腳
Q‧‧‧電晶體結構
C‧‧‧電容
D‧‧‧齊納二極體
下面的所附圖式是本發明的說明書的一部分，繪示了本發明的示例實施例，所附圖式與說明書的描述一起說明本發明的原理。
第一A圖係為本發明第一實施例之電晶體結構示意圖。
第一B圖係為本發明第二實施例之電晶體結構示意圖。
第一C圖係為本發明第三實施例之電晶體結構示意圖。
第二A圖係為本發明之電晶體晶粒為雙極性接面電晶體晶粒之示意圖。
第二B圖係為本發明之電晶體晶粒為雙極性接面電晶體晶粒之示意圖。
第二C圖係為本發明之雙極性接面電晶體晶粒與電容晶 粒連接之示意圖。
第二D圖係為本發明之雙極性接面電晶體晶粒與電容晶粒、齊納二極體連接之示意圖。
第三圖至第七圖係為本發明利用打線接合方式電性連接導腳與焊墊之各實施例電晶體封裝之剖面示意圖。
第八圖至第九圖係為本發明利用覆晶接合方式電性連接導腳與焊墊之各實施例電晶體封裝之剖面示意圖。
第十A圖至第十一D圖係為本發明之各實施例電晶體封裝之立體外觀圖。
第十二圖係為本發明之電晶體結構所適用之阻尼器電路。
第十三圖係為本發明電晶體封裝方法之第一實施例之流程圖。
第十四圖係為本發明電晶體封裝方法之第二實施例之流程圖。
第十五圖係為本發明電晶體封裝方法之第三實施例之流程圖。
第十六圖係為本發明電晶體封裝方法之第四實施例之流程圖。
第十七圖係為本發明電晶體封裝方法之第五實施例之流程圖。
第十八圖係為本發明電晶體封裝方法之第六實施例之流程圖。
第十九圖係為習知RCD阻尼器電路的示意圖。
1‧‧‧晶片封裝體
11‧‧‧電晶體晶粒
111‧‧‧第一焊墊
112‧‧‧第二焊墊
113‧‧‧第三焊墊
12‧‧‧封裝膠體
2、3‧‧‧導腳

Claims (11)

  1. 一種電晶體結構，係包含：一晶片封裝體，係包含一電晶體晶粒及一包覆該電晶體晶粒之封裝膠體；以及二導腳，其中一第一導腳係電性連接該電晶體晶粒之第一焊墊與第二焊墊，而一第二導腳係電性連接該電晶體晶粒之第三焊墊。
  2. 如申請專利範圍第1項所述之電晶體結構，其中該晶片封裝體更包含：一電容晶粒，其中該電容晶粒之第一焊墊係電性連接該電晶體晶粒之第一焊墊或第三焊墊，而該電容晶粒之第二焊墊係電性連接該第一導腳或第二導腳，且該封裝膠體係包覆該電容晶粒。
  3. 如申請專利範圍第2項所述之電晶體結構，其中該晶片封裝體更包含：一齊納二極體(Zener Diode)晶粒，其中該齊納二極體晶粒之第一焊墊係電性連接該電容晶粒之第一焊墊與該電晶體晶粒之第一焊墊或第三焊墊，而該齊納二極體晶粒之第二焊墊係電性連接該電容晶粒之第二焊墊或該電晶體晶粒之第一焊墊或第三焊墊，且該封裝膠體係包覆該齊納二極體晶粒。
  4. 如申請專利範圍第2項所述之電晶體結構，其中該晶片封裝體更包含：一電阻晶粒，其中該電阻晶粒之第一焊墊係電性連接該電晶體晶粒之第一焊墊或第三焊墊，而該電阻晶粒之第二焊墊係電性連接該電容晶粒之第一焊墊，且該封裝膠體係包覆該電阻晶粒。
  5. 如申請專利範圍第1項所述之電晶體結構，其中該電晶體結構之第一導腳或第二導腳係連接一電容器之一端，而形成一阻尼器(snubber)電路以並接一主動元件或一負載。
  6. 如申請專利範圍第5項所述之電晶體結構，其中該電容器之一端更連接一齊納二極體之一端，該電容器之另一端係連接該齊納二極體之另一端，而形成一阻尼器電路以並接一主動元件或一負載。
  7. 如申請專利範圍第1項所述之電晶體結構，其中該電晶體結構之第一導腳或第二導腳係連接一電阻器之一端，該電阻器之另一端係連接一電容器之一端，而形成一阻尼器電路以並接一主動元件或一負載。
  8. 如申請專利範圍第5項、第6項或第7項所述之電晶體結構，其中該主動元件係為一金屬氧化物半導體場效電晶體(MOSFET)、一二極體(diode)、一雙極性接面電晶體(BJT)、一 絕緣閘雙極性電晶體(IGBT)、一靜電感應電晶體(SIT)、一閘流體或其組成之電路，而該負載係為一電感、一電阻、一電容或其組成之電路。
  9. 如申請專利範圍第1項所述之電晶體結構，其中該電晶體晶粒係為一雙極性接面電晶體(BJT)晶粒。
  10. 如申請專利範圍第9項所述之電晶體結構，其中該電晶體晶粒之第一焊墊係為一射極(Emitter)焊墊，該第二焊墊係為一基極(Base)焊墊，而該第三焊墊係為一集極(Collector)焊墊。
  11. 如申請專利範圍第1項所述之電晶體結構，其中該晶片封裝體更包含一晶片座，且該電晶體晶粒係透過一黏著層配置在該晶片座上。
TW101146989A 2011-09-13 2012-09-12 電晶體結構 TW201322455A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161533796P 2011-09-13 2011-09-13
US201261682319P 2012-08-13 2012-08-13

Publications (1)

Publication Number Publication Date
TW201322455A true TW201322455A (zh) 2013-06-01

Family

ID=48482681

Family Applications (4)

Application Number Title Priority Date Filing Date
TW101132996A TWI487232B (zh) 2011-09-13 2012-09-10 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
TW102215609U TWM473610U (zh) 2011-09-13 2012-09-12 電晶體結構
TW101133241A TWI487100B (zh) 2011-09-13 2012-09-12 電晶體之封裝方法
TW101146989A TW201322455A (zh) 2011-09-13 2012-09-12 電晶體結構

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW101132996A TWI487232B (zh) 2011-09-13 2012-09-10 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
TW102215609U TWM473610U (zh) 2011-09-13 2012-09-12 電晶體結構
TW101133241A TWI487100B (zh) 2011-09-13 2012-09-12 電晶體之封裝方法

Country Status (1)

Country Link
TW (4) TWI487232B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792915B (zh) * 2022-01-11 2023-02-11 晶焱科技股份有限公司 雙向靜電放電保護裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
US5828559A (en) * 1997-02-03 1998-10-27 Chen; Keming Soft switching active snubber
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
US20040202215A1 (en) * 2003-04-09 2004-10-14 Elantec Semiconductor, Inc. Programmable damping for laser drivers
US7190564B2 (en) * 2004-09-30 2007-03-13 The Bergquist Torrington Company Snubber circuit
JP2006085145A (ja) * 2004-08-17 2006-03-30 Sony Corp 画像信号処理装置および位相同期方法
TW200534556A (en) * 2005-06-20 2005-10-16 yan-wei Xu Single-parameter dynamic-adaptive damper coupling power-saving method, circuit and device using the circuit
CN1990064B (zh) * 2005-12-31 2010-08-25 白孝林 磁阻尼救生器
KR101403544B1 (ko) * 2008-03-25 2014-06-03 톰슨 라이센싱 보조 전력 공급 전압을 발생시키는 완충용 커패시터
TW200945720A (en) * 2008-04-21 2009-11-01 Spi Electronic Co Ltd Flyback converter having active damping circuit
CN101924473A (zh) * 2010-09-29 2010-12-22 福建捷联电子有限公司 Flyback变压器的漏感阻尼电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792915B (zh) * 2022-01-11 2023-02-11 晶焱科技股份有限公司 雙向靜電放電保護裝置

Also Published As

Publication number Publication date
TW201312890A (zh) 2013-03-16
TWI487100B (zh) 2015-06-01
TWM473610U (zh) 2014-03-01
TWI487232B (zh) 2015-06-01
TW201324768A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
CN103000603B (zh) 晶体管结构及其封装方法
US20190097524A1 (en) Circuit having snubber circuit in power supply device
TWI411098B (zh) 功率半導體封裝結構及其製造方法
US20160277017A1 (en) Snubber circuit
CN103946978B (zh) 半导体装置以及电子设备
US8582317B2 (en) Method for manufacturing a semiconductor component and structure therefor
TWI484612B (zh) 具有堆疊電容器之金氧半場效電晶體對及其製造方法
CN104620372B (zh) 半导体装置
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
US9147631B2 (en) Semiconductor power device having a heat sink
TW201707171A (zh) 一種封裝結構及其製造方法
WO2014101338A1 (zh) 一种低寄生电感的igbt功率模块
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
TWI499013B (zh) 半導體封裝件及其製法
CN210837732U (zh) 氮化镓hemt的封装结构
TWI487100B (zh) 電晶體之封裝方法
CN103715161A (zh) 芯片装置，芯片封装和用于制作芯片装置的方法
TWI744562B (zh) 晶片封裝組件及其製造方法
US20120217655A1 (en) Electronic device for high power applications
TWI718250B (zh) 封裝結構
CN208904010U (zh) 半导体封装结构
CN101521193A (zh) 电子封装结构
CN211789008U (zh) 功率模块结构和功率模块封装体
CN202796930U (zh) 用于mosfet芯片的封装体
CN212967688U (zh) 半导体封装结构