JP2006085145A - 画像信号処理装置および位相同期方法 - Google Patents

画像信号処理装置および位相同期方法 Download PDF

Info

Publication number
JP2006085145A
JP2006085145A JP2005173450A JP2005173450A JP2006085145A JP 2006085145 A JP2006085145 A JP 2006085145A JP 2005173450 A JP2005173450 A JP 2005173450A JP 2005173450 A JP2005173450 A JP 2005173450A JP 2006085145 A JP2006085145 A JP 2006085145A
Authority
JP
Japan
Prior art keywords
signal
image signal
image
phase
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005173450A
Other languages
English (en)
Inventor
Kazuo Aoki
Kazuyoshi Ebata
Yasushi Noguchi
員好 江端
泰 野口
和夫 青木
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004237330 priority Critical
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP2005173450A priority patent/JP2006085145A/ja
Publication of JP2006085145A publication Critical patent/JP2006085145A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • H04N5/067Arrangements or circuits at the transmitter end
    • H04N5/073Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations

Abstract

【課題】 異なる画像を出力する画像信号出力装置から出力される複数種類の画像を合成するとき、スキップ、リピートなどの現象が起こさずに画像を合成する。
【解決手段】 位相比較回路141、LPF142、VCO145からなるPLL回路14において、第1画像信号出力装置11から出力される第1画像に含まれる第1垂直同期信号Vsync1と、第2画像信号出力装置12から出力される第2画像に含まれる第2垂直同期信号Vsync2との位相同期をとる。画像信号合成装置13において、フレームメモリ131に位相同期がとれた第1および第2画像を記憶してジッターの修正を行い、第1および第2画像を合成する。
【選択図】 図7

Description

本発明は画像信号処理装置に関する。
本発明は特に、複数の離間した画像信号出力装置から出力される複数の画像信号を合成する場合、複数の画像信号の同期信号の位相を所定の位相に一致させて複数の画像を正確に合成する画像信号処理装置に関する。
本発明はまた、2つの画像信号の位相同期方法に関する。

複数の画像信号出力装置から出力される複数の画像信号を、画像信号合成装置において合成して1つの画像として表示することが行われる。
図1に図解したように、第1画像信号出力装置として、たとえば、テレビジョン受像機やビデオ信号再生装置からの第1画像信号(ビデオ再生信号)VD51と、第2画像信号出力装置として、たとえば、コンピュータからの第2画像信号(コンピュータ画像信号)VD52とを合成して1つの画像として表示することが行われる。
このような2つの画像の合成のために、2つの画像信号の垂直同期信号の周波数および/または位相の相違を吸収するためフレーム同期装置を用いる手法、または、画像信号相互に強制的に同期をかける手法が取られている。
しかしながら、このような技術は下記に述べる問題に遭遇している。

まず、複数の画像信号出力装置から出力される複数の画像信号の表示用のクロック周波数がそれぞれ異なる場合の問題について述べる。
第1画像信号出力装置として、たとえば、ビデオ信号再生装置51において、入力信号によって動的にクロック周波数が変動し、第1画像信号(ビデオ再生信号)VD51のクロック周波数f51が変動する。他方、第2画像信号出力装置として、たとえば、コンピュータ52においてコンピュータ信号処理用の表示用クロックf52を用いて第2画像信号VD52を出力する。
本例示においては、これら2つの画像信号の表示用クロック周波数f51とf52とは異なり、クロックの位相φ51とφ52も合っていない。
画像信号合成装置53においてこのような2つの画像信号V51、V52による2枚の画面を合成するためにフレーム同期装置531を設けた場合、フレーム同期装置531において、たとえば、第1画像信号(ビデオ再生信号)VD51を基準にして第2画像信号(コンピュータ画像信号)VD52を、たとえば、フレーム単位または垂直同期信号単位で取り込んで両者の画面を合成すると、たとえば、図2(A)、(B)に図解したように、2つの画像信号が同位相で切り替わる時点において、すなわち、フレームの境界で、時間的に他方の画像信号の処理タイミングが合わずにずれて、他方の画像がスキップしたり(フレーム飛び)、同じ画像が繰り返すリピート(フレームだぶり)現象が発生することがある。

次いで、複数の画像信号出力装置から出力される複数の画像信号の表示用クロック周波数が同じであるが、クロックの位相が合っていない場合の問題について述べる。
図3に図解したように、第1画像信号出力装置51として、たとえば、テレビ受像機である、第2画像信号出力装置52は、たとえば、コンピュータであり、第1クロック周波数f51に同期した周波数のクロックf52を用いて第2画像信号(コンピュータ画像信号)VD52を出力する。
これら2つの画像信号間について、周波数f51とf52とは等しく、位相φ51とφ52については同期がとれていないとする。
この場合、画像信号合成装置53にフレーム同期装置531を設けても、上記2つの画像信号の垂直同期信号がどの位相関係で静止するかが不定となり、場合により、フレーム同期装置531における処理において、たとえば、図4(A)、(B)に図解したように、位相境界の近傍であり最も収束してほしくない場所に垂直同期信号が収束する可能性がある。その結果、フレームの境界で時間的に他方の画像信号の処理タイミングが合わずにずれて他方の画像がスキップしたり、リピートするという現象が発生することがある。
また、時間軸のジッター(位相ずれ)などにより、第1画像信号の垂直同期信号の位相がずれた場合、画像のスキップや、リピート現象が発生することがある。

さらに強制同期をかけた場合について述べる。
強制同期をかけた場合、そのときは位相のずれをなくすることができるが、その後、たとえば、図1または図3のテレビ受像機51のチャンネルを切り替えるとか入力信号を切り替えるなどによりテレビ受像機51の入力映像信号のフレームが動いた場合、その都度、強制的に同期をかける必要がある。そのような強制的な同期をかけると、図5(A)、(B)に図解したように、描画するタイミング自体を強制的にリセットするので、合成した画面が大きく飛んだり、ノイズが発生することがある。

以上述べたように、上述した画像信号処理装置においては、高品位の合成画像を得ることができなかった。このような問題を克服する方法として、たとえば、図6に回路構成を示した特許文献1(特開平5−188902号公報)が知られている。図6を参照して特許文献1に記載された技術の概要を述べる。
D型フリップ・フロップ回路107において、たとえば、テレビジョン受像機のような外部画像源101から出力される外部画像信号に含まれる外部垂直同期信号104がD型フリップ・フロップ回路107のデータ端子Dに入力され、たとえば、コンピュータのような表示制御回路102から出力される内部画像信号に含まれる内部垂直同期信号106がD型フリップ・フロップ回路107のクロック端子Cに入力されており、外部垂直同期信号104と内部垂直同期信号106との位相差に応じたパルス信号をD型フリップ・フロップ回路107のQ端子から出力する。ここで、D型フリップ・フロップ回路107は外部垂直同期信号104と内部垂直同期信号106との位相差を検出する。
セレクタ108は検出した2つの垂直同期信号の位相差に応じて、外部水平同期信号103と外部垂直同期信号104との間、および、内部水平同期信号105と内部垂直同期信号106との間で切り替える。

通常、初期状態においては、2つの垂直同期信号の位相差が大きく、最初にセレクタ108で切り替えられて出力される同期信号は、外部垂直同期信号104と内部垂直同期信号106である。これら2つの垂直同期信号が位相同期ループ回路(PLL:Phase-locked Loop)109に入力される。
PLL109は入力された2つの垂直同期信号の位相差を検出し、電圧制御型発振器(VCO:Voltage-controlled Oscillator )110が、検出された位相差に応じた電圧に基づいた周波数で発振し、その周波数信号111を表示制御回路102に出力する。表示制御回路102はVCO110から出力された周波数信号111に基づいて画像処理を行い、内部画像信号を生成する。その結果、内部水平同期信号105と内部垂直同期信号106が出力される。

2つの垂直同期信号相互の位相差が小さくなると、セレクタ108で切り替えられる同期信号は、外部水平同期信号103と内部水平同期信号105となり、これら2つの水平同期信号がPLL109に入力され、PLL109は入力された2つの水平同期信号の位相差を検出し、VCO110がその位相差に応じた電圧に基づいた周波数で発振し、その周波数信号111を表示制御回路102に出力する。表示制御回路2はVCO110から出力された周波数信号111に基づいて画像処理を行い、内部画像信号を生成する。その結果、内部水平同期信号105と内部垂直同期信号106が出力される。

図6に図解した回路は、上述したように、まず、たとえば、テレビジョン受像機のような外部画像源101の垂直同期信号の位相に合わせて、たとえば、コンピュータのような表示制御回路105で使用する周波数信号111を生成し、次いで、外部画像源101の水平同期信号の位相に合わせて表示制御回路105で使用する周波数信号111を生成している。
このような位相差に応じて正確な位相同期がとれた周波数信号111を生成するため、PLLと、VCOとを用いている。
特開平5−188902号公報

図6に図解した回路において、外部画像源101の垂直同期信号と表示制御回路105の垂直同期信号との位相差が大きいと、あるいは、外部画像源101の入力周波数の変動が大きいと、両者の垂直同期信号の位相同期をとるのに時間がかかることがある。そのため、画像信号合成装置(図示なし)で正確に合成した画像が得られるまでに時間がかかることがある。

図6に図解した回路は、1つの回路で、2つの垂直同期信号の位相差がなくなるように制御した後、2つの水平同期信号の位相差がなくなるように制御している。しかしながら、垂直同期信号の周波数と水平同期信号の周波数とは、数百〜千数百倍異なる。このような周波数の異なる信号について位相同期した信号を生成するために1個の通常のPLL回路を用いると、切り替え時の追従性に問題が起こる。たとえば、垂直同期信号から水平同期信号に切り替えたとき、画像を合成する装置はそのような切り替えに迅速に追従できず、切り替えた直後の数ライン分の合成画像が正確に得られない場合がある。
特に、2つの水平同期信号を位相比較する位相比較状態に切り替えた後に、いずれかの垂直同期信号の位相が1周期分以上変化してしまった場合には、再度、2つの垂直同期信号を位相比較する状態に切り替えない限り、垂直同期信号の位相が水平同期信号の周期単位でずれたままになってしまうという問題が起こる。実際のテレビジョン受像機の画像信号、あるいは、ビデオ信号再生装置の再生信号などではこのような垂直同期信号の位相変化はしばしば起こり得る。

第1画像信号出力装置11と第2画像信号出力装置12との間の距離が、たとえば、数メートル〜数十メートル離れていると、これら装置間の信号経路にノイズが重畳したり、高周波の画像信号に信号遅延が起きたり、大地(グランド(GND))電位の相違に基づく基準電位の相違が起こる場合が多い。
図6に図解した技術は、このようなノイズの影響、信号遅延、基準電位の差に基づく問題の対策を講じていない。
以上の状況で図6の回路を実施すると、表示制御回路102が外部画像源101またはノイズの影響あるいは信号遅延の影響を受けて、画像合成動作が不安定になる。

図1および図3を参照して述べたフレーム同期装置は、垂直同期信号を参照して2つの画像信号のフレーム同期をとっているから、図6の回路において位相同期をとった水平同期信号を用いる場合、通常のフレーム同期装置を使用できない。よって、図6に図解した回路の技術は、同期位相の状態に応じて頻繁に切り替えを行う必要があり、かかる観点から実際には画像信号合成装置にフレーム同期装置を設けた回路には適用できない。

本発明の目的は、複数の画像信号出力装置から出力される複数の画像を合成するとき、それらの画像信号処理装置が離間している場合でも、正確に画像を合成でき、スキップ、リピートなどの現象に起因する画質を低下させる現象が起きない画像信号処理装置およびそのための位相同期方法を提供することにある。

本発明の第1の観点によれば、それぞれ画像信号を出力する複数の画像信号出力部と、前記複数の画像信号出力部から出力される複数の画像信号を合成する画像信号合成部と、前記複数の画像信号出力部のうち第1画像信号出力部から出力される第1画像信号の第1基準信号に、前記第1画像信号出力部を除く他の画像信号出力部から出力される他の画像信号の他の基準信号を位相同期させた信号を生成する位相同期信号生成部とを具備し、前記第1画像信号出力部は前記第1基準信号に基づく第1画像信号を前記画像信号合成部に出力し、前記他の画像信号出力部はそれぞれ位相同期された自己の発振信号に基づくクロック信号による画像信号を前記画像信号合成部に出力し、前記画像信号合成部は前記複数の画像信号出力部から出力された複数の画像信号を合成する、画像信号処理装置が提供される。

好ましくは、前記同期信号生成部は、第1画像信号の第1基準信号と他の基準信号との位相差を算出する位相比較回路と、該算出された位相差信号の低周波成分を通過させ、かつ、当該同期信号生成回路の同期特性および応答特性を決定するフィルタ回路と、該フィルタ回路から出力される位相差の低周波成分の電圧に対応する発振周波数の発振信号を生成する電圧制御型発振回路とを有し、該電圧制御型発振回路の発振信号を該当する他の画像信号処理部に入力し、入力した発振信号に応じて対応する画像信号を生成して前記画像信号合成部に出力し、かつ、該生成した画像信号の基準信号を前記位相比較回路の他の入力信号として帰還させる。
また好ましくは、前記位相比較回路と前記フィルタ回路は、定常位相誤差を少なくするため、直流利得の大きな回路構成をしている。

好ましくは、前記位相比較回路および前記フィルタ回路を前記第1画像信号出力部の近傍に配設し、前記電圧制御型発振回路を対応する前記画像信号出力部の近傍に配設する。
また好ましくは、前記フィルタ回路の後段に前記位相差の低周波成分の電圧を電流に変換し、該変換した電流を出力する電圧・電流変換回路を設け、または、前記フィルタ回路内の出力段に前記位相差の低周波成分の電圧を電流に変換し、該変換した電流を出力する電圧・電流変換回路を設け、前記電圧制御型発振回路の前段かつ前記電圧・電流変換回路の後段に、または、前記電圧制御型発振回路の入力段に、前記電圧・電流変換回路から出力される電流を電圧に変換する電流・電圧変換回路を設ける。

本発明の第2の観点によれば、第1画像信号出力部から出力される第1画像信号に対して合成される、他の画像信号出力部から出力される他の画像信号を前記第1画像信号に位相同期させる画像信号処理装置であって、前記第1画像信号に含まれる第1基準信号に対して前記他の画像信号に含まれる他の基準信号を位相同期させるための前記第1基準信号と前記他の基準信号との間の位相差信号を生成するとともに、該位相差信号のレベルに応じた周波数の表示用クロック信号を前記他の画像信号出力部に供給する位相同期信号生成回路とを具備し、前記他の画像信号出力部は前記位相同期信号生成回路からの前記表示用クロック信号に基づいて前記他の画像信号を出力することを特徴とする、画像信号処理装置が提供される。

本発明の第3の観点によれば、第1画像信号出力部から出力される第1基準信号を含む第1画像信号に対して合成されるとともに、他の画像信号出力部において表示用クロック信号に基づき生成される他の画像信号を位相同期させる方法であって、前記第1基準信号に対して前記他の画像信号に含まれる他の基準信号を位相同期させるための前記第1基準信号と前記他の基準信号との間の位相差信号を生成し、該位相差信号のレベルに応じた周波数の表示用クロック信号を生成することを特徴とする、位相同期方法が提供される。

本発明によれば、クロック周波数および/または位相が異なる2以上の画像を合成するとき、スキップ、リピート現象などに起因する画質を低下させことなく正確に画像を合成することができる。
また本発明によれば、複数の画像信号出力装置の間が離間していて、ノイズの影響、電位差の相違、信号遅延がある場合でも、それらによる影響を受けず、クロック周波数および/または位相が異なる2以上の画像を正確に画像を合成できる。

また本発明によれば、2つの基準信号の位相同期を正確かつ迅速に行うことができる。

本発明の画像信号処理装置の好適実施の形態を述べる。
下記の実施の形態の記述において、図解および説明を簡単にするため、2個の画像信号出力装置から出力される2つの画像信号を合成する場合について述べる。

第1実施の形態
図7〜図8を参照して本発明の画像信号処理装置の第1実施の形態を述べる。
図7に図解した本発明の第1実施の形態の画像信号処理装置10は、第1画像信号出力装置11と、第2画像信号出力装置12と、画像信号合成装置13と、同期信号生成回路(PLL:Phase-locked Loop )14と、表示装置15とを有する。

第1画像信号出力装置11は、たとえば、テレビジョン信号受信機であり、第1画像信号出力装置11から出力される第1画像信号VD1は、たとえば、テレビジョン映像信号である。
第2画像信号出力装置12は、たとえば、グラフィック画像生成用コンピュータを含み、第2画像信号出力装置12から出力される第2画像信号VD2は、たとえば、GUI(Graphic User's Interface) などの動画処理を行ったコンピュータグラフィック画像信号である。
画像信号合成装置13は、第1画像信号出力装置11から出力される第1画像信号VD1と、第2画像信号出力装置12から出力される第2画像信号VD2とを合成して、たとえば、合成した画像DVXを表示装置15に表示する。
同期信号生成回路14は、位相比較部140と、電圧制御型発振器(VCO)145とを有する。位相比較部140は、位相比較回路(PD)141と、ローパスフィルタ回路またはループフィルタ回路(LPF)142とを有する。
好ましくは、位相比較部140は、定常位相誤差を最小にすべく、直流利得の高い位相比較回路141と、フィルタ回路142とで構成する。具体的には、位相比較回路141におけるチャージポンプで位相差の情報を、(電流×位相差)の時間情報として後段のフィルタ回路142で全て積分する構成とする。その場合、フィルタ回路142として、1次のリード/ラグ型のローパスフィルタ回路とすることができる。好ましくは、フィルタ回路142を抵抗成分を含まない回路構成とする。具体的には、たとえば、フィルタ回路142を、演算増幅回路と、演算増幅回路の入力インピーダンスとしてキャパシタのみを用い、演算増幅回路の負帰還インピーダンスとしてキャパシタのみを用いた構成にする。このように、フィルタ回路142に抵抗器を用いないと、電流が漏れず、完全に積分を行うことができる。これを完全積分型フィルタ回路142という。
本明細書において、上述した直流利得の高い位相比較回路141と、位相差を完全に積分するフィルタ回路142とを用いた回路構成、および/または、抵抗成分を有しない完全積分型のフィルタ回路142を用いた位相比較部を、完全積分型位相比較部140という。以下、完全積分型位相比較部140を用いた場合について述べる。
さらに好ましくは、画像信号合成装置13に、詳細を後述するフレーム同期装置131を設ける。

同期信号生成回路14の配置について述べる。
上述した完全積分型位相比較部140とVCO145とを一体的に構成することもできるが、本実施の形態においては、完全積分型位相比較部140とVCO145とを分離して構成した例を示した。その理由を述べる。
第1の理由は、たとえば、60Hz程度の低周波で動作する位相比較回路141とLPF142から構成される完全積分型位相比較部140と、たとえば、54MHz程度の高周波で発振する信号を生成するVCO145とを一体的に製造することが困難という製造技術、および、低速動作の回路と高速動作の回路とを分離して製造することが製品化および用途の観点から好ましいので、分離して構成した。
特に、VCO145で生成する高周波信号f145 は第2画像信号出力装置12で使用するので、対ノイズ、信号遅延防止、電位差対策の観点で、VCO145を第2画像信号出力装置12の近傍に配設することが望ましい。
完全積分型位相比較部140は、位相同期の基準となる第1垂直同期信号Vsync1を生成する第1画像信号出力装置11と、第1画像信号出力装置11の近傍に位置する画像信号合成装置13との近傍に置くことが望ましい。

第2の理由を下記に述べる。
第1画像信号出力装置11と第2画像信号出力装置12とが離れているとき、ノイズの影響を少なくし、信号遅延による悪影響を少なくし、第1画像信号出力装置11と第2画像信号出力装置12との電位差に基づく電位差の問題を極力少なくすることが望ましい。その意味で、第2画像信号出力装置12に使用する、たとえば、54MHz程度の高周波信号f145 を生成するVCO145を第2画像信号出力装置12の近傍に配置することが望ましい。
他方、完全積分型位相比較部140は、第1画像信号出力装置11の近傍に配設してもよいし第2画像信号出力装置12の近傍に配設してもよいが、たとえば、第1画像信号出力装置11と画像信号合成装置13とが接近している場合、位相同期の基準となる第1垂直同期信号Vsync1を出力する第1画像信号出力装置11の近傍に完全積分型位相比較部140を配設すると好適である。

特に、複数の画像信号出力装置から出力される複数の画像信号を合成するとき、位相同期の基準となる同期信号、たとえば、垂直同期信号を1個の画像信号出力装置、たとえば、第1画像信号出力装置11から出力し、他の画像信号の垂直同期信号を基準となる垂直同期信号に位相同期させることから、完全積分型位相比較部140を第1画像信号出力装置11の近傍に配設する。

第1画像信号VD1は、たとえば、デジタル画像信号であって、第1周波数f1で第1位相φ1の表示用クロック、第1垂直同期信号Vsync1、第1水平同期信号Hsync1を含む。同様に、第2画像信号VD2は、たとえば、デジタル画像信号であって、第2周波数f2で第2位相φ2の表示用クロック、第2垂直同期信号Vsync2、第2水平同期信号Hsync2を含む。
上述したように、本実施の形態においては、同期信号生成回路14により、第2クロック周波数f2を第1クロック周波数f1に等しくする。つまり、第2垂直同期信号Vsync2を第1垂直同期信号Vsync1に周波数に一致させ、位相を同期させる。また好ましくは、第2水平同期信号Hsync2も第1水平同期信号Hsync1に周波数および位相ともに等しくする。

位相同期をとる基準同期信号として、本実施の形態においては、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2との位相同期について述べる。
同期信号生成回路14は、第1画像信号VD1の第1垂直同期信号Vsync1と第2画像信号VD2の第2垂直同期信号Vsync2との位相差Δφが0になるように動作する。
位相比較回路141に、第1画像信号出力装置11から第1画像信号VD1の第1垂直同期信号Vsync1と、第2画像信号出力装置12から第2画像信号VD2の第2垂直同期信号Vsync2とが入力されると、位相比較回路141は、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2とを、たとえば、乗算処理して、あるいは、減算処理して両者の位相差Δφを算出して、その位相差Δφを示す位相差電圧信号ΔθをLPF142に出力する。
LPF142は、位相差電圧信号Δθに含まれる位相比較回路141における乗算処理などにより発生する高周波成分などを除去するため上記位相差電圧信号Δθのうちの低周波成分を通過させた(高周波成分を除去した)位相差電圧ΔVを出力するとともに、PLLの同期特性、応答特性を決定するループフィルタ(またはローパスフィルタ)である。LPF142を通過した位相差電圧ΔVはVCO145に印加される。
VCO145は位相差電圧ΔVに応じた発振周波数で発振する発振回路であり、その発振周波数を持つ周波数信号f145 を発生して第2画像信号出力装置12に印加する。

第2画像信号出力装置12は、VCO145で生成された周波数信号f145 をカウントダウンして第2画像信号VD2を生成するための第2周波数f2のクロックを生成し、生成した第2クロック周波数f2を用いて第2垂直同期信号Vsync2および第2水平同期信号Hsync2の第2画像信号VD2を生成して画像信号合成装置13に出力するとともに、第2垂直同期信号Vsync2を位相比較回路141に帰還する。
なお、第1画像信号VD1の第1垂直同期信号Vsync1の周波数、および、第2画像信号VD2の第2垂直同期信号Vsync2の周波数はそれぞれ、たとえば、約60Hzであるのに対して、VCO145から出力される周波数信号f145 は、たとえば、54MHzであるため、たとえば、第2画像信号出力装置12において、周波数信号f145 を分周して第2垂直同期信号Vsync2を生成している。

位相比較回路141、LPF142、VCO145および第2画像信号出力装置12で構成される閉ループ回路の動作を反復することにより、第1画像信号出力装置11から出力される第1画像信号VD1の第1垂直同期信号Vsync1と位相同期がとれた第2垂直同期信号Vsync2が生成される。

以上のように、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2とは位相同期が取れているので、第1画像信号出力装置11から出力された第1画像信号VD1と、第2画像信号出力装置12から出力された第2画像信号VD2とを画像信号合成装置13において合成すると、フレーム同期がとれた状態で第1画像信号VD1と第2画像信号VD2とを合成することができる。

位相比較部140として直流利得が高い完全積分型位相比較部を用いると、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2との位相差を完全に0にすることができる。その結果、第1垂直同期信号Vsync1に完全に位相が同期した第2垂直同期信号Vsync2を生成することが可能となる。
さらにその結果、第1垂直同期信号Vsync1に基づく第1画像信号VD1と第2垂直同期信号Vsync2に基づく第2画像信号VD2とが完全に位相が一致し、画像信号合成装置13において両画像信号の合成が正確になる。

好ましくは、画像信号合成装置13にはフレーム同期装置131を有する。
フレーム同期装置131は、図示しないフレームメモリを有し、第1垂直同期信号Vsync1に基づいて第1画像信号VD1をフレームメモリに入力し、第2垂直同期信号Vsync2に基づいて第2画像信号VD2をフレームメモリに入力する。フレーム同期装置131はこのようにフレームメモリに取り込んだ第1画像信号VD1と第2画像信号VD2とを合成する。
すなわち、フレームメモリに第1垂直同期信号Vsync1を基準として入力した第1画像信号VD1と、第2垂直同期信号Vsync2を基準として入力した第2画像信号VD2とは、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2とを基準として同期がとれた状態でフレームメモリに記憶される。したがって、これらフレームメモリに記憶された第1画像信号VD1と第2画像信号VD2とはフレーム位相同期がとれた状態で合成することができる。
このように、同期信号生成回路14において、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2との位相同期をすることにより、フレーム同期装置131を用いてフレーム同期をとるという利点がより効果的となる。
特に、フレーム同期装置131を用いると、第1垂直同期信号Vsync1および/または第2垂直同期信号Vsync2にジッタ(位相ずれ)が出た場合などでも、フレームメモリでそのようなジッタを吸収できるので、本発明の効果が一層高まる。

画像信号合成装置13における画像合成に際して、2画像の画面の切り替わり点の位相をずらす。好ましくは、図8(A)、(B)に例示したように、180度ずらす(反転させる)と、画像信号合成装置13における画像合成が確実になる。
たとえば、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2との位相が180度ずれていると、第1画像信号VD1をフレーム同期装置131のフレームメモリに書き込んでいるときは第2画像信号VD2のフレームメモリへの書き込みは行われず、他方、第2画像信号VD2をフレーム同期装置131のフレームメモリに書き込んでいるときは第1画像信号VD1のフレームメモリへの書き込みは行われない。よって、1個のフレームメモリに対して、上記位相差に基づく時間差を利用して、第1画像信号VD1と第2画像信号VD2との書き込みが確実に行われる。

画面の切り替わり点をずらす方法としては、下記の2通りがある。
第1の方法は、同期信号生成回路14による位相同期のかけかたを調整する方法である。たとえば、図8(A)、(B)に図解したように、第1垂直同期信号Vsync1に対して180度位相がずれた状態で、第2垂直同期信号Vsync2を位相同期させる。もちろん、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2とは同じ周波数で、基本的には両者の位相は同期しているが、画像信号合成装置13におけるフレームメモリへの第1画像信号VD1と第2画像信号VD2との書き込みタイミングが重ならないように、第2垂直同期信号Vsync2の位相を第1垂直同期信号Vsync1よりずらす、好ましくは、180度ずらす。
第2の方法は、同期信号生成回路14においては、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2との位相を一致させておき、第2画像信号出力装置12から画像信号合成装置13に出力するときの第2垂直同期信号Vsync2の位相を、第2画像信号出力装置12において、第1垂直同期信号Vsync1に対して180度ずらしてもよい。

このように、本実施の形態によれば、画面の切り替わり目の位相をスキップおよび/またはリピート現象が発生しない所、好ましくは、最もリピートやスキップ現象が発生しにくい180度位相の離れた所に制御できる。
その結果、画面の切り替わり、たとえば、グラフィック画像生成用コンピュータなどの第1画像信号出力装置11の入力第1画像信号VD1の入力周波数の変動によって垂直同期信号にジッタなどが発生しても、時間軸ジッタを最も余裕のあるところで吸収できる。また第1画像信号VD1が切り替わった場合でも、速やかに位相余裕のある位置で位相同期をとることができる。
このように、本発明の第1実施の形態によれば、速やかに安定動作可能な位相に引き込むことが可能となり、スキップおよび/またはリピートなどの現象の問題が起きない。

位相比較回路141の位相比較周波数として第2垂直同期信号Vsync2の周波数は、たとえば、60Hzである。他方、第1垂直同期信号Vsync1は、たとえば、59.94Hzであり、位相同期処理により第2垂直同期信号Vsync2の周波数を59.94Hzにする。VCO145で発生する周波数信号f145 は、たとえば、54MHzである。
このように、完全積分型位相比較部140はほぼ100万倍の周波数を逓倍する位相同期ロック回路(PLL)を構成することになる。
このような周波数の差が大きなPLL回路において、フィルタ回路142として、抵抗成分を含まない完全積分型ローパスフィルタ回路またはループフィルタ回路を用いることは、位相同期の正確さを実現する上でも好ましい。

以上述べたように、本発明の第1実施の形態によれば、異なる2以上の画像信号出力装置から出力される2以上の画像を合成するとき、スキップ、リピートなどの現象に起因する画質を低下させことなく正確に画像を合成することができる。
すなわち、本発明の第1実施の形態によれば図1〜図5を参照して述べた問題が解決された。

また図6を参照して述べた回路と比較すると、本発明の実施の形態においては、基準信号として、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2とを用いるだけで、図6に図解したように、垂直同期信号について位相同期をとり、その後、水平同期信号について位相同期をとるような基準信号の切り替えを行わないので、信号処理が簡単であり、かつ、同期引き込み動作が迅速なため基準信号の切り替えに伴う同期追従遅れなどが発生しない。

上述した実施の形態は、複数の第1画像信号出力装置として、第1画像信号出力装置11と第2画像信号出力装置12との2個の画像信号出力装置から出力される第1画像信号VD1と第2画像信号VD2との合成について述べたが、本発明の実施に際しては、画像信号出力装置が2以上の複数の場合も適用できる。
その場合、位相同期をとる基準の垂直同期信号を用いる基準の画像信号出力装置を1台決めておき(または、基準の画像信号を1個決めておき)、他の画像信号出力装置の画像信号の垂直同期信号をその基準の垂直同期信号に位相同期させる。

また上述した例示において、基準信号として第1垂直同期信号Vsync1を用いたが、第1水平同期信号Hsync1を用いることもできる。その場合、位相同期をとる回路に、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2に代えて、第1水平同期信号Hsync1と第2水平同期信号Hsync2とを入力する。
第1垂直同期信号Vsync1を用いるより第1水平同期信号Hsync1を用いたほうが、より細かに位相同期がとれて画像合成が可能となる。ただし、第1垂直同期信号Vsync1より第1水平同期信号Hsync1のほうが周波数は高いので、同期信号生成装置14の回路構成を実現することは難しくなる。その意味で、正確な位相同期をするために、本実施の形態で述べた完全積分型位相比較回路140を採用することが好ましい。

第1水平同期信号Hsync1と第2水平同期信号Hsync2とが位相同期がとれていれば、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2も位相同期がとれていると推定できる。
したがって、画像信号合成装置13におけるフレーム同期装置131は、上記同様、第1垂直同期信号Vsync1または第2垂直同期信号Vsync2に基づいてフレーム同期をかけることができる。

第2実施の形態
本発明の第2実施の形態の画像信号処理装置10Aを図9を参照して述べる。
第1画像信号出力装置11Aと第2画像信号出力装置12Aとが相当離れている場合が多い。そのような条件下において、第1画像信号出力装置11Aには第1映像信号を出力するチューナ110A、位相比較回路141とLPF142とを有する完全積分型位相比較部140A、電圧・電流変換回路143、および、表示部15を第1画像信号出力装置11に内蔵し、第2画像信号出力装置12Aには、電流・電圧変換回路144、VCO145、および、アニメーション画像信号生成部145を内蔵する。
アニメーション画像信号生成部145は、チューナ110Aから出力されるTV画像信号に合成するアニメーション画像信号を生成する。
図9に示した位相比較回路141とLPF142とを有する完全積分型位相比較部140Aは、図7に示した位相比較回路141とLPF142とを有する完全積分型位相比較部140と実質的に同じである。
図9において、完全積分型位相比較部140AとVCO145との距離が長くなり、LPF142とVCO145との間の信号経路にノイズが重畳しやすい、および/または、これらの間に信号遅延が起きる。さらに、第1画像信号出力装置11Aと第2画像信号出力装置12Aとの間に大地電位の電位差が起き、直流的な電位差が発生して、第1クロック周波数f1と第2クロック周波数f2との電位(または、第1垂直同期信号Vsync1と第2垂直同期信号Vsync2との電位)が変動する場合がある。その結果、図9に示した構成において、正確に第1垂直同期信号Vsync1と第2垂直同期信号Vsync2との位相同期をすることができないか、位相同期状態が変動することが起こる可能性がある。
本発明の第2実施の形態の画像信号処理装置10Aはこのような問題を克服する。

図9に図解した第2実施の形態の画像信号処理装置10Aには、LPF142の出力段に電圧・電流変換回路143を付加し、VCO145の入力段に電流・電圧変換回路144を付加した。
電圧・電流変換回路143は電圧を電流に変換する回路である。電流・電圧変換回路144は電流を電圧に変換する回路である。
LPF142の後段の電圧・電流変換回路143は出力インピーダンスが非常に高いので、LPF142の後段にどのようなインピーダンス回路が接続されても影響を受けない。
他方、VCO145の前段の電流・電圧変換回路144は入力インピーダンスが非常に低いので、LPF142とVCO145との間の信号経路にノイズが重畳しても影響を受けない。
加えて、電圧・電流変換回路143から電流が出力されるので、第1画像信号出力装置11Aと第2画像信号出力装置12Aとの間に電位差が生じても、第1画像信号出力装置11Aからの電流の情報をそのまま第2画像信号出力装置12Aの大地電位に再現させるので、上記電位差の影響を殆ど受けない。
VCO145は動作周波数が高く、不要輻射が発生する懸念があるが、電圧・電流変換回路143と電流・電圧変換回路144との間がほぼ直流に近い電流であり、不要輻射の心配がなくなる。

なお、LPF142と電圧・電流変換回路143とを一体化した電流出力回路付きLPFとすることができる。また、電流・電圧変換回路144とVCO145とを一体化した電流・電圧変換回路付きVCOとすることができる。

図10および図11に図9を参照して述べた第2実施の形態の詳細回路図を示す。
図10において、IC回路でパッケージされた位相比較回路PDの端子13に第1垂直同期信号Vsync1と、端子3に第2垂直同期信号Vsync2とが入力され、端子13からIC回路でパッケージされたLPFの端子3に第1垂直同期信号Vsync1と第2垂直同期信号Vsync2との位相差Δφを示す位相差電圧信号Δθが出力される。
LPFにおいて位相差電圧信号Δθの低周波成分を通過させ、LPFの端子6から位相差電圧ΔVをトランジスタTRのベースに出力する。
トランジスタTRのエミッタと接地電位との間に接続された抵抗器R1に位相差電圧ΔVに対応した位相差電流ΔIが流れる。回路PC1は、一方のトランジスタがベースとエミッタとが接続されてダイオードとして機能し、他方のトランジスタにダイオードと同じ電流が流れるカレントミラー回路であり、トランジスタTR、抵抗器R1およびダイオードに流れる位相差電流ΔIと同じ電流が他方のトランジスタからダイオードが2つ直列に接続されたノードに流れる。このように、トランジスタTR、抵抗器R1、および、カレントミラー回路PC1は、電圧・電流変換回路143を構成している。

図11のトランジスタが2つ並列に設けられた回路PC3は、差動対回路であり、図示左側の一方のトランジスタのゲートに入力された位相差電流ΔIと同じ電流が図示右側の他方のトランジスタに流れる。右側のトランジスタに流れた電流が抵抗器R2に流れて、抵抗器R2の端子間に位相差電流ΔIに対応した電圧ΔVが発生する。したがって、この回路は、電流・電圧変換回路144として機能している。なお、回路PC2は、ダイオードを構成するように2つのトランジスタが設けられている。
抵抗器R2に発生した電圧ΔVが水晶発振器OSCを含むVCOに入力されて、抵抗器R2に発生した電圧ΔVに応じた発振周波数で発振して周波数信号f145 を生成する。
周波数信号f145 は第2画像信号出力装置12Aに入力される。
上述したように、電圧・電流変換回路143と電流・電圧変換回路144との間は位相差信号Δθに対応した電流ΔIが流れるので、VCO145側は電圧・電流変換回路143と電流・電圧変換回路144との間のノイズの影響を受け難い。また電位変動の影響も受けにくい。

本発明の第2実施の形態についても、画像信号出力装置が2以上の複数の場合も適用できる。
また、基準信号として第1垂直同期信号Vsync1に代えて第1水平同期信号Hsync1を用いることもできる。

以上述べたように、本発明の第2実施の形態によれば、第1実施の形態の効果に加えて、複数の画像信号出力装置の間が離間していて、その間でノイズの影響を受ける可能性があり、あるいは、複数の画像信号出力装置の間で電位差の相違があり信号遅延がある場合でも、異なる2以上の画像信号出力装置から出力される2以上の画像を正確に画像を合成できる。

第3実施の形態
本発明の第3実施の形態の画像信号処理装置10Bを図12を参照して述べる。
本発明の第3実施の形態の画像信号処理装置10Bは、テレビジョン放送が受信可能なチューナ110Bと、位相比較回路141とLPF142とからなる完全積分型位相比較部140Aと、VCO145と、GUI(Graphic User's Interface) 画像信号生成部120Bと、画像信号合成部13Bと、表示部15とが一体的に構成されている。
GUI画像信号生成部120Bは、たとえばマイクロプロセッサでチューナ110Aから出力されるTV画像に合成するGUIなどの動画処理を行ったコンピュータグラフィック画像信号を生成する。
画像信号処理装置10Bは、テレビジョン放送を受信して得られた画像にこのようなGUI画像を重畳して表示するテレビ受像機である。
あるいは、テレビジョン放送が受信可能なチューナと表示部を搭載したパーソナルコンピュータである。
画像信号処理装置10Bにおいては、テレビジョン放送が受信可能なチューナ110Bからのテレビジョン画像に含まれる第1垂直同期信号Vsync1と、GUI画像信号生成部120Bで生成したGUI画像に含まれる第2垂直同期信号Vsync2とを完全積分型位相比較部140において位相同期させ、画像信号合成部13において位相同期されたテレビジョン放送が受信可能なチューナ110Aからのテレビジョン画像とGUI画像信号生成部120Bで生成したGUI画像とを合成する。
画像信号合成部13で合成した画像が表示部15で表示される。
完全積分型位相比較部140AおよびVCO145の動作は、第2実施の形態で述べたものと同様である。

このように、第3実施の形態の画像信号処理装置10Bとしてのテレビ受像機においては、表示部の画面サイズの大型化に伴い、チューナとGUI画像生成部との距離が長くなる傾向にあるので、テレビジョン放送が受信可能なチューナ110Bに、完全積分型位相比較部140Aと、VCO145と、GUI画像信号生成部120Bと、画像信号合成部13とを組み込み、位相同期されたテレビジョン画像とGUI画像とを合成して表示部15に表示することができる。

第3実施の形態の変形態様
第3実施の形態の画像信号処理装置10Bとしてのパーソナルコンピュータにおいては、テレビジョン放送が受信可能なチューナ110Aと、GUI画像信号生成装置120Bとの距離が短く、よって、完全積分型位相比較部140とVCO145およびGUI画像信号生成装置120Bとの距離も短い。したがって、第2実施の形態で述べたように、テレビジョン放送が受信可能なチューナ110AとGUI画像信号生成装置120Bとの距離が長いために外部ノイズが完全積分型位相比較部140AとVCO145との間に重畳する可能性は低い。しかしながら、上述したように図12に図解した回路が全て一体構成されていると、たとえば、高周波動作を行うテレビジョン放送が受信可能なチューナ110Aおよび/またはGUI画像信号生成装置120Bから高周波ノイズ、および/または、クロストークなどの影響を受ける可能性もある。
その場合は、図12に破線で示した、電圧・電流変換回路143と電流・電圧変換回路144を設けることができる。その効果は、第2実施の形態で述べたものと同様である。

図1は従来の画像信号処理装置の構成図である。 図2(A)、(B)は図1に図解した画像信号処理装置の動作タイミング図である。 図3は他の従来の画像信号処理装置の構成図である。 図4(A)、(B)は図3に図解した画像信号処理装置の動作タイミング図である。 図5(A)、(B)はさらに他の従来の画像信号処理装置の動作タイミング図である。 図6は他の従来の画像信号処理装置の構成図である。 図7は本発明の画像信号処理装置の第1実施の形態の構成図である。 図8(A)、(B)は図7に図解した画像信号処理装置の信号のタイミング図である。 図9は本発明の画像信号処理装置の第2実施の形態の構成図である。 図10は図9に図解した本発明の画像信号処理装置の第2実施の形態の部分詳細回路構成図である。 図11は図9に図解した本発明の画像信号処理装置の第2実施の形態の部分詳細回路構成図である。 図12は本発明の画像信号処理装置の第3実施の形態の構成図である。

符号の説明

1…画像信号処理装置
11、11A…第1画像信号出力装置
110A、110B…チューナ
12:12A、12B…第2画像信号出力装置
120A…アニメーション画像信号生成部
120B…GUI画像信号生成部
13…画像信号合成装置、131…フレーム同期装置
14…同期信号生成回路
140、140A…完全積分型位相比較部
141…位相比較回路、142…LPF
143…電圧・電流変換回路
144…電流・電圧変換回路
145…VCO
VD1…第1画像信号、VD2…第2画像信号
sync1…第1垂直同期信号、Vsync2…第2垂直同期信号
f1…第1クロック周波数、f2…第2クロック周波数
f145…VCO発生周波数信号

Claims (20)

  1. それぞれ画像信号を出力する複数の画像信号出力部と、
    前記複数の画像信号出力部から出力される複数の画像信号を合成する画像信号合成部と、
    前記複数の画像信号出力部のうち第1画像信号出力部から出力される第1画像信号の第1基準信号に、前記第1画像信号出力部を除く他の画像信号出力部から出力される他の画像信号の他の基準信号を位相同期させた信号を生成する位相同期信号生成部と
    を具備し、
    前記第1画像信号出力部は前記第1基準信号に基づく第1画像信号を前記画像信号合成部に出力し、
    前記他の画像信号出力部はそれぞれ位相同期された自己の発振信号に基づくクロック信号による画像信号を前記画像信号合成部に出力し、
    前記画像信号合成部は前記複数の画像信号出力部から出力された複数の画像信号を合成する、
    画像信号処理装置。
  2. 前記同期信号生成部は、
    第1画像信号の第1基準信号と他の基準信号との位相差を算出する位相比較回路と、
    該算出された位相差信号の低周波成分を通過させ、かつ、当該同期信号生成回路の同期特性および応答特性を決定するフィルタ回路と、
    該フィルタ回路から出力される位相差の低周波成分の電圧に対応する発振周波数の発振信号を生成する電圧制御型発振回路と、
    を有し、
    該電圧制御型発振回路の発振信号を該当する他の画像信号処理部に入力し、入力した発振信号に応じて対応する画像信号を生成して前記画像信号合成部に出力し、かつ、該生成した画像信号の基準信号を前記位相比較回路の他の入力信号として帰還させる、
    請求項1に記載の画像信号処理装置。
  3. 前記位相比較回路と前記フィルタ回路は、定常位相誤差を少なくするため直流利得の大きな回路構成をしている、
    請求項2に記載の画像信号処理装置。
  4. 前記位相比較回路および前記フィルタ回路を前記第1画像信号出力部の近傍に配設し、
    前記電圧制御型発振回路を対応する前記画像信号出力部の近傍に配設する、
    請求項2または3に記載の画像信号処理装置。
  5. 前記フィルタ回路の後段に前記位相差の低周波成分の電圧を電流に変換し、該変換した電流を出力する電圧・電流変換回路を設け、または、前記フィルタ回路内の出力段に前記位相差の低周波成分の電圧を電流に変換し、該変換した電流を出力する電圧・電流変換回路を設け、
    前記電圧制御型発振回路の前段かつ前記電圧・電流変換回路の後段に、または、前記電圧制御型発振回路の入力段に、前記電圧・電流変換回路から出力される電流を電圧に変換する電流・電圧変換回路を設けた、
    請求項4に記載の画像信号処理装置。
  6. 前記第1基準信号および他の基準信号は前記第1の画像信号および他の画像信号の垂直同期信号である、
    請求項1〜5のいずれかに記載の画像信号処理装置。
  7. 前記画像信号合成部は、前記複数の画像信号について前記垂直同期信号に基づいてフレーム同期をとるフレーム同期部を有し、
    該フレーム同期をとった複数の画像信号を合成する、
    請求項6に記載の画像信号処理装置。
  8. 前記他の画像信号出力部は、前記第1垂直同期信号に対して所定の位相をずらした垂直同期信号による画像信号を前記画像信号合成部に出力する、
    請求項7に記載の画像信号処理装置。
  9. 前記同期信号生成回路は、前記第1垂直同期信号に対して所定の位相をずらした垂直同期信号が生成されるように動作し、
    前記他の画像信号出力部は、前記位相がずらされた垂直同期信号による画像信号を前記画像信号合成部に出力する、
    請求項7に記載の画像信号処理装置。
  10. 前記第1画像信号出力部は、前記第1画像信号としてテレビジョン映像を出力するテレビジョン信号受信部を含み、
    前記他の画像信号出力部は他の画像信号の1つとして前記テレビジョン映像とは非同期のグラフィック画像を出力するグラフィック画像生成部を含む、
    請求項1に記載の画像信号処理装置。
  11. 第1画像信号出力部から出力される第1画像信号に対して合成される、他の画像信号出力部から出力される他の画像信号を前記第1画像信号に位相同期させる
    画像信号処理装置であって、
    前記第1画像信号に含まれる第1基準信号に対して前記他の画像信号に含まれる他の基準信号を位相同期させるための前記第1基準信号と前記他の基準信号との間の位相差信号を生成するとともに、該位相差信号のレベルに応じた周波数の表示用クロック信号を前記他の画像信号出力部に供給する位相同期信号生成回路を具備し、
    前記他の画像信号出力部は前記位相同期信号生成回路からの前記表示用クロック信号に基づいて前記他の画像信号を出力する、
    ことを特徴とする、画像信号処理装置。
  12. 前記位相同期信号生成回路は、
    前記第1基準信号と前記他の基準信号との位相差を算出する位相比較回路と、
    前記位相比較回路において算出された位相差信号の低周波成分を通過させるフィルタ回路と、
    該フィルタ回路から出力される前記位相差の低周波成分の電圧に対応する発振周波数の発振信号を生成する電圧制御型発振回路と、
    を有することを特徴とする、
    請求項11に記載の画像信号処理装置。
  13. 前記位相比較回路と前記フィルタ回路は、定常位相誤差を少なくするため直流利得の大きな回路構成としたことを特徴とする、
    請求項12に記載の画像信号処理装置。
  14. 前記位相比較回路および前記フィルタ回路を前記第1画像信号出力部の近傍に配設し、
    前記電圧制御型発振回路を対応する前記画像信号出力部の近傍に配設することを特徴とする、
    請求項12または13に記載の画像信号処理装置。
  15. 前記位相差信号は電圧信号であり、
    前記フィルタ回路の後段に前記位相差を示す電圧を電流に変換して該変換した電流を出力する電圧・電流変換回路を設け、
    前記電圧制御型発振回路の入力段に、前記電圧・電流変換回路から出力される電流を電圧に変換する電流・電圧変換回路を設けたことを特徴とする、
    請求項14に記載の画像信号処理装置。
  16. 前記第1基準信号および他の基準信号はそれぞれ、前記第1の画像信号の垂直同期信号および他の画像信号の垂直同期信号であることを特徴とする、
    請求項11に記載の画像信号処理装置。
  17. 第1画像信号出力部から出力される第1基準信号を含む第1画像信号に対して合成されるとともに、他の画像信号出力部において表示用クロック信号に基づき生成される他の画像信号を位相同期させる方法であって、
    前記第1基準信号に対して前記他の画像信号に含まれる他の基準信号を位相同期させるための前記第1基準信号と前記他の基準信号との間の位相差信号を生成し、
    該位相差信号のレベルに応じた周波数の表示用クロック信号を生成することを特徴とする、
    位相同期方法。
  18. 前記位相差信号の低周波成分を通過させ、該低周波成分のレベルに応じた周波数の表示用クロック信号を生成することを特徴とする、
    請求項17に記載の位相同期方法。
  19. 前記位相差信号を電流に変換して伝送し、
    該伝送された位相差を示す電流を電圧に変換して、そのレベルに応じた周波数の表示用クロック信号を生成することを特徴とする、
    請求項17に記載の位相同期方法。
  20. 前記第1基準信号および他の基準信号はそれぞれ、前記第1の画像信号の垂直同期信号および他の画像信号の垂直同期信号であることを特徴とする、
    請求項17に記載の位相同期方法。
JP2005173450A 2004-08-17 2005-06-14 画像信号処理装置および位相同期方法 Pending JP2006085145A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004237330 2004-08-17
JP2005173450A JP2006085145A (ja) 2004-08-17 2005-06-14 画像信号処理装置および位相同期方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005173450A JP2006085145A (ja) 2004-08-17 2005-06-14 画像信号処理装置および位相同期方法
US11/187,811 US20060038810A1 (en) 2004-08-17 2005-07-25 Image signal processing apparatus and phase synchronization method
TW094125352A TW200609899A (en) 2004-08-17 2005-07-27 Image signal processing apparatus and phase synchronization method
KR1020050069070A KR20060048885A (ko) 2004-08-17 2005-07-28 화상신호 처리장치 및 위상 동기 방법
EP20050254831 EP1628469A2 (en) 2004-08-17 2005-08-02 Image signal processing apparatus and phase synchronization method

Publications (1)

Publication Number Publication Date
JP2006085145A true JP2006085145A (ja) 2006-03-30

Family

ID=35406315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005173450A Pending JP2006085145A (ja) 2004-08-17 2005-06-14 画像信号処理装置および位相同期方法

Country Status (5)

Country Link
US (1) US20060038810A1 (ja)
EP (1) EP1628469A2 (ja)
JP (1) JP2006085145A (ja)
KR (1) KR20060048885A (ja)
TW (1) TW200609899A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059170B2 (en) * 2006-08-28 2011-11-15 Creative Technology Ltd. Method and system for processing a video instant message
TWI488505B (zh) 2007-06-12 2015-06-11 Thomson Licensing 能夠在封包通訊網路上發送封包之發送裝置以及接收封包之接收裝置
TWI457900B (zh) * 2008-10-15 2014-10-21 Princeton Technology Corp 驅動電路回饋檢測方法
KR101351408B1 (ko) * 2008-12-18 2014-01-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 그 구동방법
KR101327888B1 (ko) 2011-06-21 2013-11-11 (주)멜파스 터치 패널 시스템의 믹서 회로 및 방법
JP2013034039A (ja) * 2011-07-29 2013-02-14 Sony Computer Entertainment Inc 撮像装置、情報処理装置、情報処理システムおよびフレームデータ出力同期化方法
US8941962B2 (en) * 2011-09-13 2015-01-27 Fsp Technology Inc. Snubber circuit and method of using bipolar junction transistor in snubber circuit
TWI487232B (zh) * 2011-09-13 2015-06-01 Fsp Technology Inc 阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
US9682321B2 (en) 2012-06-20 2017-06-20 Microsoft Technology Licensing, Llc Multiple frame distributed rendering of interactive content
KR102061869B1 (ko) * 2013-08-21 2020-02-11 삼성전자주식회사 전자 장치 및 영상 표시 방법
TWI585741B (zh) 2016-08-04 2017-06-01 友達光電股份有限公司 驅動裝置與驅動方法
TWI627517B (zh) * 2017-05-11 2018-06-21 National Taiwan Normal University Method and device for analyzing digital full image by ultra fast time

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084393B2 (ja) * 1989-06-01 1996-01-17 日立コンピュータ機器株式会社 回転型記憶装置
JPH05188902A (ja) 1992-01-08 1993-07-30 Hitachi Ltd 画面合成装置の同期化方式
KR960005203B1 (ko) * 1993-03-17 1996-04-22 현대전자산업주식회사 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
US6385267B1 (en) * 1998-12-22 2002-05-07 Microsoft Corporation System and method for locking disparate video formats
KR100312710B1 (ko) * 1999-07-15 2001-11-03 윤종용 디지탈 영상기기를 위한 클럭공급장치
US7242650B2 (en) * 2003-01-23 2007-07-10 Mediatek Incorporation Apparatus and method for recovering clock signal extracted from prerecorded information in optical storage devices

Also Published As

Publication number Publication date
US20060038810A1 (en) 2006-02-23
TW200609899A (en) 2006-03-16
EP1628469A2 (en) 2006-02-22
KR20060048885A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
US6275553B1 (en) Digital PLL circuit and clock generation method
KR100963859B1 (ko) 클록 발생 장치
US6859081B2 (en) Duty cycle correction circuit and delay locked loop having the same
JP5022445B2 (ja) スペクトラム拡散クロック発生装置
US5781048A (en) Synchronous circuit capable of properly removing in-phase noise
US6278332B1 (en) Charge pump for low-voltage, low-jitter phase locked loops
KR100372486B1 (ko) 수평발진회로
US6603340B2 (en) Delay circuit, voltage-controlled delay circuit, voltage-controlled oscillation circuit, delay adjustment circuit, DLL circuit, and PLL circuit
US8358160B2 (en) Clock signal generation circuit
US6166572A (en) Voltage-controlled delay line, direct phase controlled voltage-controlled oscillator, clock/data recovery circuit, and clock/data recovery apparatus
US7366271B2 (en) Clock and data recovery device coping with variable data rates
JP4850473B2 (ja) デジタル位相検出器
US7795937B2 (en) Semi-digital delay locked loop circuit and method
KR0185474B1 (ko) 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들
US6954511B2 (en) Phase-locked loop circuit and delay-locked loop circuit
JP2010074859A (ja) 周波数逓倍回路
JP4625863B2 (ja) 送信装置および送受信装置
US7498852B1 (en) Phase error correction circuit for a high speed frequency synthesizer
US6570456B2 (en) Clock generator for generating internal clock signal synchronized with reference clock signal
KR100629285B1 (ko) 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로
JP2009165109A (ja) 半導体素子、クロック同期化回路、及び、クロック同期化回路の駆動方法
JP4485526B2 (ja) コモンモード制御を備えた差動チャージポンプ
US8810292B2 (en) PLL circuit
JP3191212B2 (ja) 周波数倍加回路
JPWO2003061129A1 (ja) クロック生成回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422