TWI484612B - 具有堆疊電容器之金氧半場效電晶體對及其製造方法 - Google Patents

具有堆疊電容器之金氧半場效電晶體對及其製造方法 Download PDF

Info

Publication number
TWI484612B
TWI484612B TW101107587A TW101107587A TWI484612B TW I484612 B TWI484612 B TW I484612B TW 101107587 A TW101107587 A TW 101107587A TW 101107587 A TW101107587 A TW 101107587A TW I484612 B TWI484612 B TW I484612B
Authority
TW
Taiwan
Prior art keywords
lead frame
field effect
half field
effect transistor
oxide half
Prior art date
Application number
TW101107587A
Other languages
English (en)
Other versions
TW201244039A (en
Inventor
Han Hsiang Lee
Yi Cheng Lin
Da Jung Chen
Original Assignee
Cyntec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cyntec Co Ltd filed Critical Cyntec Co Ltd
Publication of TW201244039A publication Critical patent/TW201244039A/zh
Application granted granted Critical
Publication of TWI484612B publication Critical patent/TWI484612B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

具有堆疊電容器之金氧半場效電晶體對及其製造方法
本發明係有關於一種具有堆疊電容器之金氧半場效電晶體對(MOSFET PAIR)及其製造方法，且特別指有關於一種可調節輸入電壓與最佳化一低電磁干擾迴路之具有堆疊電容器之金氧半場效電晶體對及其製造方法。
隨著近年來電腦與網路通訊的快速發展，交換式電源供應器廣泛地被應用在資訊與通訊設備上，如個人電腦、伺服器與路由器等等，而金氧半場效電晶體對則是普遍地被用來當作交換式電源供應器之電壓調節器。
第1圖概要地顯示該金氧半場效電晶體對運作之電路圖，包括一第一金氧半場效電晶體10與一第二金氧半場效電晶體20，而該第一金氧半場效電晶體10之汲極電性連接於該第二金氧半場效電晶體20之源極。該第一金氧半場效電晶體10與該第二金氧半場效電晶體20將調節電壓源Vin 之輸入電壓，並輸出至一輸出電容器Cout 與一裝置30，例如一經過一耦合電感器Lout 的微處理器。
由於近來交換式電源供應器之發展已逐漸朝向高頻範圍，且更多寄生電感存在於如第1圖之電路中，因此電磁干擾(Electromagnetic Interference，EMI)已成為需要被克服之重要問題。傳統上，許多技術已被用來解決電磁干擾問題，例如一種利用無引線接合(wire-free bonding)之封裝技術即為一種可減少寄生電感的簡單方法。然而，此法的改善效果有限。
請繼續參閱第1圖，另一種傳統技術為連接一輸入電容器Cin 以減低電磁干擾。然而，若該輸入電容器Cin 被裝設於一印刷電路板上，則會產生額外之寄生電感。因此，這並非降低電磁干擾迴路之最佳方法。
解決電磁干擾問題之另一種傳統技術為結合該輸入電容器Cin 與該金氧半場效電晶體對以形成一模組。請參閱第2圖，其為顯示一傳統金氧半場效電晶體模組100之側面剖視概要結構圖。該模組100包含一對金氧半場效電晶體：一第一金氧半場效電晶體40與一第二金氧半場效電晶體50。兩者被並排地裝設於一下導線架60與一銅板70之間。此外，該第一金氧半場效電晶體40及該第二金氧半場效電晶體50各自與該下導線架60及該銅板70作電性連接。
一輸入電容器80被裝設於該銅板70之上，使得其經由該銅板70與該第一金氧半場效電晶體40及該第二金氧半場效電晶體50作電性連接。因此，相較於先前所提及之其他技術，該模組100可形成一低電磁干擾迴路而更有效地抑制電磁干擾。
然而，該模組100之結構包含下述缺點：1.該銅板70與該下導線架60之連接點將產生阻抗而降低該模組之效能。
2.由於當該模組100裝設於一印刷電路板上時，只能經由該下導線架60散熱。因此，該模組100之散熱能力是相當受限的。
因此，本發明提出一種具有一對金氧半場效電晶體與一堆疊於一上導線架之輸入電容器之模組以克服上述之問題與缺點。
根據上述問題，本發明提供一種具有一對金氧半場效電晶體與一堆疊於一上導線架之輸入電容器之結構以解決傳統電壓調節模組之高內阻抗與低散熱能力之問題。
本發明提供一種具有堆疊電容器之金氧半場效電晶體對之結構，其中輸入電容器直接裝設於上導線架，因此可避免由印刷電路板所引起之寄生電感。
本發明提供一種具有堆疊電容器之金氧半場效電晶體對之結構，其中輸入電容器直接裝設於上導線架，因此可最佳化一低電磁干擾迴路。
本發明提供一種具有堆疊電容器之金氧半場效電晶體對之結構，包含一下導線架與一上導線架，而由該金氧半場效電晶體對所產生之熱能可同時藉由該下導線架與該上導線架散逸，因此具有極佳之散熱能力。
本發明提供一種具有堆疊電容器之金氧半場效電晶體對之結構，其中該上導線架之上可堆疊一裝置，例如絕緣閘極雙載子電晶體(Insulated Gate Bipolar Transistor,IGBT)、二極管、電感器、扼流器(choke)或散熱器(heat sink)等，以形成更有效能之系統構裝(System in Package,SiP)模組。
本發明提供一種無引線接合(wire-free bonding)之具有堆疊電容器之金氧半場效電晶體對之結構，因此可避免由接合引線所引起之寄生電感。
本發明提供一種具有堆疊電容器之金氧半場效電晶體對之結構，其中該金氧半場效電晶體對可藉由焊料、銀膠(Ag epoxy)或金球與該下導線架及上導線架電性連結而使得該模組之結構與製造方法具有極佳之適應性。
本發明提供一種簡單、省時、適應性高、低成本與易使用之製造具有堆疊電容器之金氧半場效電晶體對之製造方法。
為了達到上述目的，本發明之一種實施例提供一具有堆疊電容器之金氧半場效電晶體對，包含：一具有一上表面之下導線架、一具有一平台與複數個外部導線之上導線架，其中該平台具有一內表面與一外表面；一第一金氧半場效電晶體裝設於該上導線架之內表面與該下導線架之上表面之間，其中該第一金氧半場效電晶體具有一第一源極電極、一第一汲極電極與一第一閘極電極，其中該第一源極電極與該第一閘極電極各自電性連接至該上導線架，且該第一汲極電極電性連接至該下導線架；一第二金氧半場效電晶體裝設於該上導線架之內表面與該下導線架之上表面之間，其中該第二金氧半場效電晶體裝設於該第一金氧半場效電晶體之旁邊，且該第二金氧半場效電晶體具有一第二源極電極、一第二汲極電極與一第二閘極電極，其中該第二源極電極與該第二閘極電極各自電性連接至該下導線架，且該第二汲極電極電性連接至該上導線架；一電容器裝設於該上導線架之外表面上，其中該電容器具有一第一電容器電極與第二電容器電極，並各自與該上導線架電性連接，其中該第一源極電極及該第二汲極電極各自經由該上導線架分別與該第二電容器電極及該第一電容器電極電性連接。
為了達到上述目的，本發明之另一種實施例提供一種製造一具有堆疊電容器之金氧半場效電晶體對之製造方法，包含：提供一具有一上表面之下導線架、提供一具有一平台與複數個外部導線之上導線架，其中該平台具有一內表面與一外表面；結合一第一金氧半場效電晶體於該下導線架之上表面；結合一第二金氧半場效電晶體於該上導線架之內表面；翻轉該上導線架使得該上導線架之內表面面朝向該下導線架之上表面；結合該第一金氧半場效電晶體至該上導線架；結合該第二金氧半場效電晶體至該下導線架；並結合一電容器至該上導線架之外表面上。
本發明之其他目的、技術內容、特徵與優點皆能輕易地由下述之內容與所附之圖式得知，其中下述之實施例僅用於說明與列舉本發明之特定實施方式，並不用以限定本發明。
以下詳細討論本發明較佳實施例之製造和使用，然而，根據本發明之概念，其可包含或運用於更廣泛之技術範圍，須注意的是，實施例僅用以揭示本發明製造和使用之特定方法，並不用以限定本發明。
首先，請參閱第3圖，其為本發明之一電路圖示意圖，係顯示一具有堆疊電容器之金氧半場效電晶體對200包含一第一金氧半場效電晶體210、一第二金氧半場效電晶體220與一電容器Cin 。該具有堆疊電容器之金氧半場效電晶體對200自一電壓源(未顯示於第3圖中)接收一輸入電壓Vin ，並輸出一輸出電壓Vout 至一裝置(未顯示於第3圖中)。
接著，請同時參閱第4圖，其為一側面剖視示意圖，顯示本發明第一實施例之結構，且第4圖之相對應電路圖為第3圖。該具有堆疊電容器之金氧半場效電晶體對200包含：一具有一上表面242之下導線架240、一具有一平台252與複數個外部導線254之上導線架250，其中該平台252具有一內表面2522與一外表面2524；一第一金氧半場效電晶體210裝設於該上導線架250之內表面2522與該下導線架240之上表面242，其中該第一金氧半場效電晶體210具有一第一源極電極212、一第一汲極電極214與一第一閘極電極216，其中該第一源極電極212與該第一閘極電極216各自與該上導線架250電性連接，且該第一汲極電極214與該下導線架240電性連接；一第二金氧半場效電晶體220裝設於該上導線架250之內表面2522與該下導線架240之上表面242，其中該第二金氧半場效電晶體220裝設於該第一金氧半場效電晶體210之旁邊，且該第二金氧半場效電晶體220具有一第二源極電極222、一第二汲極電極224與一第二閘極電極226，其中該第二源極電極222與該第二閘極電極226各自與該下導線架240電性連接，且該第二汲極電極224與該上導線架250電性連接；一電容器230裝設於該上導線架250之外表面2524上，其中該電容器230具有一第一電容器電極232與一第二電容器電極234各自與該上導線架250電性連接，其中該第一源極電極212及該第二汲極電極224各自經由該上導線架250分別與該第二電容器電極234及該第一電容器電極232電性連接。
請繼續參閱第4圖。該具有堆疊電容器之金氧半場效電晶體對200可進一步包含一模製化合物270以保護整個模組。該模製化合物270覆蓋該下導線架240、該上導線架250之該平台252、該第一金氧半場效電晶體210、該第二金氧半場效電晶體220與該電容器230，其中該上導線架250之該外部導線254暴露於該模製化合物270之外。在一實施例中，該模製化合物270可由環氧樹脂所構成。
接下來，在一實施例中，該下導線架240或該上導線架250可為一體成型之結構。在一實施例中，該下導線架240或該上導線架250可由銅所構成。
請繼續參閱第4圖。在此第一實施例中，該第一電容器電極232及該第二電容器電極234藉由焊料236與該上導線架250電性連接。在此實施例中，該第一金氧半場效電晶體210及該第二金氧半場效電晶體220皆藉由焊料260與該下導線架240及該上導線架250電性連結。然而，該第一金氧半場效電晶體210及該第二金氧半場效電晶體220更可藉由一些常用之方法例如焊料、銀膠或金球與該下導線架240及該上導線架250電性連結。對於不同類型之金氧半場效電晶體與導線架，較為簡單、容易與便宜之方法將為電性連結之最佳方法。
本發明之第二實施例說明如下。請參閱第5圖，其為一側面剖視示意圖，顯示本發明第二實施例之結構。請同時參閱第4圖，第二實施例與第一實施例之差異點在於：第二實施例之具有堆疊電容器之金氧半場效電晶體對300之第一金氧半場效電晶體310及第二金氧半場效電晶體320是藉由金球360與上導線架350及下導線架340電性連接。
此外，由於本發明之該具有堆疊電容器之金氧半場效電晶體對具有一上導線架，因此適合延伸應用至一更有功效之系統構裝模組。請參閱第6圖，其為顯示本發明之一種實施例之示意圖。一裝置500堆疊於本發明之具有堆疊電容器之金氧半場效電晶體對400之上，其中該具有堆疊電容器之金氧半場效電晶體對400具有一上導線架450。在一實施例中，該裝置500可以為一絕緣閘極雙載子電晶體、一二極管、一電感器、一扼流器或一散熱器。
總結上述之說明，本發明之一特徵為本發明之該具有堆疊電容器之金氧半場效電晶體對具有一上導線架，其具有下述優點：
1.　該上導線架可為一體成型之結構，因此具有較低之內阻抗；
2.　該輸入電容器直接裝設於該上導線架上，因此該模組不會產生由印刷電路板所引起之寄生電感，且具有一最佳化之低電磁干擾迴路280(請參閱第4圖)；
3.　由該金氧半場效電晶體對所產生之熱能可同時藉由該下導線架與該上導線架散逸，因此具有極佳之散熱能力；
4.　由於該模組可堆疊其他裝置例如一絕緣閘極雙載子電晶體、一二極管、一電感器、一扼流器或一散熱器於該上導線架之上，形成一更有功效之系統構裝模組，因此該模組具有極佳之延伸性。
此外，本發明之該具有堆疊電容器之金氧半場效電晶體對還有許多優點，例如：a.該模組為無引線接合，因此不會產生由引線所引起之寄生電感；b.該金氧半場效電晶體對可藉由焊料、銀膠或金球與該下導線架及該上導線架電性連結，因此該模組具有極佳之結構適應性。
接著，於第一實施例中之一種製造一具有堆疊電容器之金氧半場效電晶體對之製造方法將描述如下。請參閱第7a圖至第7d圖，其為根據第一實施例之製造一具有堆疊電容器之金氧半場效電晶體對之製造方法之示意圖。請同時參閱第4圖。本方法包含：提供一具有一上表面242之下導線架240(第7a圖)；提供一具有一平台252與複數個外部導線254之上導線架250，其中該平台252具有一內表面2522與一外表面2524(第7a圖)；結合一第一金氧半場效電晶體210於該下導線架240之上表面242上(第7a圖)；結合一第二金氧半場效電晶體220於該上導線架250之內表面2522上(第7a圖)；翻轉該上導線架250使得該上導線架250之內表面2522朝向該下導線架240之上表面242(第7b圖)；結合該第一金氧半場效電晶體210與該上導線架250(第7c圖)；結合該第二金氧半場效電晶體220與該下導線架240(第7c圖)；結合一電容器230於該上導線架250之外表面2524上(第7d圖)。完成之結構如第4圖所示。由於同時參閱第4圖即可非常容易了解，因此電極與電性連接之細節將不在第7a圖至第7d圖內及上述說明中作詳細描述。
接續上述之描述，在一實施例中，結合該第一金氧半場效電晶體210與該上導線架250之步驟以及結合該第二金氧半場效電晶體220與該下導線架240之步驟可分開進行或同時進行。
在一實施例中，本發明之製造一具有堆疊電容器之金氧半場效電晶體對之方法可進一步包含形成一模製化合物270(請參閱第4圖)以覆蓋該下導線架240、該上導線架250之該平台252、該第一金氧半場效電晶體210、該第二金氧半場效電晶體220與該電容器230，其中該上導線架250之該外部導線254暴露於該模製化合物之外。
由於此部分已於前述之第4圖說明過了，在此不多作描述。
此外，在一實施例中(請參閱第6圖)，本發明之製造一具有堆疊電容器之金氧半場效電晶體對之方法可進一步包含將一裝置500堆疊設置於一上導線架450之上。由於此部分已於前述之第6圖說明過了，且任何習知技藝者皆能很容易理解，故在此不多作描述。
由於製造本發明之其他實施例之其他方法與上述之方法相似，故在此不多作描述。
總結上述之說明，本發明提供一種製造本發明之一具有堆疊電容器之金氧半場效電晶體對之簡單方法，且為一種省時、適應性高、低成本與易使用之方法。
以上所詳述之本發明實施例目的僅用以說明與描述，並不用以限定本發明於所揭示之特定形式，且許多不同類型之改良與變動皆可由上述之教示明顯得知。以上所揭示之實施例目的為解釋本發明之精神與實際應用，使得任何習知技藝者皆能因此而最佳地使用本發明與其不同類型之實施例。因此，本發明之保護範圍，當視後附之申請專利範圍所界定者為準。
10．．．第一金氧半場效電晶體
20．．．第二金氧半場效電晶體
30．．．裝置
40．．．第一金氧半場效電晶體
50．．．第二金氧半場效電晶體
60．．．下導線架
70．．．銅板
80．．．輸入電容器
100．．．傳統金氧半場效電晶體模組
200．．．具有堆疊電容器之金氧半場效電晶體對
210．．．第一金氧半場效電晶體
212．．．第一源極電極
214．．．第一汲極電極
216．．．第一閘極電極
220．．．第二金氧半場效電晶體
222．．．第二源極電極
224．．．第二汲極電極
226．．．第二閘極電極
230．．．電容器
232．．．第一電容器電極
234．．．第二電容器電極
236．．．焊料
240．．．下導線架
242．．．上表面
250．．．上導線架
252．．．平台
254．．．外部導線
260．．．焊料
270．．．模製化合物
280．．．低電磁干擾迴路
300．．．具有堆疊電容器之金氧半場效電晶體對
310．．．第一金氧半場效電晶體
320．．．第二金氧半場效電晶體
340．．．下導線架
350．．．上導線架
360．．．金球
400．．．具有堆疊電容器之金氧半場效電晶體對
450．．．上導線架
500．．．裝置
2522．．．內表面
2524．．．外表面
下列所附之圖式目的僅用於幫助了解本發明之實施方式所述內容與其優點，其中圖式說明如下：
第1圖為顯示該金氧半場效電晶體對之運作示意電路圖。
第2圖為顯示傳統金氧半場效電晶體模組之結構之側面剖視示意圖
第3圖為本發明之示意電路圖。
第4圖為顯示本發明第一實施例的結構之側面剖視示意圖。
第5圖為顯示本發明第二實施例的結構之側面剖視示意圖
第6圖為顯示本發明之一種實施例之示意圖。
第7a圖~第7d圖為顯示本發明第一實施例之製造具有堆疊電容器之金氧半場效電晶體對之方法之示意圖。
200．．．具有堆疊電容器之金氧半場效電晶體對
210．．．第一金氧半場效電晶體
212．．．第一源極電極
214．．．第一汲極電極
216．．．第一閘極電極
220．．．第二金氧半場效電晶體
222．．．第二源極電極
224．．．第二汲極電極
226．．．第二閘極電極
230．．．電容器
232．．．第一電容器電極
234．．．第二電容器電極
236．．．焊料
240．．．下導線架
242．．．上表面
250．．．上導線架
252．．．平台
254．．．外部導線
260．．．焊料
270．．．模製化合物
280．．．低電磁干擾迴路

Claims (29)

  1. 一種具有堆疊電容器之金氧半場效電晶體對，包含：一下導線架，具有一上表面；一上導線架，具有一平台與複數個外部導線，其中該平台具有一內表面與一外表面；一第一金氧半場效電晶體，裝設於該上導線架之該內表面與該下導線架之該上表面之間，其中該第一金氧半場效電晶體具有一第一源極電極、一第一汲極電極與一第一閘極電極，其中該第一源極電極及該第一閘極電極各自與該上導線架電性連接，且該第一汲極電極與該下導線架電性連接；一第二金氧半場效電晶體，裝設於該上導線架之該內表面與該下導線架之該上表面之間，其中該第二金氧半場效電晶體裝設於該第一金氧半場效電晶體之旁邊，且該第二金氧半場效電晶體具有一第二源極電極、一第二汲極電極與一第二閘極電極，其中該第二源極電極及該第二閘極電極各自與該下導線架電性連接，且該第二汲極電極與該上導線架電性連接；及一電容器，裝設於該上導線架之外表面上，其中該電容器具有一第一電容器電極與一第二電容器電極各自與該上導線架電性連接，其中該第一源極電極經由該上導線架與該第二電容器電極電性連接，該第二汲極電極經由該上導線架與該第一電容器電極電性連接。
  2. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，其中該第一源極電極及該第一閘極電極藉由焊料、銀膠或金球與該上導線架電性連接。
  3. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，其中該第一汲極電極藉由焊料、銀膠或金球與該下導線架電性連接。
  4. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，其中該第二源極電極及該第二閘極電極藉由焊料、銀膠或金球與該下導線架電性連接。
  5. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，其中該第二汲極電極藉由焊料、銀膠或金球與該上導線架電性連接。
  6. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，其中該電容器係藉由焊接而裝設於該上導線架之外表面上。
  7. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，其中該上導線架係一體成型。
  8. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，其中該上導線架係由銅所構成。
  9. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，其中該下導線架係一體成型。
  10. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，其中該下導線架係由銅所構成。
  11. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，進一步包含一模製化合物以覆蓋該下導線架、該上導線架之該平台、該第一金氧半場效電晶體、該第二金氧半場效電晶體與該電容器，其中該上導線架之該外部導線暴露於該模製化合物之外。
  12. 如申請專利範圍第11項所述之具有堆疊電容器之金氧半場效電晶體對，其中該模製化合物係由環氧樹脂構成。
  13. 如申請專利範圍第1項所述之具有堆疊電容器之金氧半場效電晶體對，進一步包含一裝置係堆疊於該上導線架之上。
  14. 如申請專利範圍第13項所述之具有堆疊電容器之金氧半場效電晶體對，其中該裝置包含一絕緣閘極雙載子電晶體、一二極管及一散熱器。
  15. 一種具有堆疊電容器之金氧半場效電晶體對之製造方法，包含：提供一具有一上表面之下導線架；提供一具有一平台與複數個外部導線之上導線架，其中該平台具有一內表面與一外表面；結合一第一金氧半場效電晶體於該下導線架之該上表面上，其中該第一金氧半場效電晶體具有一第一源極電極、一第一汲極電極與一第一閘極電極，其中該第一汲極電極與該下導線架電性連接；結合一第二金氧半場效電晶體於該上導線架之該內表面上，其中該第二金氧半場效電晶體具有一第二源極電極、一第二汲極電極與一第二閘極電極，其中該第二汲極電極與該上導線架電性連接；翻轉該上導線架使得該上導線架之內表面朝向該下導線架之表面；結合該第一金氧半場效電晶體與該上導線架，其中該第一金氧半場效電晶體裝設於該上導線架之內表面與該下導線架之上表面之間，且該第一源極電極及該第一閘極電極各自與該上導線架電性連接；結合該第二金氧半場效電晶體與該下導線架，其中該第二金氧半場效電晶體裝設於該上導線架之內表面與該下導線架之上表面之間，且裝設於該第一金氧半場效電晶體之旁邊，其中該第二源極電極及該第二閘極電極各自與該下導線架電性連接；及結合一電容器於該上導線架之外表面上，其中該電容器具有一第一電容器電極與一第二電容器電極，其中該第一電容器電極與該第二電容器電極各自與該上導線架電性連接，其中該第一源極電極經由該上導線架與該第二電容器電極電性連接，該第二汲極電極經由該上導線架與該第一電容器電極電性連接。
  16. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中結合該第一金氧半場效電晶體與該上導線架之步驟及結合該第二金氧半場效電晶體與該下導線架之步驟可分開進行或同時進行。
  17. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該第一源極電極及該第一閘極電極藉由焊料、銀膠或金球與該上導線架電性連接。
  18. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該第一汲極電極藉由焊料、銀膠或金球與該下導線架電性連接。
  19. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該第二源極電極及該第二閘極電極藉由焊料、銀膠或金球與該下導線架電性連接。
  20. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該第二汲極電極藉由焊料、銀膠或金球與該上導線架電性連接。
  21. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該電容器係藉由焊接以結合於該上導線架之外表面上。
  22. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該上導線架係一體成型。
  23. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該上導線架係由銅所構成。
  24. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該下導線架係一體成型。
  25. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該下導線架係由銅所構成。
  26. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，進一步包含形成一模製化合物以覆蓋該下導線架、該上導線架之該平台、該第一金氧半場效電晶體、該第二金氧半場效電晶體與該電容器，其中該上導線架之該外部導線暴露於該模製化合物之外。
  27. 如申請專利範圍第26項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該模製化合物係由環氧樹脂所構成。
  28. 如申請專利範圍第15項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，進一步包含將一裝置堆疊設置於該上導線架之上。
  29. 如申請專利範圍第28項所述之具有堆疊電容器之金氧半場效電晶體對之製造方法，其中該裝置包含一絕緣閘極雙載子電晶體、一二極管及一散熱器。
TW101107587A 2011-04-22 2012-03-07 具有堆疊電容器之金氧半場效電晶體對及其製造方法 TWI484612B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/092,163 US8269330B1 (en) 2011-04-22 2011-04-22 MOSFET pair with stack capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201244039A TW201244039A (en) 2012-11-01
TWI484612B true TWI484612B (zh) 2015-05-11

Family

ID=46800699

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101107587A TWI484612B (zh) 2011-04-22 2012-03-07 具有堆疊電容器之金氧半場效電晶體對及其製造方法
TW104106559A TWI584436B (zh) 2011-04-22 2012-03-07 具有堆疊電容器之金氧半場效電晶體對及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104106559A TWI584436B (zh) 2011-04-22 2012-03-07 具有堆疊電容器之金氧半場效電晶體對及其製造方法

Country Status (3)

Country Link
US (1) US8269330B1 (zh)
CN (3) CN102751268B (zh)
TW (2) TWI484612B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779566B2 (en) * 2011-08-15 2014-07-15 National Semiconductor Corporation Flexible routing for high current module application
US10727168B2 (en) 2014-09-15 2020-07-28 Nxp B.V. Inter-connection of a lead frame with a passive component intermediate structure
US9496206B2 (en) 2015-04-10 2016-11-15 Texas Instruments Incorporated Flippable leadframe for packaged electronic system having vertically stacked chips and components
US9490222B1 (en) * 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
DE102016106284A1 (de) 2016-04-06 2017-10-12 Epcos Ag Modul
US9922912B1 (en) * 2016-09-07 2018-03-20 Infineon Technologies Americas Corp. Package for die-bridge capacitor
US10340210B2 (en) 2016-09-16 2019-07-02 Texas Instruments Incorporated System in package device including inductor
CN106876287A (zh) * 2017-02-21 2017-06-20 深圳市江波龙科技有限公司 一种sip封装方法及一种sip模组
CN107611119A (zh) * 2017-08-24 2018-01-19 杰群电子科技（东莞）有限公司 一种半导体封装器件及其加工方法及电子产品
CN107706164A (zh) * 2017-10-18 2018-02-16 天津力芯伟业科技有限公司 一种吸热式碳化硅芯片封装
DE102018103979B4 (de) 2018-02-22 2021-10-14 Infineon Technologies Ag Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
CN114664771A (zh) * 2022-02-14 2022-06-24 致瞻科技(上海)有限公司 新型半导体电容封装结构及其封装方法
CN117936531B (zh) * 2024-03-04 2024-05-28 深圳市沃芯半导体技术有限公司 磁集成电源模块封装系统的封装方法、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0268260A1 (en) * 1986-11-18 1988-05-25 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
WO1994005040A1 (en) * 1992-08-24 1994-03-03 Iversen Arthur H Power semiconductor packaging
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004165558A (ja) * 2002-11-15 2004-06-10 Sanyo Electric Co Ltd 半導体集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
JP2002217416A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
CN101019217A (zh) * 2004-06-03 2007-08-15 国际整流器公司 具有公共引线框架上的倒装芯片设备的半导体设备模块
WO2005122249A2 (en) * 2004-06-03 2005-12-22 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
US7812437B2 (en) * 2006-05-19 2010-10-12 Fairchild Semiconductor Corporation Flip chip MLP with folded heat sink
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US7776658B2 (en) * 2008-08-07 2010-08-17 Alpha And Omega Semiconductor, Inc. Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
CN101752358B (zh) * 2008-12-08 2012-07-04 万国半导体有限公司 带有整合旁路电容器的紧密半导体封装及其方法
CN101859755B (zh) * 2010-05-14 2012-01-04 上海凯虹科技电子有限公司 一种功率mosfet封装体及其封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0268260A1 (en) * 1986-11-18 1988-05-25 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
WO1994005040A1 (en) * 1992-08-24 1994-03-03 Iversen Arthur H Power semiconductor packaging
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004165558A (ja) * 2002-11-15 2004-06-10 Sanyo Electric Co Ltd 半導体集積回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Takayuki Hashimoto,"A System-in-Package(SiP) With Mounted Input Capacitors for Reduced Parasitic Inductances in a Voltage Regulator", IEEE TRANSACTIONS ON POWER ELECTRONICS, Vol. 25, No. 3, March 2010, Pages 731 to 740. *

Also Published As

Publication number Publication date
CN102751268A (zh) 2012-10-24
CN104637894A (zh) 2015-05-20
US8269330B1 (en) 2012-09-18
CN104752389B (zh) 2018-12-14
CN104752389A (zh) 2015-07-01
TW201523826A (zh) 2015-06-16
TWI584436B (zh) 2017-05-21
CN102751268B (zh) 2015-04-22
TW201244039A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
TWI484612B (zh) 具有堆疊電容器之金氧半場效電晶體對及其製造方法
US9735091B2 (en) Package structure and manufacturing method thereof
TWI467712B (zh) Semiconductor devices and power supply systems
TWI355068B (en) Electronic package structure
US8987777B2 (en) Stacked half-bridge power module
US8178954B2 (en) Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
TWI601269B (zh) 半導體裝置
US8582317B2 (en) Method for manufacturing a semiconductor component and structure therefor
TW200536241A (en) Semiconductor device
US20210320093A1 (en) Stacked Die Multichip Module Package
US20120098090A1 (en) High-efficiency power converters with integrated capacitors
TWI765334B (zh) 具有集成電感器的功率半導體封裝及其製造方法
JP2013141035A (ja) 半導体装置
JP5292388B2 (ja) 半導体装置
TWM456043U (zh) 電力開關裝置
US20220139797A1 (en) Semiconductor module, power semiconductor module, and power electronic equipment using the semiconductor module or the power semiconductor module
JP6921794B2 (ja) 半導体装置
JP2020098811A (ja) 半導体装置および電力変換装置
US20230335509A1 (en) Power module package with magnetic mold compound
TW201824465A (zh) 封裝結構
TWI485824B (zh) 封裝結構