TWI601269B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI601269B
TWI601269B TW102103125A TW102103125A TWI601269B TW I601269 B TWI601269 B TW I601269B TW 102103125 A TW102103125 A TW 102103125A TW 102103125 A TW102103125 A TW 102103125A TW I601269 B TWI601269 B TW I601269B
Authority
TW
Taiwan
Prior art keywords
range
metal plate
semiconductor device
pad
source
Prior art date
Application number
TW102103125A
Other languages
English (en)
Other versions
TW201349456A (zh
Inventor
宇野友彰
川島徹也
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201349456A publication Critical patent/TW201349456A/zh
Application granted granted Critical
Publication of TWI601269B publication Critical patent/TWI601269B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Wire Bonding (AREA)

Description

半導體裝置
本發明係有關半導體裝置，特別是有關適用於使用於電源電路之半導體裝置而有效的技術。
作為電源電路而被廣泛使用之DC-DC轉換器，係由高側開關與低側開關與驅動此等之驅動器(驅動電路)與控制驅動器之控制電路等加以構成。對於各高側開關與低側開關係使用功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)。然而，亦將高側開關稱作控制用開關，而將低側開關稱作同步用開關。
在使用於如此之DC-DC轉換器等之電源電路的半導體裝置中，作為將小型化或配線電感降低作為目的之構成，例如，提案有如下之技術。
(1)日本特開2005-203584號公報(專利文獻1)，將高側開關用之功率MOSFET與驅動高側開關用之功率MOSFET之驅動電路，和驅動低側開關用之功率MOSFET之驅動電路，形成於1個半導體晶片。將低側開 關用之功率MOSFET形成於另外的晶片。將此等2個半導體晶片收藏於1個封裝。
(2)日本特開2010-16035號公報(專利文獻2)，將高側開關用之功率MOSFET與低側開關用之功率MOSFET與此等之驅動器與控制電路，形成於1個半導體基板。
先前技術文獻
[專利文獻]
[專利文獻1]
日本特開2005-203584號公報
[專利文獻2]
日本特開2010-16035號公報
對於專利文獻1係對於公報的圖8~圖12之系統的例，配線電感，接通阻抗，小型化，散熱性之各參數的評估則記載於同公報的圖13。如亦從此圖13了解到，專利文獻1的圖8，圖10，及圖12之三個例係對於散熱性有著問題。另外，圖9的例係散熱性雖算不錯，但對於小型化等有著問題。圖11的例係對於小型化有著問題。
接著，對於專利文獻2係僅記載有高側開關 用之功率MOSFET與低側開關用之功率MOSFET及如何配置此等驅動器等於1個半導體基板而形成，未考慮有散熱性的問題等。
其他課題與新穎的特徵係從本申請說明書之記載及附加圖面明確了解到。
經由一個實施形態之半導體裝置係作為具有一主面，將於該一主面形成有複數之MIS型FET的半導體晶片之前述一主面上，以具有櫛齒狀，交互地平面配置該櫛齒狀之複數的金屬板配線被覆的構造者。
如根據前述一個實施形態，在小型化之後，可得到散熱性改善的半導體裝置者。
1、1A、1B、1D、1E‧‧‧半導體裝置(除封閉樹脂)
1a、1Ba、1Ca、1Da‧‧‧半導體裝置
2、2B、2E‧‧‧半導體晶片
3、3a、3b‧‧‧第1金屬板配線
4、4a、4b、4c、4d‧‧‧第2金屬板配線
5、5a、5b、5c‧‧‧第3金屬板配線
6‧‧‧輸入端子
7‧‧‧輸出端子
8‧‧‧接地端子
9‧‧‧第1(高側)閘極端子
10‧‧‧第2(低側)閘極端子
11‧‧‧散熱板
12‧‧‧第1閘極電極墊片(高側閘極墊片)
13‧‧‧第2閘極電極墊片(低側閘極墊片)
14‧‧‧第1銲接線
15‧‧‧第2銲接線
16‧‧‧顯示半導體裝置1之選擇性取出範圍的領域
17‧‧‧半導體基板
18a、18b‧‧‧N-型型阱範圍
19a、19b‧‧‧P-型型阱範圍
20、21‧‧‧源極電極
22、23‧‧‧汲極電極
24、25‧‧‧閘極電極
26、27、26E、27E‧‧‧源極墊片
28、29、28E、29E‧‧‧汲極墊片
30、31‧‧‧焊錫突起電極
32‧‧‧驅動IC
32B‧‧‧驅動控制電路
33‧‧‧配線基板
34‧‧‧散熱孔
35、36、37、38、39、40、41、42‧‧‧基板的配線
43‧‧‧貫孔
46‧‧‧封閉樹脂
47、48‧‧‧連接插塞
49‧‧‧第1層間絕緣膜
50‧‧‧第2層間絕緣膜
51‧‧‧第3銲接線
52‧‧‧接著材
53‧‧‧端子
54‧‧‧第4金屬板配線
55‧‧‧第5金屬板配線
56‧‧‧結合區
S1、S2‧‧‧源極範圍
D1、D2‧‧‧汲極範圍
T1‧‧‧高側開關
T2‧‧‧低側開關
C1、C2‧‧‧電容器
L1‧‧‧抗流線圈
CPU‧‧‧中央處理裝置
[圖1]顯示有關實施形態1之半導體裝置的斜視圖。
[圖2]有關實施形態1之半導體裝置的剖面斜視圖。
[圖3]有關實施形態1之半導體晶片的斜視圖。
[圖4]從上方而視圖3所示之半導體晶片表面之平面圖(a)及其剖面圖(b)。
[圖5]顯示以樹脂封閉圖1所示之半導體裝置之情況的外觀圖。
[圖6]顯示圖5所示之半導體裝置之外觀圖，(a)係上面圖，(b)係底面圖。
[圖7]以A-A’切斷圖6(a)顯示之半導體裝置之剖面圖。
[圖8]將圖1~圖7所示之半導體裝置使用於DC-DC轉換器情況之等效電路圖。
[圖9]說明有關實施形態1之半導體晶片之各端子的連接關係之原理的概略剖面圖。
[圖10]顯示將圖1~圖7所示之半導體裝置安裝於配線基板而構成DC-DC轉換器之情況的安裝狀態圖。
[圖11]顯示實施形態1之半導體裝置之製造方法之(a)工程的剖面圖。
[圖12] 顯示實施形態1之半導體裝置之製造方法之(b)工程的剖面圖。
[圖13]顯示實施形態1之半導體裝置之製造方法之(c)工程的剖面圖。
[圖14]顯示實施形態1之半導體裝置之製造方法之(d)工程的剖面圖。
[圖15]顯示實施形態1之半導體裝置之製造方法之(e)工程的剖面圖。
[圖16]顯示實施形態1之半導體裝置之製造方法之(g)工程的剖面圖。
[圖17]補足製造方法之(g)工程的工程剖面。
[圖18]顯示有關實施形態2之半導體裝置的斜視圖。
[圖19]顯示有關實施形態3之半導體裝置的斜視圖。
[圖20]顯示以樹脂封閉圖19之半導體裝置之情況的外觀圖。
[圖21] 圖20所示之半導體裝置之(a)上面圖，(b)底面圖。
[圖22]將圖19~圖21所示之半導體裝置使用於DC-DC轉換器情況之等效電路圖。
[圖23]顯示有關實施形態4之樹脂封閉型半導體裝置的斜視圖。
[圖24]顯示有關實施形態5之半導體裝置的斜視圖。
[圖25]顯示以樹脂封閉圖24之半導體裝置之情況的外觀圖。
[圖26]圖25所示之半導體裝置之(a)上面圖，(b)底面圖。
[圖27]顯示有關實施形態6之半導體裝置的斜視圖。
以下，參照圖面之同時，對於實施形態詳細地進行說明。
在以下的實施形態中係方便上有其必要時，對於複數之部分或實施形態分割加以說明。但除了特別明示之情況，此等並非相互無關係之構成，而一方係另一方的一部分或全部的變形例，應用例，詳細說明，補足說明 等之關係。另外，在以下的實施形態中，提及要素的數等(包含個數，數值，量，範圍等)之情況，並非限定其特定的數，亦可為特定的數以上或以下。但除了特別明示之情況及原理上明確限定特定數的情況等。
更且，在以下的實施形態中，其構成要素(亦包含要素步驟等)係除了特別明示之情況及原理上認為明確必須之情況等之外，未必為必須之構成。同樣地，在以下的實施形態中，提及構成要素等之形狀，位置關係等時，係實質上作為包含近似或類似於其形狀等之構成等。但除了認為特別明示之情況及原理上並不明確之情況等。此情況係對於上述數等(包含個數，數值，量，範圍等)之情況亦為同樣。
然而，在為了說明實施形態之全圖中，對於具有同一的機能之構件係有附上同一或關連符號，其反覆的說明係省略之。另外，在以下的實施形態中，除了特別必要時以外，原則上不會反覆說明同一或同樣的部分。
<實施形態1>圖1係顯示有關實施形態1之半導體裝置之斜視圖(a)，(b)係以點線顯示在後面說明之圖2所記載之處所的半導體裝置之斜視圖。然而，圖1係顯示除去封閉樹脂狀態之半導體裝置的圖。
如圖1所示，半導體裝置1係具有1個半導體晶片2與第1金屬板配線3與第2金屬板配線4與第3金屬板配線5與輸入端子6與輸出端子7與接地端子8與第1閘極端子9與第2閘極端子10與散熱板11與銲接線 14，15。半導體晶片2係具有第1閘極電極墊片(高側閘極電極墊片)12與第2閘極電極墊片(低側閘極電極墊片)13。
各形成有從半導體晶片2之外側延伸至半導 體晶片2之一主面上的櫛齒形狀之第1金屬板配線3，櫛齒形狀之第2金屬板配線4，櫛齒形狀之第3金屬板配線5。各第1金屬板配線3係具有櫛齒部分3a，3b，第2金屬板配線4係具有櫛齒部分4a，4b，4c，4d，第3金屬板配線5係具有櫛齒部分5a，5b，5c。
各第1金屬板配線3，第2金屬板配線4，第 3金屬板配線5之櫛齒部分則交互加以平面配置而被覆半導體晶片2之一主面上。更且，位置於第1金屬板配線3之半導體晶片2的外側部分係加以電性連接於輸入端子6。位置於第2金屬板配線4之半導體晶片2的外側部分係加以電性連接於輸出端子7。位置於第3金屬板配線5之半導體晶片2的外側部分係加以電性連接於接地端子8。輸入端子6，輸出端子7，接地端子8係各呈位置於半導體晶片2的外側地配置。
另外，第1閘極電極墊片12係經由銲接線14 而連接於位置於半導體晶片2的外側之第1閘極端子(高側閘極端子)9。第2閘極電極墊片13亦經由銲接線15而連接於位置於半導體晶片2的外側之第2閘極端子(低側閘極端子)10。
更且，對於與半導體晶片2的一主面相反側 之其他主面(半導體晶片2的背面)，係作為散熱板11所使用之一片板的框體。
第1金屬板配線3，第2金屬板配線4，第3 金屬板配線5，散熱板11，輸入端子6，輸出端子7，接地端子8係例如使用銅(Cu)板，以沖壓或蝕刻進行加工而使用。
銲接線14，15係使用金導線，但亦可為鋁導 線或銅導線。
半導體晶片2係平面形狀具有長方形，但亦 可為正方形。即，如為平面形狀而具有4個邊的構成即可。
圖2(a)係從半導體裝置1取出以圖1之(b)的 點線所示之處，從反白箭頭方向所示之剖面斜視圖。圖2(b)係顯示去除圖2(a)所示之半導體裝置1之金屬板配線之櫛齒部分3a，3b，4a，4b，4c，5a，5b之狀態(半導體晶片2)的剖面斜視圖。然而，在圖2中，省略在圖1所示之散熱板11。
如圖2(b)所示，以各功率MISFET(Metal Insulater Semiconductor Field Effect Transistor)形成高側(控制用)開關T1及低側(同步用)開關T2於半導體晶片2。構成高側開關T1之功率MISFET係於半導體晶片之表面側(同一面側)具有源極電極20與汲極電極22與閘極電極24。構成低側開關T2之功率MISFET係於半導體晶片之表面側(同一面側)具有源極電極21與汲極電極23與閘極電極25。 此等功率MISFET係亦稱作橫型之功率MISFET。在圖2中，顯示高側開關T1與低側開關T2之雙方則為n通道型之功率MISFET的例。但高側開關T1係p通道型之功率MISFET，而低側開關T2係n通道型之功率MISFET亦可。
MISFET係亦可為MOS(Metal Oxide Semiconductor) 型之FET。MISFET及MOSFET之閘極係如為多晶矽等之導體即可，未必必須為Metal(金屬)。
高側(控制用)開關係亦稱作高側MISFET或高 側MIS型FET，和低側(同步用)開關係亦稱作低側MISFET或低側MIS型FET。
如圖2了解到，對於形成於半導體晶片2之 高側開關T1及低側開關T2上，係第1，第2，第3金屬板配線3，4，5各櫛齒部分3a，3b，4a，4b，4c，5a，5b所被覆。在圖1所示之櫛齒部分4d，5c係未圖示。
櫛齒部分3a，3b，4a，4b，4c，5a，5b係藉 由源極墊片26，27及汲極墊片28，29而連接於高側開關T1及低側開關T2。
具有櫛齒形狀部分3a，3b，4a，4b，4c， 5a，5b之各第1，第2，第3金屬板配線3，4，5係在圖2的剖面中，寬度(從剖面左沿著右的橫方向)係例如為0.3mm以上，厚度(剖面縱方向)係例如為50μm以上為佳。
從圖2了解到，於源極電極20與汲極電極22 與閘極電極24之上方，形成有源極墊片26與汲極墊片28。於源極電極21與汲極電極23與閘極電極25之上方，係形成有源極墊片27與汲極墊片29。並且，對於源極墊片26與汲極墊片28上係複數形成有為了與櫛齒部分3a，3b，4a，4b連接之焊錫突起電極30。更且，對於源極墊片27與汲極墊片29上係複數形成有為了與櫛齒形狀部分4b，4c，5a，5b連接之焊錫突起電極31。
半導體晶片2之源極墊片26，27及汲極墊片 28，29係位置於第1，第2，第3金屬板配線3，4，5之下方而將第1，第2，第3金屬板配線3，4，5延伸於橫切方向而配置。源極墊片26，27及汲極墊片28，29係例如從由鋁(Al)加以構成，而亦可由銅(Cu)而構成。
另外，焊錫突起電極30，31係亦可為金(Au) 球或銅(Cu)球。
源極墊片26，27及汲極墊片28，29係在圖3 的剖面中，寬度(剖面深度方向)係例如為0.1mm~0.4mm，厚度(剖面縱方向)係例如為1μm~10μm。
更且，各高側開關T1之源極範圍S1，汲極 範圍D1係形成於N-型型阱範圍18a內，低側開關T2之源極範圍S2，汲極範圍D2係形成於N-型型阱範圍18b內。
並且，各高側開關T1之源極範圍S1係形成 於形成在N-型型阱範圍18a內之P-型型阱範圍19a內，而低側開關T2之源極範圍S2係形成於形成在N-型型阱 範圍18b內之P-型型阱範圍19b內。
並且，對於各源極範圍S1上係形成有源極電 極20，而對於源極範圍S2上係形成有源極電極21。更且，對於各汲極範圍D1上係形成有汲極電極22，而對於汲極範圍D2上係形成有汲極電極23。各源極電極20，21，汲極電極22，23係在圖2之剖面斜視圖中，例如寬度(剖面橫方向)1μm~2μm，厚度(剖面縱方向)係例如為0.1μm~1μm。
另外，對於源極範圍S1與汲極範圍D1間的 半導體基板上係藉由閘極絕緣膜GIa而形成有閘極電極24。同樣地，對於源極範圍S2與汲極範圍D2間的半導體基板上係藉由閘極絕緣膜GIb而形成有閘極電極25。 閘極電極24，25係在圖2的剖面中，例如寬度0.5μm~2μm，厚度為0.1μm~0.5μm。閘極絕緣膜GIa，GIb係寬度0.5μm~2μm，厚度為5nm~100nm。
從圖2了解到，第2金屬板配線4之櫛齒部 4b係藉由焊錫突起電極30，31而連接於源極墊片26與汲極墊片29。即，將形成半導體晶片2之高側開關T1之源極電極S1與低側開關T2之汲極電極D2，藉由源極墊片26，汲極墊片29，焊錫突起電極30，31，以一片之金屬板配線4b而連接。
將各形成有半導體晶片2之一主面之高側開 關T1之範圍定義為第一範圍R1，形成有半導體晶片2之一主面之低側開關T2之範圍定義為第二範圍R2。
圖3係除了圖1之半導體裝置1之金屬板配 線，輸出入端子，輸出端子，接地端子，閘極端子，散熱板及銲接線狀態之半導體晶片2之斜視圖。
如圖3所示，於半導體晶片2之一主面之第 一範圍R1形成有高側開關T1，於半導體晶片2之一主面之第二範圍R2形成有低側開關T2。並且，源極墊片26與汲極墊片28則交互配置於第一範圍R1上，源極墊片27及汲極墊片29則交互配置於第二範圍R2上。
另外，各於第一範圍R1之右上角角部附近形 成有第1閘極電極墊片12，於第二範圍R2之右下角角部附近形成有第2閘極電極墊片13。
半導體晶片2係2個開關(MISFET)形成於1 個之半導體晶片之2in1晶片。
圖4係從上方而視圖4所視之半導體晶片表 面之平面圖(a)及在此之A-A’部之剖面圖(b)。
從圖4了解到，各於平面形狀為四角形之半 導體晶片2的第一範圍形成有高側開關T1，而於半導體晶片2之第二範圍形成有低側開關T2。如圖3所示，源極墊片26與汲極墊片28則交互配置於第一範圍R1上，源極墊片27及汲極墊片29則交互配置於第二範圍R2上。
另外，如圖4所示，源極墊片26，27及汲極墊片28，29係平面形狀為長條形狀或長方形狀。
更且，源極墊片26，27及汲極墊片28，29 係呈位置於同一線上地加以配置，即，第一範圍R1上之源極墊片26與第二範圍R2上之汲極墊片29則在半導體晶片2之一主面上，以平面視呈位置於同一線上地配置。另外，第一範圍R1上之汲極墊片28與第二範圍R2上之源極墊片27亦在半導體晶片2之一主面上，以平面視呈位置於同一線上地配置。
亦如在圖3所示，各於半導體晶片2之一主面之第一範圍R1之右上角角部附近形成有第1閘極電極墊片12，於第二範圍R2之右下角角部附近形成有第2閘極電極墊片13。
接著，如圖4(b)所示，在第二範圍R2中，複數之焊錫突起電極31則形成於加以交互配置之源極墊片27及汲極墊片29上。同樣地，在第一範圍R1中，複數之焊錫突起電極30則形成於加以交互配置之源極墊片26及汲極墊片28上。
圖1~圖4所記載之半導體裝置1及半導體晶片2係形成於源極墊片26，27下與汲極墊片28，29下之第1層間絕緣膜49及形成於源極墊片26，27上與汲極墊片28，29上之第2層間絕緣膜50係省略。
圖5係顯示以樹脂封閉半導體裝置1情況之外觀的圖，(a)係從上部傾斜而視的斜視圖，(b)係從(a)所示之反白箭頭方向而視之側面圖。圖6係顯示半導體裝置1a之外觀圖，(a)係上面圖，(b)係底面圖。圖7係以A-A’切斷圖6(a)之半導體裝置1a之剖面圖，此剖面亦省略第 1，第2層間絕緣膜49，50。
如在圖5~圖7的圖面所示，在以封閉樹脂 46封閉半導體裝置1之半導體裝置1a中，對於封閉樹脂46之側面係露出有各輸入端子6，輸出端子7，接地端子8，第1閘極端子9，第2閘極端子10之一部分。
另外，對於封閉樹脂46底面係如圖6(b)所 示，露出有個散熱板11，輸入端子6，輸出端子7，接地端子8，第1閘極端子9，第2閘極端子10之一部分。
更且，從圖7之剖面圖了解到，半導體晶片2 係經由散熱性佳的接著材52而連接於散熱板11，更且，位置於第2金屬板配線4及第3金屬板配線5之半導體晶片2的外側之部分係經由散熱性佳的接著材52而連接於各輸出端子7，接地端子8。位置於第2金屬板配線4及第3金屬板配線5之半導體晶片2上之部分係藉由焊錫突起電極31而與半導體晶片2連接。
半導體裝置1a之封閉樹脂46係上面，底 面，側面同時外觀係具有四角形狀，但在各當中，成為削去角部之外觀形狀亦可。隨之，在此情況圖7之剖面形狀中，成為削去封閉樹脂46之上部左右的角部之形狀。
接著，圖8係將半導體裝置1a使用於DC-DC轉換器情況之等效電路圖。
從圖8了解到，半導體裝置1之輸入端子6係連接於輸入電壓端子VIN之同時，連接有電容器C1之一方的電極，此電容器C1之另一方的電極係連接於接地 端子GND。並且，對於半導體裝置1a之輸出端子7係連接有抗流線圈L1及電容器C2之一方的電極，連接於輸出電壓端子VOUT。電容器C2之另一方的電極係連接於接地端子GND。
另外，半導體裝置1a之接地端子8係連接於 接地端子GND。更且，半導體裝置1a之第1閘極端子9及第2閘極端子10係各連接於驅動器IC32。驅動器IC32係亦連接於接地端子GND。驅動器IC32係具有驅動高側開關及低側開關之驅動器與控制其驅動器之控制電路。
如前述，半導體裝置1a係於一個半導體晶片 2上，構成非絕緣型DC-DC轉換器之高側開關及低側開關之構成。
圖9係說明半導體裝置1，1a之高側開關T1 與低側開關T2與輸入端子6，輸出端子7，接地端子8之各端子的連接關係之原理性的概略剖面圖。
在同圖中，為了作為概略剖面而高側開關T1 與低側開關T2之構造係作為代表性的構造。
從同圖了解到，高側開關T1之汲極範圍D1 係電性連接於輸入端子6。電性連接高側開關T1之源極範圍S1與低側開關T2之汲極範圍D2，將此等連接於輸出端子7。更且，將低側開關T2之源極範圍S2電性連接於接地端子8。各高側開關T1之閘極電極24係連接於第1閘極端子9，而低側開關T2之閘極電極25係連接於第2閘極端子10。
圖10係顯示安裝半導體裝置1a於形成多層之配線層於樹脂性之絕緣性基板的配線基板33，構成DC-DC轉換器情況之安裝狀態的圖，(a)係平面概略圖，(b)係其A-A’剖面圖。
如同圖所示，半導體裝置1a係加以安裝於以虛線所示之處所。另外，對於以此虛線所示之處所以外的配線基板33，係安裝有驅動器IC32，電容器C1，C2，抗流線圈L1，中央處理裝置CPU。
另外，對於配線基板33係形成有配線35，36，37，38，39，40，41，42。
並且，藉由配線35，36，37，38，39，40，41，42而半導體裝置1a係連接於電容器C1，驅動器IC32，抗流線圈L1等。
另外，從同圖(b)了解到，成為將半導體裝置1a之發熱，藉由配線34及散熱孔34而散熱於配線基板33之背面側的構造。
更且，經由貫孔43而進行配線基板33之表面側的配線(例如，配線36)與背面側之配線42r的連接，或上層配線42u與下層配線42s之連接。
對於配線基板33之安裝，係安裝加以樹脂封閉之前的半導體裝置1，接合安裝後保護用樹脂，作為將半導體裝置1由此接合樹脂而保護之形態亦可。
如根據前述之半導體裝置1，1a，輸入端子6係藉由具有櫛齒部分3a，3b之第1金屬板配線3，複數 之焊錫突起電極30，長條狀之汲極墊片28而連接於高側開關T1之汲極範圍D1。另外，輸出端子7係藉由具有櫛齒部分4a，4b，4c，4d之第2金屬板配線4，複數之焊錫突起電極30，31，長條狀之源極墊片26，汲極墊片29而連接於高側開關T1之源極範圍S1及低側開關T2之汲極範圍D2。接地端子8係藉由具有櫛齒部分5a，5b，5c之第3金屬板配線5，複數之焊錫突起電極31，長條狀之源極墊片27，而連接於低側開關T2之源極範圍S2。
即，從各高側開關T1，低側開關T2之汲極 範圍D1，D2，源極範圍S1，S2至輸入端子6，輸出端子7，接地端子8係藉由寬度寬之第1，第2，第3金屬板配線3，3a，3b，4，4a，4b，4c，4d，5，5a，5b，5c及長條狀之源極墊片26，27，汲極墊片28，29而加以連接之故，可提升散熱性，另外，亦可降低寄生阻抗。
特別是進行經由金屬板配線之連接之故，比 較於經由導線之連接係遠遠提升散熱性，可達成寄生電阻之降低。
更且，對於與半導體晶片2的一主面相反側 之其他主面(半導體晶片背面)，係連接作為散熱板11所使用之一片板的框體時，自半導體晶片2之背面的散熱性變更佳。
更且，於設置於配線基板33內之散熱孔34 上安裝半導體裝置1a，在安裝狀態中，於半導體裝置1a之正下方成為具有散熱孔34之情況，更改善從配線基板 33之內層藉由背面之散熱性。
另外，亦如從圖2，圖3，及圖4了解到，高 側開關T1之源極墊片26，與低側開關T2之汲極墊片29則在平面視呈位置於同一線上地鄰接，形成於半導體晶片2之一主面上。於源極墊片26與汲極墊片29面向側，形成焊錫突起電極30與焊錫突起電極31。經由於焊錫突起電極30，31上連接有第2金屬板配線4之櫛齒部分4b之時，高側開關T1之源極墊片26，與低側開關T2之汲極墊片29則經由一片的(共通的)金屬板配線而加以電性連接。即，第2金屬板配線4之4櫛齒部分b部分則橫跨於高側開關T1之第一範圍R1上，與低側開關T2之第二範圍R2上而加以連接。由此降低配線電感，得到電源效率之改善，及急升(突波)電壓的降低，雜訊之抑制等種種效果。
接著，將半導體裝置1之製造方法，依據圖 11~圖16加以說明。
(a)工程，如圖11所示，於構成半導體晶圓之 半導體基板17之一主面的選擇性的第一範圍R1，與和第一範圍R1不同之其他的第二範圍R2，形成N-型型阱範圍18a，18b，於各N-型型阱範圍18a，18b中，形成P-型型阱範圍19a，19b。並且，於形成有N-型型阱範圍18a，18b之一主面上，藉由閘極絕緣膜GIa，GIb而形成閘極電極24，25。
更且，於一主面之P-型型阱範圍19a，19b中 形成源極範圍S1，S2，更且，於N-型型阱範圍18a，18b中之源極範圍S1，S2及從P-型型阱範圍19a，19b離間之範圍，形成汲極範圍D1，D2。
由此，對於第一範圍R1係形成有N-型型阱 範圍18a，P-型型阱範圍19a，源極範圍S1，汲極範圍D1，及閘極電極24。另外，對於第二範圍R2係形成有N-型型阱範圍18b，P-型型阱範圍19b，源極範圍S2，汲極範圍D2，及閘極電極25。
(b)工程，如圖12所示，於各源極範圍S1，S2 上形成有源極電極20，21，於汲極範圍D1，D2上形成有汲極電極22，23。
(c)工程，如圖13所示，於閘極電極24，25， 源極電極20，21，及汲極電極22，23上，形成被覆此等之第1層間絕緣膜49。作為第1層間絕緣膜49係使用CVD-SiO2膜等之CVD膜。
作為CVD膜之成膜法係使用電漿CVD或熱 CVD等。
並且，選擇性地除去源極電極20，及汲極電極23上之第1層間絕緣膜49，經由於此除去之部分埋入鎢膜而形成鎢插塞(連接插塞)47，48。之後，經由濺鍍技術等而形成鋁(Al)膜於第1層間絕緣膜49上，再經由選擇性地除去該Al膜而形成源極墊片26及汲極墊片29。然而，源極墊片27，汲極墊片28係在圖13中未記載。此Al膜之選擇除去係例如經由使用光阻劑之光微影技 術，根據選擇蝕刻而進行。
未在圖13所示之源極墊片27，汲極墊片28及連接於此等之鎢插塞(連接插塞)亦由與前述同樣方法而形成。
各源極墊片26係藉由鎢插塞47而與高側開關T1之源極範圍S1加以連接，而汲極墊片29係藉由鎢插塞48而與低側開關T2之汲極範圍D2加以連接。
未記載於圖13之源極墊片27與汲極墊片28亦與前述同樣地，藉由鎢插塞而連接於高側開關T1與低側開關T2。各源極墊片27係與低側開關T2之源極範圍S2加以連接，而汲極墊片28係與高側開關T1之汲極範圍D1加以連接。
源極墊片26，27，及汲極墊片28，29係亦如在圖4之說明所敘述，平面形狀為長條狀或長方形狀。
(d)工程，如圖14所示，於源極墊片26，及汲極墊片29上，選擇性地形成複數之焊錫突起電極30，31。此時，於更接近於鄰接之源極墊片26與汲極墊片29之相互處所，形成焊錫突起電極30，31(作為如圖2(b)所示之配置)。
更且，在圖15中，對於未圖示之源極墊片27，及汲極墊片28上，亦與前述同樣地形成焊錫突起電極30，31。此情況，於自面向於鄰接之源極墊片27與汲極墊片28之相互之端部離開處所，形成焊錫突起電極30，31(作為如圖2(b)所示之配置)。
焊錫突起電極30，31係作為基底膜而先形形成Ni-Au的電鍍膜，再形成於此Ni-Au的基底電鍍膜上。
另外，取代焊錫突起電極而形成Au球或Cu球亦可。
(e)工程，如圖15所示，於源極墊片26，及汲極墊片29上埋入焊錫突起電極30，31，且呈露出有焊錫突起電極30，31之上面地形成第2層間絕緣膜50。
在圖15中，對於未圖示之源極墊片27，及汲極墊片28上，亦與前述同樣地形成第2層間絕緣膜50。此時，與前述同樣地，源極墊片27，及汲極墊片28上之焊錫突起電極30，31之上面係呈露出地形成第2層間絕緣膜50。
第2層間絕緣膜50係使用聚醯亞胺膜，CVD-SiO2膜，CVD-SiN膜之任一的膜或此等任一之複合膜或者此等任一之層積膜。
在此，由所謂前工程所處理之半導體晶圓則完成。
(f)工程，將(e)工程結束之半導體晶圓，分割成各自具有第一範圍R1及第二範圍R2之複數之半導體晶片2。在此，準備半導體晶片2。
(g)工程，如圖16所示，於半導體晶片2之露出的焊錫突起電極30，31上面及第2層間絕緣膜50上，搭載第1金屬板配線3，3a，3b，第2金屬板配線4，4a，4b，4c，4d，及第3金屬板配線5，5a，5b，5c而進 行與焊錫突起電極30，31之連接。然而，在圖16中，金屬板配線4d，5c係未顯示，但自圖1明確有其存在，與前述同樣地構成與焊錫突起電極之連接。
圖17(a)、(b)係為了補足圖17(g)工程之工程剖面圖。圖17之剖面係與圖7之剖面相同處所之剖面，但以樹脂進行封閉之前的狀態。另外，焊錫突起電極係僅記載符號31。在圖7中，係記載著散熱板11，輸出端子7，及接地端子8，但為了作為特定處所之剖面，而輸入端子6，第1閘極端子9，及第2閘極端子10係省略之。另外，在圖17記載之第1層間絕緣膜49與第2層間絕緣膜50亦省略。
如圖17(a)所示，使第2金屬板配線4，第3金屬板配線5，位置於形成有焊錫突起電極30，31之半導體晶片2上。為了作為剖面圖而焊錫突起電極係僅記載符號31。如同圖(b)所示，進行第2金屬板配線4及第3金屬板配線5與焊錫突起電極30，31與輸出端子7與接地端子8之連接。另外，進行半導體晶片2與散熱板11之連接。為了作為剖面圖而焊錫突起電極係僅記載符號31。各半導體晶片2與散熱板11之連接，第2金屬板配線4與輸出端子7之連接，及第3金屬板配線5與接地端子8之連接係經由散熱性佳的接著材52而進行。
之後，例如經由轉移模製法而以封閉樹脂46封閉半導體裝置1，形成半導體裝置1a。
<實施形態2>圖18係顯示有關實施形態2之 半導體裝置的斜視圖。
實施形態2係將各作為實施形態1而圖1所 示之半導體裝置1之輸入端子6，輸出端子7，及接地端子8，以第1，第2，第3金屬板配線之一部分而構成者。即，以第1金屬板配線3A之一部分將輸入端子6，以第2金屬板配線4A之一部分將輸出端子7，以第3金屬板配線5A之一部分將接地端子8，各自形成。除此以外係與實施形態1相同。
如根據實施形態2，無需使用各輸入端子6， 輸出端子7，及接地端子8之故，不僅可得到與實施形態1同樣的效果，更且可削減半導體裝置1A之製造工程數而降低製造成本。
<實施形態3>圖19係顯示有關實施形態3之 半導體裝置的斜視圖。
實施形態3係如圖19所示，加上於實施形態 1記載之高側開關T1與低側開關T2，將具有驅動器IC32之機能之驅動控制電路32B形成於一個之半導體晶片2B之一主面。
如同圖記載，於沿著長方形狀之半導體晶片 2B之長度方向的一主面，形成驅動控制電路32B，高側開關T1，低側開關T2。
將驅動控制電路32B之複數之結合區56與複 數之端子53，經由複數之銲接線(第3銲接線)51而連接。
圖20係顯示以封閉樹脂封閉圖19所示之半 導體裝置1B之情況，(a)係其斜視圖，(b)係從箭頭方向而視(a)之側面圖。
另外，圖21係圖20所示之半導體裝置1B之 (a)上面圖，(b)底面圖。
半導體裝置1Ba係例如經由轉移模製技術而 以樹脂封閉半導體裝置1B之構成。
在以封閉樹脂46加以封閉之半導體裝置1Ba 中，對於封閉樹脂46側面係露出有各輸入端子6，輸出端子7，接地端子8，及驅動控制電路32B之複數之端子53之一部分。
另外，對於封閉樹脂46底面係如圖21(b)所 示，露出有各散熱板11B，輸入端子6，輸出端子7，接地端子8，及驅動控制電路32B之複數之端子53之一部分。
半導體裝置1Ba之封閉樹脂46係上面，底 面，側面同時外觀係具有四角形狀，但在各當中，成為削去角部之外觀形狀亦可。
圖22係將半導體裝置1Ba使用於DC-DC轉 換器情況之等效電路圖。
半導體裝置1Ba之輸入端子6係連接於輸入 端子VIN之同時，連接有電容器C1之一方的電極，此電容器C1之另一方的電極係連接於接地端子GND。並且，對於半導體裝置1Ba之輸出端子7係連接有抗流線圈L1 及電容器C2之一方的電極，連接於輸出電壓端子VOUT。電容器C2之另一方的電極係連接於接地端子GND。
另外，半導體裝置1Ba之接地端子8係連接於接地端子GND。
更且，半導體裝置1Ba之高側開關T1之閘極電極24及低側開關T2之閘極電極25係各於驅動控制電路32B，在半導體晶片2B內進行連接。即，根據經由形成於半導體晶片2B中之擴散層的配線，形成於半導體晶片2B上之金屬層的配線或經由多結晶矽層之配線或者經由此等各配線之組合的配線等，高側開關T1之閘極電極24及低側開關T2之閘極電極25係各連接於驅動控制電路32B。另外，驅動控制電路32B係連接於接地電位GND。
如根據如此之實施形態3，於1個之半導體晶片2B內形成高側開關T1與低側開關T2及驅動控制電路32B，且在半導體晶片2B內進行此等之連接之故，可減少此等元件間的配線阻抗，且可更達成雜訊之降低。更且可更降低配線電感。另外，實施形態3係亦可得到與實施形態1同樣的效果。
<實施形態4>圖23係顯示有關實施形態4之半導體裝置的斜視圖。
半導體裝置1Ca係亦從同圖了解到，從半導體裝置1a之封閉樹脂46表面，露出有各第1金屬板配線3，第2金屬板配線4，第3金屬板配線5之一部分之構 成。除此以外係與實施形態1及實施形態2相同。
如根據實施形態4，不僅可得到與實施形態1同樣的效果，還可改善來自封閉樹脂46表面側之散熱性。另外，經由於露出部連接散熱散熱片等之時，可更一層改善散熱性。
<實施形態5>圖24係顯示有關實施形態5之半導體裝置的斜視圖。
圖25係顯示以封閉樹脂46封閉圖24所示之半導體裝置1D之情況，(a)係其斜視圖，(b)係從箭頭方向而視(a)之側面圖。
圖26係圖25所示之半導體裝置1Da之(a)上面圖，(b)底面圖。
實施形態5係將實施形態1之半導體晶片2，即，具有各源極墊片26，27，汲極墊片28，29，焊錫突起電極30，31，第1閘極電極墊片12，及第2閘極電極墊片13之狀態的半導體晶片2作為前提之構成。
準備半導體晶片2，於此半導體晶片2上，配置各如在圖24所示之複數之細長的第1金屬板配線3D，複數之第2金屬板配線4D，複數之第3金屬板配線5D同時，連接於各焊錫突起電極30，31之構成。
如在圖24所示，在半導體晶片2上平面中，複數之第1金屬板配線3D與複數之第2金屬板配線4D係加以交互配置，且複數之第2金屬板配線4D，第3金屬板配線5D亦加以交互配置。
更且，對於各第1閘極電極墊片12係連接有第4金屬板配線54，對於第2閘極電極墊片13係連接有第5金屬板配線55。
並且，第1金屬板配線3D係於從半導體晶片2上離開之處所具有輸入端子6。
另外，第2金屬板配線4D係於從半導體晶片2上離開之處所具有輸出端子7。
更且，第3金屬板配線5D係於從半導體晶片2上離開之處所具有接地端子8。
各第1金屬板配線3D，第2金屬板配線4D，第3金屬板配線5D及第4金屬板配線54，第5金屬板配線55係以複數之橫長板形狀加以構成。
在實施形態5中，將高側開關T1之源極墊片26與低側開關T2之汲極電極29，以一片之金屬板所成之第2金屬板配線4D而連接，即，將第2金屬板配線4D作為共通而連接。
半導體裝置1Da係例如經由轉移模製技術而以樹脂封閉半導體裝置1D之構成。在以封閉樹脂46加以封閉之半導體裝置1Da中，對於封閉樹脂46側面係露出有各輸入端子6，輸出端子7，接地端子8，第1閘極端子9，及第2閘極端子10之一部分。另外，對於封閉樹脂46底面係如圖26(b)所示，露出有各散熱板11，輸入端子6，輸出端子7，接地端子8，第1閘極端子9，及第2閘極端子10之一部分。半導體裝置1Da之封閉樹脂46 係上面，底面，側面同時外觀係具有四角形狀，但在各當中，成為削去角部之外觀形狀亦可。
如根據如此之實施形態5，與實施形態1~4 同樣地可達成配線電感降低，散熱性之提升，寄生阻抗之降低等。
另外，第1，第2，第3各金屬板配線3D， 4D，5D係為單純之形狀之故，而容易製造，加工，成為降低半導體裝置之製造成本。
<實施形態6>圖27係顯示有關實施形態6之 半導體裝置的斜視圖。圖27(a)係顯示未以封閉樹脂封閉之狀態，圖27(b)係顯示除去圖27(a)之第1金屬板配線，第2金屬板配線，第3金屬板配線之狀態的構成。
實施形態6係與實施形態1~5不同，於高側 開關T1及低側開關T2上未設置各長條形狀之源極墊片26，27與汲極墊片28，29，而將如圖27(b)所示之平板狀之源極墊片26E，27E及平板狀之汲極墊片28E，29E，設置於存在有高側開關T1之第一範圍R1上及存在有低側開關T2之第二範圍R2上之構成。
即，各於第一範圍R1上設置源極墊片26E與 汲極墊片28E，而於第二範圍R2上設置源極墊片27E與汲極墊片E29之構成。
更且，將各第1閘極電極墊片12具有於第一 範圍R1上之右上角角部附近，而將第2閘極電極墊片13具有於第二範圍R2之右下角角部附近。
並且，將各第1金屬板配線3E電性連接於汲 極墊片28E上，而將第3金屬板配線5E電性連接於源極墊片27E上。
第2金屬板配線4E係於源極墊片26E與汲極 墊片29E上作為共通金屬板而電性連接。
更且，第1金屬板配線3E係從半導體晶片 2E上延伸於其外側，而其延伸的部分係電性連接於輸入端子6。第2金屬板配線4E亦從半導體晶片2E上延伸於其外側，而其延伸的部分係電性連接於輸出端子7。第3金屬板配線5E亦從半導體晶片2E上延伸於其外側，而其延伸的部分係電性連接於接地端子8。輸入端子6，輸出端子7，及接地端子8係位置於半導體晶片2E外側。
另外，第1閘極電極墊片12係經由銲接線14 而連接於位置於半導體晶片2E的外側之第1閘極端子9。第2閘極電極墊片13亦經由銲接線15而連接於位置於半導體晶片2E的外側之第2閘極端子10。
半導體晶片2E係源極墊片26E，27E及汲極 墊片28E，29E之形狀不同以外，係與半導體晶片2相同。
在實施形態6中亦與實施形態1同樣地，可 得到散熱性之提升，寄生阻抗之降低，配線電感之降低，電源效率之改善，及急升(突波)電壓之降低，雜訊之抑制等種種效果。
以上依據實施形態而具體說明過經由本發明 者作成之發明，但本發明並不限定於此等，在不脫離其內容之範圍當然可作種種變更者。
例如，半導體裝置係並非由樹脂加以封閉，而由其他絕緣性物質，例如陶瓷等加以封閉亦可。
將源極墊片26，27及汲極墊片28，29，由銅(Cu)而構成之情況，選擇性地形成於此等墊片上之焊錫突起電極係藉由選擇性地形成於銅(Cu)上之Ni-Au之電鍍膜而形成亦可，而亦可在未形成此Ni-Au之電鍍膜之電鍍反應狀態，形成於銅(Cu)之墊片上。
對於連接於第1閘極端子9及第2閘極端子10之銲接線14，15，使用銅導線或鋁導線之情況，為了導線之氧化防止而於導線表面塗佈或形成絕緣膜亦可。
1‧‧‧半導體裝置(除封閉樹脂)
2‧‧‧半導體晶片
3、3a、3b‧‧‧第1金屬板配線
4、4a、4b、4c、4d‧‧‧第2金屬板配線
5、5a、5b、5c‧‧‧第3金屬板配線
6‧‧‧輸入端子
7‧‧‧輸出端子
8‧‧‧接地端子
9‧‧‧第1(高側)閘極端子
10‧‧‧第2(低側)閘極端子
11‧‧‧散熱板
12‧‧‧第1閘極電極墊片(高側閘極墊片)
13‧‧‧第2閘極電極墊片(低側閘極墊片)
14‧‧‧第1銲接線
15‧‧‧第2銲接線
16‧‧‧顯示半導體裝置1之選擇性取出範圍的領域

Claims (7)

  1. 一種半導體裝置，其特徵為具有：具有一主面，於前述一主面形成有複數之MIS型FET的半導體晶片，和呈被覆前述一主面上地加以形成之各具有櫛齒形狀之複數的金屬板配線，前述複數之金屬板配線係呈交互平面配置相互之櫛齒部分地被覆在前述一主面上，前述複數之金屬板配線係電性連接於位置在前述半導體晶片外側之複數的端子，前述複數之金屬板配線係具有第1之金屬板配線、第2之金屬板配線、及第3之金屬板配線，前述複數之端子係具有輸入端子、輸出端子、及接地端子；前述第1之金屬板配線係與前述輸入端子電性連接，前述第2之金屬板配線係與前述輸出端子電性連接，前述第3之金屬板配線係與前述接地端子電性連接，前述輸入端子、輸出端子、及接地端子係各別位於前述半導體晶片之外側，具有在前述半導體晶片之前述一主面上，位於前述櫛齒形狀之第1、第2、第3之金屬配線下，各橫切前述第1、第2、第3之金屬配線之方向延伸，且與前述第1、第2、第3之金屬配線電性連接之平面形狀為長方形狀之源極墊片與汲極墊片，前述源極墊片與汲極墊片係交互平面配置於前述半導 體晶片之前述一主面上，前述複數之MIS型FET係具有第1之MIS型FET與第2之MIS型FET，前述第1之MIS型FET係形成於前述第一主面之第一範圍，前述第2之MIS型FET係形成於前述第一主面之第二範圍，前述源極墊片與汲極墊片係各別配置於前述第一主面之前述第一範圍和與該第一範圍不同之前述第一主面之前述第二範圍上，前述第1、第2之MIS型FET係橫型MIS電晶體，位於前述第一範圍上之前述源極墊片與汲極墊片係各別電性連接於前述第1之MIS型FET，位於前述第二範圍上之前述源極墊片與汲極墊片係各別電性連接於前述第2之MIS型FET，具有被覆前述半導體晶片，前述源極墊片與汲極墊片、前述第1、第2、第3之金屬板配線、輸入端子、輸出端子及接地端子之封閉樹脂、前述輸入端子、輸出端子、及接地端子之各別一部分係從前述封閉樹脂露出，具有連接於與前述半導體晶片之前述一主面相反側之另一主面的散熱片。
  2. 如申請專利範圍第1項記載之半導體裝置，其中，前述第2金屬板配線之前述櫛齒形狀之一部分則共通連接 於位置於前述第一範圍上之前述源極墊片與位置於前述第二範圍上之前述汲極墊片。
  3. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1金屬板配線係於位置於前述第一範圍上之前述汲極墊片，藉由前述櫛齒形狀而選擇性連接。
  4. 如申請專利範圍第1項記載之半導體裝置，其中，前述第3金屬板配線係於位置於前述第二範圍上之前述源極墊片，藉由前述櫛齒形狀而選擇性連接。
  5. 如申請專利範圍第1項記載之半導體裝置，其中，位置於前述第一範圍上之前述源極墊片與汲極墊片，和位置於前述第二範圍上之前述源極墊片與汲極墊片係各延伸於同一方向，且前述第一範圍上之前述源極墊片與前述第二範圍上之前述汲極墊片係呈位置於同一線上地加以配置。
  6. 如申請專利範圍第1項記載之半導體裝置，其中，各對於前述第一範圍係存在有第1導電型之第1型阱範圍，對於前述第二範圍係存在有第1導電型之第2型阱範圍，而對於第1型阱範圍係存在有前述第1之MIS型FET，對於第2型阱範圍係存在有前述第2之MIS型FET。
  7. 如申請專利範圍第1項記載之半導體裝置，其中，於前述半導體晶片之一主面之第一範圍及第二範圍以外之第三範圍具有驅動控制電路，將前述驅動控制電路用之墊片，藉由焊接線而連接於前述半導體晶片外側之端子。
TW102103125A 2012-02-15 2013-01-28 半導體裝置 TWI601269B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012030383A JP5787784B2 (ja) 2012-02-15 2012-02-15 半導体装置

Publications (2)

Publication Number Publication Date
TW201349456A TW201349456A (zh) 2013-12-01
TWI601269B true TWI601269B (zh) 2017-10-01

Family

ID=47832886

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103125A TWI601269B (zh) 2012-02-15 2013-01-28 半導體裝置

Country Status (6)

Country Link
US (2) US9236321B2 (zh)
EP (1) EP2629329A3 (zh)
JP (1) JP5787784B2 (zh)
KR (1) KR20130094234A (zh)
CN (1) CN103268877B (zh)
TW (1) TWI601269B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
CN108565254B (zh) * 2013-10-21 2021-08-24 日本精工株式会社 半导体模块
TWI607675B (zh) * 2013-12-13 2017-12-01 台達電子企業管理（上海）有限公司 Dc/dc電源模組及dc/dc電源系統組裝結構
JP6444647B2 (ja) * 2014-08-06 2018-12-26 ルネサスエレクトロニクス株式会社 半導体装置
US9324819B1 (en) 2014-11-26 2016-04-26 Delta Electronics, Inc. Semiconductor device
US10600753B2 (en) * 2015-08-28 2020-03-24 Texas Instruments Incorporated Flip chip backside mechanical die grounding techniques
DE102015223602A1 (de) 2015-11-27 2017-06-01 Robert Bosch Gmbh Leistungsmodul für einen Elektromotor
JP6694588B2 (ja) * 2016-06-01 2020-05-20 株式会社ジェイテクト 半導体モジュール
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
SG11201913689RA (en) * 2017-09-13 2020-03-30 Intel Corp Active silicon bridge
JP2019114675A (ja) * 2017-12-25 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置
CN109742069A (zh) * 2019-02-28 2019-05-10 深圳市泰德半导体有限公司 电源芯片封装结构
JP7548714B2 (ja) 2019-03-25 2024-09-10 ローム株式会社 電子装置、電子装置の製造方法、およびリードフレーム
CN111463188A (zh) * 2020-05-03 2020-07-28 矽力杰半导体技术(杭州)有限公司 应用于功率转换器的封装结构
DE102020207401A1 (de) * 2020-06-16 2021-12-16 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer verbesserten Wärmeleitung für eine Ansteuerelektronik
EP4261880A1 (en) * 2022-04-11 2023-10-18 Nexperia B.V. Semiconductor device package and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945730A (en) * 1997-02-12 1999-08-31 Motorola, Inc. Semiconductor power device
US20060056213A1 (en) * 2004-08-21 2006-03-16 Joosang Lee Power module package having excellent heat sink emission capability and method for manufacturing the same
US20060169976A1 (en) * 2005-01-07 2006-08-03 Kabushiki Kaisha Toshiba Semiconductor device
US20100140718A1 (en) * 2005-06-30 2010-06-10 Renesas Technology Corp. Semiconductor device
US20110147796A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251478A (ja) * 1992-03-09 1993-09-28 Murata Mfg Co Ltd 半導体装置
US5455440A (en) * 1992-12-09 1995-10-03 Texas Instruments Incorporated Method to reduce emitter-base leakage current in bipolar transistors
JPH0729919A (ja) * 1993-07-08 1995-01-31 Sumitomo Electric Ind Ltd 高出力電界効果トランジスタ
JPH08139318A (ja) * 1994-11-11 1996-05-31 Fuji Electric Co Ltd 横型電界効果トランジスタ
DE19522364C1 (de) * 1995-06-20 1996-07-04 Siemens Ag Halbleiter-Bauelement
US5814884C1 (en) * 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP4658481B2 (ja) 2004-01-16 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2005217072A (ja) 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
US7863738B2 (en) * 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
JP5297104B2 (ja) 2008-07-01 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2010129768A (ja) * 2008-11-27 2010-06-10 Toshiba Corp 半導体装置
US8400784B2 (en) * 2009-08-10 2013-03-19 Silergy Technology Flip chip package for monolithic switching regulator
JP2012028529A (ja) * 2010-07-22 2012-02-09 Toshiba Corp 半導体装置及びｄｃ−ｄｃコンバータ
US8643188B2 (en) * 2011-06-03 2014-02-04 Infineon Technologies Ag Connecting system for electrically connecting electronic devices and method for connecting an electrically conductive first connector and electrically conductive second connector

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945730A (en) * 1997-02-12 1999-08-31 Motorola, Inc. Semiconductor power device
US20060056213A1 (en) * 2004-08-21 2006-03-16 Joosang Lee Power module package having excellent heat sink emission capability and method for manufacturing the same
US20060169976A1 (en) * 2005-01-07 2006-08-03 Kabushiki Kaisha Toshiba Semiconductor device
US20100140718A1 (en) * 2005-06-30 2010-06-10 Renesas Technology Corp. Semiconductor device
US20110147796A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method

Also Published As

Publication number Publication date
EP2629329A3 (en) 2017-07-12
JP5787784B2 (ja) 2015-09-30
CN103268877B (zh) 2017-04-12
US20160049315A1 (en) 2016-02-18
KR20130094234A (ko) 2013-08-23
CN103268877A (zh) 2013-08-28
EP2629329A2 (en) 2013-08-21
JP2013168475A (ja) 2013-08-29
US9236321B2 (en) 2016-01-12
US20130207256A1 (en) 2013-08-15
TW201349456A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
TWI601269B (zh) 半導體裝置
TWI575704B (zh) 半導體裝置
TWI600135B (zh) Ｄｃ-ｄｃ轉換器用半導體裝置
JP5755533B2 (ja) 半導体装置
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US20090278167A1 (en) Semiconductor device including a plurality of chips and method of manufacturing semiconductor device
TW201145477A (en) Semiconductor device and power supply system
TWI785010B (zh) 用於積體側向擴散場效電晶體之連接配置
JP2011100932A (ja) 半導体パッケージ及びｄｃ−ｄｃコンバータ
JP5315378B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP5905622B2 (ja) 半導体装置
TW201742229A (zh) 基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法
JP2010258366A (ja) 半導体装置
JP5648095B2 (ja) 半導体装置
JP2011228719A (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP2005051109A (ja) パワー半導体モジュール
JP7294403B2 (ja) 半導体装置
JP2005064532A (ja) 半導体装置
JP2008085369A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees