KR20180008990A - 손실저감을 위한 소자 배치를 갖는 ｐｗｍ 단상 인버터 회로 및 그 동작방법 - Google Patents

손실저감을 위한 소자 배치를 갖는 ｐｗｍ 단상 인버터 회로 및 그 동작방법 Download PDF

Info

Publication number
KR20180008990A
KR20180008990A KR1020160089940A KR20160089940A KR20180008990A KR 20180008990 A KR20180008990 A KR 20180008990A KR 1020160089940 A KR1020160089940 A KR 1020160089940A KR 20160089940 A KR20160089940 A KR 20160089940A KR 20180008990 A KR20180008990 A KR 20180008990A
Authority
KR
South Korea
Prior art keywords
switch
mosfet
constituted
pwm
igbt
Prior art date
Application number
KR1020160089940A
Other languages
English (en)
Inventor
김학원
조관열
이승주
이종욱
최원일
최해준
김학준
Original Assignee
한국교통대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국교통대학교산학협력단 filed Critical 한국교통대학교산학협력단
Priority to KR1020160089940A priority Critical patent/KR20180008990A/ko
Publication of KR20180008990A publication Critical patent/KR20180008990A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/28—Arrangements for balancing of the load in a network by storage of energy
    • H02J3/32—Arrangements for balancing of the load in a network by storage of energy using batteries with converting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/062—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for AC powered loads
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H02M2001/0048—
    • H02M2001/0054—
    • H02M2001/123—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

본 발명은 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로 및 그 동작방법에 대한 것이다. 보다 상세하게는 상용 단상 전원의 중성점과 연결되어 상용전원의 주파수 60Hz로 턴 온-오프하는 상보적인 스위치는 IGBT 소자를 사용하고, 반면 상용 전원의 Live와 연결되어 높은 주파수로 구동되는 스위치는 스위칭 손실의 저감이 중요하므로 MOSFET 소자를 사용하는 회로 소자 배치 방법에 관한 것이다.

Description

손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로 및 그 동작방법{Power device arrangement of single phase inverter with reduced common mode noise for power loss reduction}
본 발명은 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로 및 그 동작방법에 대한 것이다.
정전 전원장치(UPS : Uninterruptible Power Supply 이하 UPS) , 에너지 저장 시스템(ESS : Energy Storage System 이하 ESS)에서는 교류전원 출력을 목적으로 PWM 단상인버터가 사용된다.
PWM 단상 인버터는 풀 브릿지(Full-Bridge)회로를 통하여 교류전원을 만들게 되는데, 기존 스위칭 방식(Unipolar PWM)에서는 입력의 접지와 교류전압 중성점간에 전위차이가 발생하게 되고, 이는 Common Mode Noise를 유발하게 된다.
도 1은 통상의 단상 풀 브리지 인버터 회로를 도시한 것이다. 계통 연계형 인버터는 출력 용량에 따라 단상과 삼상으로 구분되며 일반적으로 단상 인버터는 도 1에 도시된 바와 같이, 풀 브리지(Full-Bridge)회로를 이용하여 교류전원을 만든다. 최근 계통 연계형 단상 인버터의 시장이 증가함에 따라 저비용, 고효율의 인버터를 제작이 요구된다. 저비용, 고효율의 인버터를 제작하기 위해서는 인버터의 PWM방식과 파워 디바이스 선정이 중요하다.
하지만, 기존에 주로 사용되는 단상 인버터의 일반적인 PWM 방식인 바이폴라, 유니폴라 PWM(Pulse Width Modulation)을 하게 되면 스위칭 잡음이 발생하게 된다. 스위칭 잡음에는 공통 모드 잡음과 차동 모드 잡음으로 나눠지며, 특히 공통 모드 전압(Common Mode Voltage 이하 CMV, Vcom)은 입력의 접지와 교류전압 중성점간에 전위차이로 발생된다.
CMV는 부하와 접지 사이에 존재하는 기생 캐패시터 성분과 스위치와 접지에 연결된 방열판 사이에 존재하는 기생 캐패시터 성분으로 인해, 이하의 수학식 1과 같이 CMV가 변하면 공통 모드 전류(Common Mode Current 이하 CMC, icom)가 발생한다.
[수학식 1]
Figure pat00001
CMC는 누설전류를 일으킴으로 시스템의 안정성을 떨어뜨리고, 시스템의 수명을 저감시킨다. 특히 태양광 전지의 수명을 떨어뜨린다고 알려져 있다. 그리고 EMI(이하 Electro Magnetic Interference)의 원인이 된다. 따라서 EMI는 시스템의 계측오류를 유발시킴으로 제어시스템에 악영향을 주게 된다.
Common Mode Noise의 원인인 Common Mode Voltage를 개선하기 위한 방법으로 선행기술 문헌 [1]에서는 기존 스위칭 방식(Unipolar PWM)에서 누설전류를 줄이기 위한 양방향 스위칭 방식(Bipolar PWM)을 제안 하였다. 하지만 Bipolar PWM 방식은 스위칭 손실이 크고, 전압 THD를 증가시키게 된다.
이러한 문제점을 해결하기 위해 선행기술 문헌 [2]에서는 기존 풀-브릿지 회로에서 환류구간 스위치를 추가하고, Unipolar PWM방식을 사용하여 Common Mode Noise를 저감시키는 방법을 제안하였다. 그러나 이러한 방식은 스위치를 별도로 추가하여야 하므로 경제적이지 못하다는 단점이 존재한다.
[1] Toshiji Kato, Kaoru Inoue and Koji Akimasa "EMI reduction method for a single-phase pwm Inverter by suppressing common-mode currents with complementary switching,"Power Electronics and Motion Control Conference, IEEE 2006. Vol. 3 pp. 1-5 [2] A. Rao, "A modified single phase inverter topology with active common mode voltage cancellation," Proceedings of the IEEE, Vol. 1 No. 4, pp. 850-854, 1999.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 일실시예에 따르면, 상용 단상 전원의 중성점과 연결되어 상용전원의 주파수 60Hz로 턴 온-오프하는 상보적인 스위치 S1, S2는 IGBT 소자를 사용하고, 반면 상용 전원의 Live와 연결되어 높은 주파수로 구동되는 스위치 S3, S4는 스위칭 손실의 저감이 중요하므로 MOSFET 소자를 사용하는 회로 소자 배치 방법을 제공하는데 그 목적이 있다.
한편, 본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 제1목적은, PWM 단상 인버터 회로에 있어서, DC 입력 전원; 상기 DC 입력 전원의 양(+) 전압단에 일단이 연결되며, IGBT로 구성되는 제 1 스위치; 상기 제 1 스위치의 타단에 일단이 연결되고, 상기 DC 입력 전원의 음(-) 전압단에 타단이 연결되며, IGBT로 구성되는 제 2 스위치; 상기 제 1 스위치의 일단에 일단이 연결되며, MOSFET으로 구성되는 제 3 스위치; 상기 제 3 스위치의 타단에 일단이 연결되고, 상기 제 2 스위치의 타단에 타단이 연결되며, MOSFET으로 구성되는 제 4 스위치; 상기 제 3 스위치 및 상기 제 4 스위치의 동작을 제어하는 PWM 제어기; 상기 제 3 스위치의 타단 및 상기 제 4 스위치의 일단에 일단이 연결되는 인덕터; 상기 인덕터의 타단에 일단이 연결되고, 상기 제 1 스위치의 타단 및 상기 제 2 스위치의 일단에 타단이 연결되는 출력 캐패시터; 상기 캐패시터의 양단의 전압을 출력으로 하는 출력부; 및 상기 제 4 스위치의 타단과 접지 사이에 연결되는 커먼 캐패시터;를 포함하는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로로서 달성될 수 있다.
또한, 상기 출력 캐패시터의 타단은 상기 접지와 연결되며, 상기 출력부에 양의 전압을 출력시키기 위해, 상기 IGBT로 구성되는 제 1 스위치는 개방되고, 상기 IGBT로 구성되는 제 2 스위치를 단락되며, 상기 PWM 제어기는, 상기 MOSFET으로 구성되는 제 3 스위치를 상보적으로 스위칭하는 것을 특징으로 할 수 있다.
그리고, 상기 출력부에 양의 전압을 출력시킬 때, 상기 PWM 제어기는, 상기 출력부에 전력공급시 상기 MOSFET으로 구성되는 제 3 스위치를 단락하고, 상기 MOSFET으로 구성되는 제 4 스위치를 개방하며, 회생모드시 상기 MOSFET으로 구성되는 제 3 스위치를 개방하고, 상기 MOSFET으로 구성되는 제 4 스위치를 단락하는 것을 특징으로 할 수 있다.
또한, 상기 출력부에 음의 전압을 출력시키기 위해, 상기 IGBT로 구성되는 제 1 스위치는 단락되고, 상기 IGBT로 구성되는 제 2 스위치를 개방되며, 상기 PWM 제어기는, 상기 MOSFET으로 구성되는 제 4 스위치를 상보적으로 스위칭하는 것을 특징으로 할 수 있다.
그리고, 상기 출력부에 음의 전압을 출력시킬 때, 상기 PWM 제어기는, 상기 출력부에 전력공급시 상기 MOSFET으로 구성되는 제 3 스위치를 개방하고, 상기 MOSFET으로 구성되는 제 4 스위치를 단락하며, 회생모드시 상기 MOSFET으로 구성되는 제 3 스위치를 단락하고, 상기 MOSFET으로 구성되는 제 4 스위치를 개방하는 것을 특징으로 할 수 있다.
또한, 상기 제1스위치와, 상기 제2스위치를 IGBT로 구성하고, 상기 제3스위치와 상기 제4스위치를 MOSFET으로 구성하는 경우, 제1스위치 내지 제4스위치 모두를 IGBT로 구성하는 경우와 대비하여, 스위칭 전력손실이 감소되는 것을 특징으로 할 수 있다.
그리고, 상기 제1스위치와, 상기 제2스위치를 IGBT로 구성하고, 상기 제3스위치와 상기 제4스위치를 MOSFET으로 구성하는 경우, 제1스위치 내지 제4스위치 모두를 MOSFET으로 구성하는 경우와 대비하여, 컨덕션 전력손실이 감소되는 것을 특징으로 할 수 있다.
또한, 스위칭 주파수가 커질수록 상기 전력손실 감소가 커지는 것을 특징으로 할 수 있다.
본 발명의 제2목적은, DC 입력 전원, 상기 DC 입력 전원의 양(+) 전압단에 일단이 연결되며 IGBT로 구성되는 제 1 스위치, 상기 IGBT로 구성되는 제 1 스위치의 타단에 일단이 연결되고, 상기 DC 입력 전원의 음(-) 전압단에 타단이 연결되며 IGBT로 구성되는 제 2 스위치, 상기 IGBT로 구성되는 제 1 스위치의 일단에 일단이 연결되는 MOSFET으로 구성되는 제 3 스위치, 상기 MOSFET으로 구성되는 제 3 스위치의 타단에 일단이 연결되고, 상기 제 2 스위치의 타단에 타단이 연결되며 MOSFET으로 구성되는 제 4 스위치, 상기 제 3 스위치 및 상기 제 4 스위치의 동작을 제어하는 PWM 제어기, 상기 제 3 스위치의 타단 및 상기 제 4 스위치의 일단에 일단이 연결되는 인덕터, 상기 인덕터의 타단에 일단이 연결되고, 상기 제 1 스위치의 타단 및 상기 제 2 스위치의 일단에 타단이 연결되는 출력 캐패시터, 상기 캐패시터의 양단의 전압을 출력으로 하는 출력부 및 상기 제 4 스위치의 타단과 접지 사이에 연결되는 커먼 캐패시터를 포함하고, 상기 출력 캐패시터의 타단은 상기 접지와 연결되는 PWM 단상 인버터 회로의 동작 방법에 있어서, 상기 출력부에 양의 전압을 출력시키기 위해, 상기 IGBT로 구성되는 제 1 스위치를 개방시키고, 상기 IGBT로 구성되는 제 2 스위치를 단락시키며, 상기 PWM 제어기는, 상기 MOSFET으로 구성되는 제 3 스위치를 상보적으로 스위칭하는 제1단계; 및 상기 출력부에 음의 전압을 출력시키기 위해, 상기 IGBT로 구성되는 제 1 스위치를 단락시키고, 상기 IGBT로 구성되는 제 2 스위치를 개방시키며, 상기 PWM 제어기는, 상기 MOSFET으로 구성되는 제 4 스위치를 상보적으로 스위칭하는 제2단계;를 포함하는 것을 특징으로 하는 PWM 단상 인버터 회로의 동작 방법으로서 달성될 수 있다.
또한, 상기 제1단계에서, 상기 PWM 제어기는, 상기 출력부에 전력공급시 상기 MOSFET으로 구성되는 제 3 스위치를 단락하고, 상기 MOSFET으로 구성되는 제 4 스위치를 개방하며, 회생모드시 상기 MOSFET으로 구성되는 제 3 스위치를 개방하고, 상기 MOSFET으로 구성되는 제 4 스위치를 단락하는 것을 특징으로 할 수 있다.
그리고, 상기 제2단계에서, 상기 PWM 제어기는, 상기 출력부에 전력공급시 상기 MOSFET으로 구성되는 제 3 스위치를 개방하고, 상기 MOSFET으로 구성되는 제 4 스위치를 단락하며, 회생모드시 상기 MOSFET으로 구성되는 제 3 스위치를 단락하고, 상기 MOSFET으로 구성되는 제 4 스위치를 개방하는 것을 특징으로 할 수 있다.
또한, 상기 제1스위치와, 상기 제2스위치를 IGBT로 구성하고, 상기 제3스위치와 상기 제4스위치를 MOSFET으로 구성하는 경우, 제1스위치 내지 제4스위치 모두를 IGBT로 구성하는 경우와 대비하여, 스위칭 전력손실이 감소되는 것을 특징으로 할 수 있다.
그리고, 상기 제1스위치와, 상기 제2스위치를 IGBT로 구성하고, 상기 제3스위치와 상기 제4스위치를 MOSFET으로 구성하는 경우, 제1스위치 내지 제4스위치 모두를 MOSFET으로 구성하는 경우와 대비하여, 컨덕션 전력손실이 감소되는 것을 특징으로 할 수 있다.
또한, 스위칭 주파수가 커질수록 상기 전력손실 감소가 커지는 것을 특징으로 할 수 있다.
본 발명의 일실시예에 따르면, 제안하는 소자 배치방법을 사용하였을 때 손실 차이가 별로 없지만 스위칭 주파수가 높아질수록 제안한 방식의 전체 손실이 기존 하나의 종류의 반도체 스위치를 사용한 방식에 비해 상대적으로 많이 작다. 제안하는 소자 배치방법에서 주파수가 커질 때 전체손실을 보면 컨덕션 손실은 거의 일정하지만, 스위칭 손실이 증가하는 것을 알 수가 있다. 따라서 제안하는 방식은 높은 주파수로 동작하는 인버터 일수록 상대적으로 큰 손실 저감 효과를 얻을 수 있다. 주파수를 높임으로 얻을 수 있는 장점은 전류의 리플이 감소하므로 전류의 품질을 높일 수 있으며, 수동소자의 부품을 작게 하여 회로의 전력밀도를 높일 수 있다. 따라서 제안하는 방법의 소자 배치는 PWM 구간의 스위칭 주파수를 높여도 앞에서 언급 했듯이 공통모드 전압은 매우 작게하여 EMI를 저감시킬 수 있을 뿐만 아니라 제안하는 소자 배치 구조로 손실을 크게 저감 시킬 수 있다.
한편, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 일실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.
도 1은 통상의 단상 풀 브리지 인버터 회로
도 2a는 본 발명의 PWM 인버터의 Unipolar 스위칭 회로에서 양의 전압구간일 때 전류의 흐름구간을 표시한 회로도,
도 2b는 도 2a의 회로에서 vinv와 vcom의 전압에 대한 그래프,
도 3a는 본 발명의 PWM 인버터의 Unipolar 스위칭 회로에서 음의 전압구간일 때 전류의 흐름구간을 표시한 회로도,
도 3b는 도 3a의 회로에서 vinv와 vcom의 전압에 대한 그래프,
도 4는 IGBT의 Vce, Ic 특성그래프
도 5는 MOSFET의 Vdc, Ids 특성그래프
도 6은 본 발명의 일실시예에 따른 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로의 배치도,
도 7a는 본 발명의 일실시예에 따라 스위치 S1, S2에 적용되는 IGBT의 회로도,
도 7b는 본 발명의 일실시예에 따라 스위치 S3, S4에 적용되는 MOSPET의 회\로도,
도 8은 다이오드정류와 동기 정류의 IF,VF 특성그래프.
도 9는 MOSFET만 사용했을 때, 상용 주파수 한 주기 동안 각각의 스위치의 스위칭 전력손실과 컨덕션 전력 손실 그래프,
도 10은 IGBT만 사용했을 때, 상용 주파수 한 주기 동안 각각의 스위치의 스위칭 전력손실과 컨덕션 전력 손실 그래프,
도 11은 본 발명의 일실시예에 따라, S1, S1는 IGBT으로, S3, S4는 MOSPET을 사용했을 때, 상용 주파수 한 주기 동안 각각의 스위치의 스위칭 전력손실과 컨덕션 전력 손실 그래프,
도 12는 주파수별 컨덕션 손실과 스위칭 손실의 비교 그래프를 도시한 것이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
아래의 특정 실시예들을 기술하는데 있어서, 여러 가지의 특정적인 내용들은 발명을 더 구체적으로 설명하고 이해를 돕기 위해 작성되었다. 하지만 본 발명을 이해할 수 있을 정도로 이 분야의 지식을 갖고 있는 독자는 이러한 여러 가지의 특정적인 내용들이 없어도 사용될 수 있다는 것을 인지할 수 있다. 어떤 경우에는, 발명을 기술하는 데 있어서 흔히 알려졌으면서 발명과 크게 관련 없는 부분들은 본 발명을 설명하는데 있어 별 이유 없이 혼돈이 오는 것을 막기 위해 기술하지 않음을 미리 언급해 둔다.
이하에서는 본 발명의 일실시예에 따른 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로 및 그 동작방법에 대해 설명하도록 한다.
먼저, 손실저감을 위한 소자배치를 설명하기 전에, 본 발명의 일실시예에 따른 공동모드노이즈를 저감시킬 수 있는 회로구성과 스위칭 방법에 대해 설명하도록 한다.
도 2a는 본 발명의 PWM 인버터의 Unipolar 스위칭 회로에서 양의 전압구간일 때 전류의 흐름구간을 표시한 회로도를 도시한 것이다. 그리고, 도 2b는 도 2a의 회로에서 vinv와 vcom의 전압에 대한 그래프를 도시한 것이다.
또한, 도 3a는 본 발명의 PWM 인버터의 Unipolar 스위칭 회로에서 음의 전압구간일 때 전류의 흐름구간을 표시한 회로도를 도시한 것이고, 도 3b는 도 3a의 회로에서 vinv와 vcom의 전압에 대한 그래프를 도시한 것이다.
그리고 하기 표 1는 종래의 PWM 인버터의 Unipolar 스위칭 회로의 스위칭 방식을 나타낸다.
Mode S1 S2 S3 S4
V* out>0 PWM (20k Hz) Power Supply 0 1 1 0
Recovery 0 1 0 1
V* out<0 PWM (20k Hz) Power Supply 1 0 0 1
Recovery 1 0 1 0
제안하는 스위칭 회로에서는 도 2a 및 도 3a에 나타난 바와 같이 중성점이 지령전압상태와 상관없이 항상 입력전압과 단락된다.
표 1에서와 같이, 상용 단상 전원 중성점과 연결된 하프 브리지 스위치인 S1, S2는 출력지령과 같은 60Hz로 양의 구간 일 때 S2를 턴-온, 음의 구간일 때 S1을 턴-온 하여 고정 시키고, 상용 전원의 Live와 연결된 하브프리지 스위치인 S3, S4가 PWM 주파수로 상보적인 스위칭을 하면서 전력공급 모드와 환류모드로 동작을 하게 된다.
도 2a에 도시된 회로에서 출력전압이 양인 구간에서는 도 2b에 도시된 바와같이 CMV는 직류링크 전압의 (-)단의 전압이 0V가 되어, CMV는 0[V]이 유지됨을 알 수 있다. 도 3a에 도시된 회로에서 출력전압이 양인 구간에서는 도 3b 와 같이 CMV는 직류링크 전압의 (-)단의 전압이 -Vdc이 유지가 된다.
따라서, 기존 유니폴라 방식에서 PWM주파수에 따라 CMV가 0, -Vdc 변하여 EMI의 영향을 미치는 문제점을 표 1와 같은 스위칭 방식으로 CMV를 스위치 주파수와 관계없이 양의 구간에서 0V, 음의 구간에서 -Vdc 유지시켜 문제를 해결할 수 있게 된다.
이하에서는 앞서 언급한 방법으로 스위칭되는 PWM 단상 인버터 회로에서 손실 저감을 위한 소자배치 방법에 대해 설명하도록 한다.
도 4는 IGBT의 Vce, Ic 특성그래프를 도시한 것이고, 도 5는 MOSFET의 Vdc, Ids 특성그래프를 도시한 것이다. 그리고, 도 6은 본 발명의 일실시예에 따른 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로의 배치도를 도시한 것이다. 또한, 도 7a는 본 발명의 일실시예에 따라 스위치 S1, S2에 적용되는 IGBT의 회로도를 도시한 것이고, 도 7b는 본 발명의 일실시예에 따라 스위치 S3, S4에 적용되는 MOSPET의 회로도를 도시한 것이다.
상용전원과 계통연계형 단상 인버터는 정격전압, 정격전류, 스위칭 주파수를 고려하여 일반적으로 IGBT 또는 MOSFET 소자를 사용하게 된다. 하지만 IGBT 소자를 사용 할 경우 도 4 및 이하의 수학식 2와 같이 Ic의 꼬리 전류(Tail current)로 인해 큰 턴-오프 손실이 발생한다.
[수학식 2]
Figure pat00002
스위칭 손실을 줄이기 위해 턴-오프 시간이 작은 IGBT를 사용 할 수 있으나, IGBT 가격은 증가하게 된다. 종래 스위치 턴-오프 시 ZVS, ZCS 동작을 해서 손실을 줄이는 방법이 존재하나, 이와 같은 방법은 출력의 품질을 저하 시키는 원인이 된다.
다른 방법으로, IGBT를 MOSFET로 대체해서 사용할 경우, 도 5에 도시된 바와 같이 꼬리 전류가 사라져서 스위칭 손실을 줄일 수 있다. 하지만, 이하의 수학식 3의 컨덕션 손실 부분에서 MOSFET의 Ron이 크기 때문에 컨덕션 손실이 크게 발생하게 된다. 예로 들어, 컨덕션 손실을 줄이기 위해 스위치 내압과 전류가 높고 RDS(on) 저항이 작은 Sic-MOSFET을 사용할 경우 이 또한 디바이스 비용이 증가하게 된다.
[수학식 3]
Figure pat00003
따라서, 본 발명의 일실시예에서는, 도 6에 도시된 바와 같이 상용 단상 전원의 중성점과 연결되어 상용전원의 주파수 60Hz로 턴 온-오프하는 상보적인 스위치 S1, S2는 IGBT 소자를 사용하고, 반면 상용 전원의 Live와 연결되어 높은 주파수로 구동되는 스위치 S3, S4는 스위칭 손실의 저감이 중요하므로 MOSFET 소자를 적용하는 것을 기술적 특징으로 하고 있다.
또한, 본 발명의 일실시예에 따른 소자배치에 따르면, 동기정류방식을 통해 효율을 개선할 수 있게 된다. 도 8은 다이오드정류와 동기 정류의 IF,VF 특성그래프를 도시한 것이다.
동기정류는 도 7a에 도시된 바와 같이, MOSFET 에서 전류가 다이오드를 통해 흐를 때, 스위치를 ON 시켜주는 스위칭 방법이다. 해당 트랜지스터를 함께 켜줄 때, 낮은 임피던스로 환류전류를 트랜지스터로 흘려보내게 된다.
MOSFET의 경우 양방향으로 전류를 흘릴 수 있어 동기정류 방식을 사용할 수 있지만, 도 7b에 도시된 바와 같이, IGBT 특성상 역전류를 흘릴 수 없어, 동기정류를 사용할 수 없다.
도 8에 도시된 바와 같이, 20A의 전류를 흘리기 위해 다이오드 정류에서는 0.5V의 전압 강화로 인한 전력 손실이 발생하게 되는 반면, 동기 정류에서는 보다 낮은 전압인 0.3V의 전압강화가 발생되므로, 손실을 줄일 수 있음을 알 수 있다.
또한 Rds(on)저항이 낮을수록 손실 저감 효과는 증대하게 되지만, 일정 수준의 전류를 넘게 되면 효과는 반감된다.
따라서, 도 2a 및 도 2b에서의 양의 구간 환류 전류에서 S4 스위치를 ON 시켜 동기정류로 동작하고, 도 3a 및 도 3b에서의 음의 구간 환류 전류에서 S3 스위치를 ON시켜 동기정류로 동작을 통해 도 6에서와 같이 양방향 MOSFET 소자를 사용하여 손실을 저감 시킬 수 있게 된다.
이하에서는 본 발명의 일실시예에 따른 S1,S2는 IGBT로 구성하고, S3, S4를 MOSFET으로 구성하게 되는 경우와, 모든 스위치를 IGBT로 구성한 경우, 모든 스위치를 MOSFET으로 구성한 경우를 비교한 모의해석 결과에 대해 설명하도록 한다.
도 9는 MOSFET만 사용했을 때, 상용 주파수 한 주기 동안 각각의 스위치의 스위칭 전력손실과 컨덕션 전력 손실 그래프를 도시한 것이다. 그리고, 도 10은 IGBT만 사용했을 때, 상용 주파수 한 주기 동안 각각의 스위치의 스위칭 전력손실과 컨덕션 전력 손실 그래프를 도시한 것이다. 또한, 도 11은 본 발명의 일실시예에 따라, S1, S1는 IGBT으로, S3, S4는 MOSPET을 사용했을 때, 상용 주파수 한 주기 동안 각각의 스위치의 스위칭 전력손실과 컨덕션 전력 손실 그래프를 도시한 것이다. 그리고, 도 12는 주파수별 컨덕션 손실과 스위칭 손실의 비교 그래프를 도시한 것이다.
IGBT만 사용하였을 때, MOSFET만 사용하였을 때, 본 발명의 일실시예에 따라IGBT와 MOSFET을 사용했을 때의 스위치 소자의 스위칭 전력 손실과 컨덕션 전력 손실을 비교하기 위해 Psim과 Matlab Simulik을 사용하여 모의실험을 하였다.
본 발명의 일실시예에 따른 소자배치의 효과를 검증하기 위하여 IGBT와 MOSFET를 사용한 모의실험 파라미터 값은 이하의 표 2와 같다.
Item Value
DC Link Voltage 350[V]
Grid Voltage 220 [vr,m,s], 60[Hz]
Rated Power 1[kW]
Switching Frequency PWM 1 = 60[Hz]
PWM 2 = 15[kHz]
Filter Inductor, ESR 1[mH], 0.8[ Ω ]
Filter Capacitor 1.5[uF]
Parasitic Capacitance 1000[pF]
IGBT Trun-on Delay Time 32 [ns]
Trun-off Delay Time 200 [ns]
VCE (Sat) 1.5 [V]
MOSFET Trun-on Delay Time 60 [ns]
Trun-off Delay Time 32 [ns]
RDS(on) 185 [ mΩ ]
도 9 에 도시된 바와 같이, MOSFET만 사용하는 경우 앞서 언급한 수학식 3에 의하여 RDS(on)이 높아 컨덕션 손실이 많은 것을 볼 수 있고, 도 10에서 IGBT만 사용하는 경우 앞서 언급한 수학식 2에 의해 Ic의 꼬리 전류가 길어 스위칭 손실이 많은 것을 볼 수 있다.
본 발명의 일실시예에 따르면, 도 11에 도시된 바와 같이, 도 9와 대비 하여 컨덕션 손실이 작고, 도 10에 비해 스위칭 손실이 작은 것을 알 수가 있다.
또한, 도 12는 IGBT만을 적용한 경우, MOSFET만을 적용한 경우, 본 발명의 일실시예에 따른 소자 배치에 의한 스위치의 손실을 스위칭 주파수에 따라 비교한 그래프이다. 손실 비교는 주파수 15 kHz, 30 kHz, 50 kHz, 100 kHz에서 컨덕션 손실과, 스위칭 손실, 스위치손실을 비교하였다.
도 12에 도시된 바와 같이, 15kHz일 때는 IGBT 만 사용하였을 때, 본 발명의 일실시예에 따른 소자 배치방법을 사용하였을 때 손실 차이가 별로 없지만 스위칭 주파수가 높아질수록 본 발명의 일실시예에 따른 방식의 전체 손실이 기존 하나의 종류의 반도체 스위치를 사용한 방식에 비해 상대적으로 많이 작다. 보
즉, 본 발명의 일실시예에 따른 소자 배치방법에서 주파수가 커질 때 전체손실을 보면 컨덕션 손실은 거의 일정하지만, 스위칭 손실이 감소하는 것을 알 수가 있다.
따라서 본 발명의 일실시예에 따른 방식은 높은 주파수로 동작하는 인버터일수록 상대적으로 큰 손실 저감 효과를 얻을 수 있다. 주파수를 높임으로 얻을 수 있는 장점은 전류의 리플이 감소하므로 전류의 품질을 높일 수 있으며, 수동소자의 부품을 작게 하여 회로의 전력밀도를 높일 수 있다.
따라서 본 발명의 일실시예에 따른 방법의 소자 배치는 PWM 구간의 스위칭 주파수를 높여도 앞서 언급한 바와 같이 공통모드 전압은 매우 작게하여 EMI를 저감시킬 수 있을 뿐만 아니라, 소자 배치 구조로 손실을 크게 저감 시킬 수 있다.
또한, 상기와 같이 설명된 장치 및 방법은 상기 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (14)

  1. PWM 단상 인버터 회로에 있어서,
    DC 입력 전원;
    상기 DC 입력 전원의 양(+) 전압단에 일단이 연결되며, IGBT로 구성되는 제 1 스위치;
    상기 제 1 스위치의 타단에 일단이 연결되고, 상기 DC 입력 전원의 음(-) 전압단에 타단이 연결되며, IGBT로 구성되는 제 2 스위치;
    상기 제 1 스위치의 일단에 일단이 연결되며, MOSFET으로 구성되는 제 3 스위치;
    상기 제 3 스위치의 타단에 일단이 연결되고, 상기 제 2 스위치의 타단에 타단이 연결되며, MOSFET으로 구성되는 제 4 스위치;
    상기 제 3 스위치 및 상기 제 4 스위치의 동작을 제어하는 PWM 제어기;
    상기 제 3 스위치의 타단 및 상기 제 4 스위치의 일단에 일단이 연결되는 인덕터;
    상기 인덕터의 타단에 일단이 연결되고, 상기 제 1 스위치의 타단 및 상기 제 2 스위치의 일단에 타단이 연결되는 출력 캐패시터;
    상기 캐패시터의 양단의 전압을 출력으로 하는 출력부; 및
    상기 제 4 스위치의 타단과 접지 사이에 연결되는 커먼 캐패시터;를 포함하는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로.
  2. 제 1 항에 있어서,
    상기 출력 캐패시터의 타단은 상기 접지와 연결되며,
    상기 출력부에 양의 전압을 출력시키기 위해,
    상기 IGBT로 구성되는 제 1 스위치는 개방되고, 상기 IGBT로 구성되는 제 2 스위치를 단락되며,
    상기 PWM 제어기는, 상기 MOSFET으로 구성되는 제 3 스위치를 상보적으로 스위칭하는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로.
  3. 제 2항에 있어서,
    상기 출력부에 양의 전압을 출력시킬 때,
    상기 PWM 제어기는,
    상기 출력부에 전력공급시 상기 MOSFET으로 구성되는 제 3 스위치를 단락하고, 상기 MOSFET으로 구성되는 제 4 스위치를 개방하며,
    회생모드시 상기 MOSFET으로 구성되는 제 3 스위치를 개방하고, 상기 MOSFET으로 구성되는 제 4 스위치를 단락하는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로.
  4. 제 3항에 있어서,
    상기 출력부에 음의 전압을 출력시키기 위해,
    상기 IGBT로 구성되는 제 1 스위치는 단락되고, 상기 IGBT로 구성되는 제 2 스위치를 개방되며,
    상기 PWM 제어기는, 상기 MOSFET으로 구성되는 제 4 스위치를 상보적으로 스위칭하는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로.
  5. 제 4항에 있어서,
    상기 출력부에 음의 전압을 출력시킬 때,
    상기 PWM 제어기는,
    상기 출력부에 전력공급시 상기 MOSFET으로 구성되는 제 3 스위치를 개방하고, 상기 MOSFET으로 구성되는 제 4 스위치를 단락하며,
    회생모드시 상기 MOSFET으로 구성되는 제 3 스위치를 단락하고, 상기 MOSFET으로 구성되는 제 4 스위치를 개방하는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로.
  6. 제 5항에 있어서,
    상기 제1스위치와, 상기 제2스위치를 IGBT로 구성하고, 상기 제3스위치와 상기 제4스위치를 MOSFET으로 구성하는 경우, 제1스위치 내지 제4스위치 모두를 IGBT로 구성하는 경우와 대비하여, 스위칭 전력손실이 감소되는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로.
  7. 제 6항에 있어서,
    상기 제1스위치와, 상기 제2스위치를 IGBT로 구성하고, 상기 제3스위치와 상기 제4스위치를 MOSFET으로 구성하는 경우, 제1스위치 내지 제4스위치 모두를 MOSFET으로 구성하는 경우와 대비하여, 컨덕션 전력손실이 감소되는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로.
  8. 제 7항에 있어서,
    스위칭 주파수가 커질수록 상기 전력손실 감소가 커지는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로.
  9. DC 입력 전원, 상기 DC 입력 전원의 양(+) 전압단에 일단이 연결되며 IGBT로 구성되는 제 1 스위치, 상기 IGBT로 구성되는 제 1 스위치의 타단에 일단이 연결되고, 상기 DC 입력 전원의 음(-) 전압단에 타단이 연결되며 IGBT로 구성되는 제 2 스위치, 상기 IGBT로 구성되는 제 1 스위치의 일단에 일단이 연결되는 MOSFET으로 구성되는 제 3 스위치, 상기 MOSFET으로 구성되는 제 3 스위치의 타단에 일단이 연결되고, 상기 제 2 스위치의 타단에 타단이 연결되며 MOSFET으로 구성되는 제 4 스위치, 상기 제 3 스위치 및 상기 제 4 스위치의 동작을 제어하는 PWM 제어기, 상기 제 3 스위치의 타단 및 상기 제 4 스위치의 일단에 일단이 연결되는 인덕터, 상기 인덕터의 타단에 일단이 연결되고, 상기 제 1 스위치의 타단 및 상기 제 2 스위치의 일단에 타단이 연결되는 출력 캐패시터, 상기 캐패시터의 양단의 전압을 출력으로 하는 출력부 및 상기 제 4 스위치의 타단과 접지 사이에 연결되는 커먼 캐패시터를 포함하고, 상기 출력 캐패시터의 타단은 상기 접지와 연결되는 PWM 단상 인버터 회로의 동작 방법에 있어서,
    상기 출력부에 양의 전압을 출력시키기 위해, 상기 IGBT로 구성되는 제 1 스위치를 개방시키고, 상기 IGBT로 구성되는 제 2 스위치를 단락시키며, 상기 PWM 제어기는, 상기 MOSFET으로 구성되는 제 3 스위치를 상보적으로 스위칭하는 제1단계; 및
    상기 출력부에 음의 전압을 출력시키기 위해, 상기 IGBT로 구성되는 제 1 스위치를 단락시키고, 상기 IGBT로 구성되는 제 2 스위치를 개방시키며, 상기 PWM 제어기는, 상기 MOSFET으로 구성되는 제 4 스위치를 상보적으로 스위칭하는 제2단계;를 포함하는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로의 동작 방법.
  10. 제 9항에 있어서,
    상기 제1단계에서,
    상기 PWM 제어기는, 상기 출력부에 전력공급시 상기 MOSFET으로 구성되는 제 3 스위치를 단락하고, 상기 MOSFET으로 구성되는 제 4 스위치를 개방하며, 회생모드시 상기 MOSFET으로 구성되는 제 3 스위치를 개방하고, 상기 MOSFET으로 구성되는 제 4 스위치를 단락하는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로의 동작 방법.
  11. 제 10항에 있어서,
    상기 제2단계에서,
    상기 PWM 제어기는, 상기 출력부에 전력공급시 상기 MOSFET으로 구성되는 제 3 스위치를 개방하고, 상기 MOSFET으로 구성되는 제 4 스위치를 단락하며, 회생모드시 상기 MOSFET으로 구성되는 제 3 스위치를 단락하고, 상기 MOSFET으로 구성되는 제 4 스위치를 개방하는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로의 동작방법.
  12. 제 11항에 있어서,
    상기 제1스위치와, 상기 제2스위치를 IGBT로 구성하고, 상기 제3스위치와 상기 제4스위치를 MOSFET으로 구성하는 경우, 제1스위치 내지 제4스위치 모두를 IGBT로 구성하는 경우와 대비하여, 스위칭 전력손실이 감소되는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로의 동작방법.
  13. 제 12항에 있어서,
    상기 제1스위치와, 상기 제2스위치를 IGBT로 구성하고, 상기 제3스위치와 상기 제4스위치를 MOSFET으로 구성하는 경우, 제1스위치 내지 제4스위치 모두를 MOSFET으로 구성하는 경우와 대비하여, 컨덕션 전력손실이 감소되는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로의 동작방법.
  14. 제 13항에 있어서,
    스위칭 주파수가 커질수록 상기 전력손실 감소가 커지는 것을 특징으로 하는 손실저감을 위한 소자 배치를 갖는 ＰＷＭ 단상 인버터 회로의 동작방법.
KR1020160089940A 2016-07-15 2016-07-15 손실저감을 위한 소자 배치를 갖는 ｐｗｍ 단상 인버터 회로 및 그 동작방법 KR20180008990A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160089940A KR20180008990A (ko) 2016-07-15 2016-07-15 손실저감을 위한 소자 배치를 갖는 ｐｗｍ 단상 인버터 회로 및 그 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160089940A KR20180008990A (ko) 2016-07-15 2016-07-15 손실저감을 위한 소자 배치를 갖는 ｐｗｍ 단상 인버터 회로 및 그 동작방법

Publications (1)

Publication Number Publication Date
KR20180008990A true KR20180008990A (ko) 2018-01-25

Family

ID=61094007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160089940A KR20180008990A (ko) 2016-07-15 2016-07-15 손실저감을 위한 소자 배치를 갖는 ｐｗｍ 단상 인버터 회로 및 그 동작방법

Country Status (1)

Country Link
KR (1) KR20180008990A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023106997A1 (en) * 2021-12-08 2023-06-15 Advanced Instrument Pte. Ltd. Circuit arrangement and method of forming the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
이승주 외, PWM 단상인버터의 common mode noise 저감이 가능한 Switching 방법, 전력전자학회 2015년도 하계학술대회 논문집 pp.311-312. (2015.07.09.) *
전력전자학회 2015년도 하계학술대회 논문집 논문(2015.07.09.) 1부. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023106997A1 (en) * 2021-12-08 2023-06-15 Advanced Instrument Pte. Ltd. Circuit arrangement and method of forming the same

Similar Documents

Publication Publication Date Title
Fathi et al. Enhanced-boost Z-source inverters with switched Z-impedance
CN111869084B (zh) 功率转换器
US9344004B2 (en) Power conversion system
JP2007527687A (ja) ワンサイクル制御によって制御されるブリッジレスブースト式（ｂｌｂ）力率補正トポロジー
US10381951B1 (en) Family of modular quasi-resonant inverters
EP3430714B1 (en) Bidirectional dc-dc converter and control method therefor
CN105612689B (zh) 电源装置
Xue et al. Bi-directional PHEV battery charger based on normally-off GaN-on-Si multi-chip module
CN205725513U (zh) 一种单相ac‑dc/dc‑ac双用电路及三相ac‑dc/dc‑ac双用电路
Noguchi Common-emitter topology of multilevel current-source pulse width modulation inverter with chopper-based DC current sources
Rizzoli et al. Comparative experimental evaluation of zero-voltage-switching Si inverters and hard-switching Si and SiC inverters
Nain et al. Comparative evaluation of three-phase ac-ac voltage/current-source converter systems employing latest gan power transistor technology
Huang et al. A cost-reliability trade-off fault-tolerant series-resonant converter combining redundancy and reconstruction
JP2016025831A (ja) Ｄｃ−ｄｃコンバータの補助回路及びその補助回路を用いた双方向昇降圧ｄｃ−ｄｃコンバータ
KR20180008990A (ko) 손실저감을 위한 소자 배치를 갖는 ｐｗｍ 단상 인버터 회로 및 그 동작방법
Anthon et al. A high power boost converter for PV Systems operating up to 300 kHz using SiC devices
Babaei et al. A new structure of quasi Z-source-based cascaded multilevel inverter
Ghodsi et al. A new switched boost inverter using transformer suitable for the microgrid-connected PV with high boost ability
Brinker et al. Comparison of Modulation Techniques for a Single-Phase Full-Bridge Photovoltaic Micro-Inverter Considering Reactive Power Capability
Martinez et al. Hard switching and soft switching inverters efficiency evaluation
Mozaffari et al. A multifunction series inductive AC-link universal power converter with reduced-switch count
CN109039121B (zh) 一种高频隔离型交直流变换电路及其控制方法
WO2021209036A1 (zh) 电机驱动控制电路、驱动方法、线路板及空调器
Heydari et al. A 400W, 99.3% Efficient GaN Buck-Boost Converter
Khan et al. A novel highly reliable three-phase buck-boost ac-ac converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application