KR100299510B1 - 액정표시소자의 위상차 검출회로 - Google Patents

액정표시소자의 위상차 검출회로 Download PDF

Info

Publication number
KR100299510B1
KR100299510B1 KR1019980023355A KR19980023355A KR100299510B1 KR 100299510 B1 KR100299510 B1 KR 100299510B1 KR 1019980023355 A KR1019980023355 A KR 1019980023355A KR 19980023355 A KR19980023355 A KR 19980023355A KR 100299510 B1 KR100299510 B1 KR 100299510B1
Authority
KR
South Korea
Prior art keywords
signal
synchronization signal
phase difference
flip
flop
Prior art date
Application number
KR1019980023355A
Other languages
English (en)
Other versions
KR20000002532A (ko
Inventor
여정범
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980023355A priority Critical patent/KR100299510B1/ko
Publication of KR20000002532A publication Critical patent/KR20000002532A/ko
Application granted granted Critical
Publication of KR100299510B1 publication Critical patent/KR100299510B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 외부 입력동기신호에 동기되어 마스터 클럭신호를 발생하는 LCD 용 PLL회로에 관한 것으로서, 보다 상세하게는 외부동기신호와 내부 동기신호가 과변위로 발생하더라도 위상차 비교영역을 확장시키지 않고도 이를 보상하여 줄 수 있는 액정표시소자의 위상차 검출회로에 관한 것이다.
본 발명은 외부로부터 인가되는 외부 동기신호와 내부에서 발생된 동기신호를 입력하여 두 신호의 위상차를 비교하는 액정표시소자의 위상차 검출회로에 있어서, 상기 외부동기신호와 상기 내부동기신호를 입력하여 내부 동기신호가 외부 동기신호에 비하여 과변위로 선행되는가를 검출하여 극성변환신호를 발생하는 극성제어부와; 상기 극성제어부로부터 극성변환신호에 따라서 상기 내부동기신호가 외부 동기신호에 비하여 과변위로 선행되는 경우에는 출력극성이 반전된 위상차 검출신호를 발생하고 그이외에는 정상적인 위상차 검출신호를 발생하는 위상차 검출부를 포함한다.

Description

액정표시소자의 위상차 검출회로
본 발명은 외부 입력동기신호에 동기되어 마스터 클럭신호를 발생하는 TFT-LCD 용 PLL(Phase-Locked Loop)회로에 관한 것으로서, 보다 상세하게는 과변위 위상차 검출시 위상차신호의 극성을 변환시켜 위상차 검출신호를 발생하도록 하는 위상차 검출회로에 관한 것이다.
일반적인 액정표시소자는 외부에서 마스터 클럭이 입력되는 경우와 마스터 클럭없이 복합동기신호(Csync)만이 입력되는 경우가 있는데, 복합동기신호만 입력되는 경우에는 액정표시소자 내부에서 PLL(Phase Locked Loop)회로를 사용하여 입력신호에 동기된 클럭신호를 발생하여 마스터 클럭신호로 사용하였다.
종래의 TFT-LCD에서 사용되는 PLL 회로는 도 1을 참조하면, 외부로부터 입력되는 동기신호(Csync)와 PLL 회로 내부의 동기신호 발생기(60)로부터 발생되는 동기신호(Hsync)를 위상차 검출기(10)를 통해 위상차를 비교하고, 위상차 검출신호(PFD)를 출력한다.
위상차 검출기(10)로부터 출력되는 위상차 검출신호(PFD)는 로우패스필터(20)를 통해 DC 레벨로 변환된 다음 전압제어발진기(VCO, 30)에 인가된다. 전압제어발진기(VCO, 30)는 로우패스필터(20)로부터 출력되는 신호에 의해 제어되어 버퍼(40)를 통해 마스터 클럭신호(MCLK)를 발생한다.
마스터 클럭신호(MCLK)는 분주기(50)를 통해 동기신호 발생기(60)로 인가됨과 동시에 클럭 발생기(70)로 인가되고, 클럭 발생기(70)는 VCO(30)로부터 발생되는 마스터 클럭신호(MCLK)를 입력하여 R, G, B 데이타를 샘플링하기 위한 샘플링 클럭펄스(CPH)를 발생한다.
따라서, PLL 회로는 위상차 검출신호(PFD)에 의해 VCO(30)가 제어되어 외부입력 동기신호(Csync)에 동기된 내부동기신호(Hsync)를 발생하였다.
종래의 PLL 회로는 위상차 검출기(10)를 통해 외부로부터 인가되는 입력동기신호(Csync)와 동기신호 발생기(20)로부터 발생되는 내부동기신호(Hsync)의 위상차를 비교하여 위상차 검출신호(PFD)를 출력하고, 이 위상차 검출신호(PFD)를 이용하여 VCO(30)를 제어함으로써, 두 동기신호의 위상차를 최소화시키거나 또는 제거하도록 하였다.
그러나, 종래의 PLL 회로는 회로특성상 넓은 주파수영역에서의 위상차를 검출하는 것이 아니라 좁은 주파수영역에서의 위상차를 위상차 검출기(10)를 통해 검출하여 VCO(30)를 제어하기 때문에, 신호의 절환 등에 따른 외부입력 동기신호(Csync)의 불연속 또는 커다란 위상차가 발생하였을 경우에는 실질적으로 위상차 검출이 제대로 이루어지지 않는 문제점이 있었다.
즉, 외부로부터 동기신호(Csync)가 일정하게 공급되지 않고 입력 채널의 변경 또는 외부 노이즈 등에 의해 동기신호(Csync)가 변화하는 경우에는, 이 동기신호(Csync)의 변화에 대해 빠르게 추종하여야만 화면상에 왜곡이 적어진다. 하지만, 외부 동기신호(Csync)가 과다하게 변화하는 경우에는 그 변화에 추종되는 시간이 지연되어 화면에 왜곡이 심하게 발생되는 문제점이 있었다.
이와같이 좁은 범위내에서 위상차를 비교할 때 발생하는 문제점을 해결하기 위하여 위상차 비교범위를 넓혀 위상차를 비교하는 방법도 있지만, 이런 경우에는 VCO(30)의 주파수 변화폭이 너무 크기 때문에 주파수 안정도가 떨어지는 문제점이 있었다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 과변위(過變位) 위상차 검출시 위상차 검출신호의 출력극성을 제어하여 과변위 위상차를 보상하여 줄 수 있는 액정표시소자의 위상차 검출회로를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 위상차 비교영역을 증가시킴없이 과변위의 위상차를 검출하여 이를 보상하여 줄 수 있는 액정표시소자의 위상차 검출회로를 제공하는 데 그 목적이 있다.
본 발명의 또 다른 목적은 과변위 위상차 검출시 내부 동기신호가 외부 동기신호에 대해 선행 또는 후행되는 지의 여부를 검출하고, 선행 또는 후행에 따라 위상차 검출신호의 극성을 변환시켜 위상차 검출신호를 발생함으로써 위상차를 보상하는 액정표시소자의 위상차 검출회로를 제공하는 데 그 목적이 있다.
도 1은 일반적인 TFT-LCD 에 있어서, PLL 회로의 블록도,
도 2는 본 발명의 실시예에 따른 TFT-LCD 에 있어서, 위상차 검출회로의 블럭도,
도 3은 도 2의 위상차 검출회로의 상세회로도,
도 4 내지 도 7은 본 발명의 위상차 검출회로의 동작 타이밍도,
(도면의 주요 부분에 대한 부호의 설명)
100 : 극성 제어부 200 : 위상차 검출부
110 : 과변위 검출부 120 : 오버랩 검출부
130 : 트리거신호 발생부 140 : 제어부
210 : 신호 선택부 220 : 위상비교부
144 : 익스클루시브 오아 게이트 122, 145, 146 : 인버터
111, 121, 141-143 : D 플립플롭
131, 211 : 멀티플렉서 221 : 3상버퍼
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 외부로부터 인가되는 외부 동기신호와 내부에서 발생된 동기신호를 입력하여 두 신호의 위상차를 비교하는 액정표시소자의 위상차 검출회로에 있어서, 상기 외부동기신호와 상기 내부동기신호를 입력하여 내부 동기신호가 외부 동기신호에 비하여 과변위로 선행되는가를 검출하여 극성변환신호를 발생하는 극성제어부와; 상기 극성제어부로부터 극성변환신호에 따라서 상기 내부동기신호가 외부 동기신호에 비하여 과변위로 선행되는 경우에는 출력극성이 반전된 위상차 검출신호를 발생하고 그이외에는 정상적인 위상차 검출신호를 발생하는 위상차 검출부를 포함하는 액정표시소자의 위상차 검출회로를 제공하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 극성제어부는 상기 내부동기신호와 상기 외부동기신호를 입력하여 상기 내부동기신호가 상기 외부동기신호에 비하여 과변위로 선행되는 경우에만 상기 극성변환신호를 발생하는 과변위 검출부와; 상기 과변위 검출부로부터 발생되는 극성변환신호와 상기 외부 동기신호를 입력하여 두 동기신호가 오버랩되는가를 검출하는 오버랩 검출부와; 상기 오버랩 검출부로부터 출력되는 오버랩 검출신호에 따라서 내부동기신호가 상기 외부동기신호보다 선행되는 경우에는 상기 외부동기신호의 네가티브 에지에서 트리거신호를 발생하고, 후행되는 경우에는 상기 내부동기신호의 상승에지에서 트리거신호를 발생하는 트리거신호 발생부와; 상기 트리거신호 발생부로부터의 트리거신호에 따라서 상기 내부동기신호가 상기 외부동기신호에 비하여 과변위로 선행되는 경우 상기 과변위 검출부로 제어신호를 발생하여 극성변환신호를 발생하도록 하는 제어부를 포함한다.
상기 극성제어부의 과변위 검출부는 상기 외부동기신호를 인에이블신호로 하고 상기 내부동기신호를 클럭신호로 하여 내부동기신호가 외부동기신호보다 선행되는지 또는 후행되는지를 검출하고, 선행되는 경우이외에는 상기 제어부로부터의 제어신호에 의해 클리어되는 제1D 플립플롭으로 이루어지고, 상기 오버랩 검출부는 상기 과변위 검출부의 제1D 플립플롭의 출력신호를 입력으로 하고 반전된 외부 동기신호가 클럭단자에 인가되는 제2D 플립플롭과, 상기 외부동기신호를 반전시켜 상기 제2D 플립플롭의 클럭신호로 인가하기 위한 제1인버터로 이루어지며, 상기 트리거신호 발생부는 상기 오버랩 검출부의 제2D 플립플롭의 출력신호를 선택신호로 하여 반전된 외부동기신호 또는 내부동기신호중 하나를 선택하는 멀티플렉서로 이루어진다.
상기 제어부는 상기 트리거신호 발생부의 출력신호를 클럭신호로 하고 하이상태의 전원전압이 입력신호로 인가되는 제3D 플립플롭과; 상기 제3D 플립플롭의 출력을 반전시켜 주기위한 제2인버터와; 상기 제2인버터의 출력신호가 클리어단자에 인가되고 외부로부터 인가되는 마스터클럭신호가 클럭신호에 인가되며 하이상태의 전원전압이 입력신호로 인가되는 제4D 플립플롭과; 상기 제4D 플립플롭의 출력을 반전시켜 주기위한 제3인버터와; 상기 제3인버터의 출력신호가 클리어단자에 인가되고 상기 마스터 클럭신호가 클럭단자에 인가되며 하이상태의 전원전압이 입력신호로 인가되는 제5D 플립플롭과; 상기 제4D 플립플롭의 출력과 상기 제5D 플립플롭의 출력에 대한 배타적 논리동작을 수행하고 그의 출력을 상기 제3D 플립플롭의 클리어단자와 상기 과변위 검출부의 제1D 플립플롭의 클리어단자로 인가하는 익스클루시브 오아 게이트로 이루어진다.
본 발명의 실시예에 있어서, 상기 위상차 검출부는 상기 극성제어부로부터 인가되는 극성변환신호에 따라서 상기 내부동기신호 또는 위상이 반전된 내부동기신호중 하나를 선택하기 위한 신호 선택부와; 상기 신호선택부의 출력신호와 상기 외부동기신호의 위상을 비교하여 위상차 검출신호를 발생하는 위상비교부로 이루어진다.
상기 위상차 검출부의 신호 선택부는 상기 극성제어부로부터 인가되는 극성변환신호에 따라서 상기 내부동기신호 또는 위상이 반전된 내부동기신호중 하나를 선택하기 위한 멀티플렉서로 이루어지고, 상기 위상 비교부는 상기 외부 동기신호를 제어신호로 하고 신호선택부의 출력신호를 입력신호로 하여 두 신호의 위상차 검출신호를 출력하는 3상버퍼로 이루어진다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 TFT-LCD 의 PLL 회로에 있어서, 위상차 검출회로의 블록도를 도시한 것이고, 도 3은 위상차 검출회로의 상세회로도를 도시한 것이다.
도 2을 참조하면, 본 발명의 위상차 검출회로는 외부로부터 입력된 동기신호(Csync)와 동기신호 발생기(60)로부터 발생된 내부 동기신호(Hsync)를 입력하여 내부 동기신호(Hsync)가 외부 동기신호(Csync)에 비하여 과변위로 선행되는가를 검출하여 극성변환신호(OTD)를 발생하는 극성제어부(100)와; 상기 극성제어부(100)로부터 극성변환신호(OTD)에 따라서 내부 동기신호(Hsync)가 외부 동기신호(Csync)에 비하여 과변위로 선행되는 경우에는 출력극성이 반전된 위상차 검출신호(PFD)를 발생하고 그이외에는 정상적인 위상차 검출신호(PFD)를 발생하는 위상차 검출부(200)를 포함한다.
상기 극성제어부(100)는 내부 동기신호(Hsync)와 외부 동기신호(Csync)를 입력하여 내부 동기신호(Hsync)가 외부 동기신호(Csync)에 비하여 과변위로 선행되는 경우에만 극성변환신호(OTD)를 발생하는 과변위 검출부(110)와; 상기 과변위 검출부(110)의 극성변환신호(OTD)와 외부 동기신호(Csync)를 입력하여 외부 동기신호(Csync)와 내부 동기신호(Hsync)가 오버랩되는가를 검출하는 오버랩 검출부(120)와; 상기 오버랩 검출부(120)로부터 출력되는 오버랩 검출신호(OLD)에 따라서 내부동기신호(Hsync)가 외부 동기신호(Csync)보다 선행되는 경우에는 외부 동기신호(Csync)의 네가티브 에지에서 트리거신호를 발생하고, 후행되는 경우에는 내부동기신호(Hsync)의 상승에지에서 트리거신호를 발생하는 트리거신호 발생부(130)와; 상기 트리거신호 발생부(130)로부터의 트리거신호에 따라서 내부 동기신호(Hsync)가 외부 동기신호(Csync)에 비하여 과변위로 선행되는 경우 상기 과변위 검출부(110)로 제어신호를 발생하여 극성변환신호(OTD)를 발생하도록 하는 제어부(140)를 포함한다.
도 3을 참조하면, 본 발명의 실시예에 따른 액정표시소자의 위상차 검출회로에 있어서, 극성제어부(100)의 과변위 검출부(110)는 외부동기신호(Csync)를 인에이블신호로 하고 내부 동기신호(Hsync)를 클럭신호로 하여 내부동기신호(Hsync)가 외부동기신호(Csync)보다 선행되는지 또는 후행되는지를 검출하고, 선행되는 경우이외에는 상기 제어부(140)의 출력신호에 의해 클리어되는 D 플립플롭(111)으로 이루어진다.
오버랩 검출부(120)는 상기 과변위 검출부(110)의 D 플립플롭(111)의 출력을 입력으로 하고 인버터(122)를 통해 반전된 외부 동기신호(Csync)가 클럭단자에 인가되는 D 플립플롭(121)으로 이루어진다.
트리거신호 발생부(130)는 상기 오버랩 검출부(120)의 D 플립플롭(121)의 출력신호를 선택신호로 하여 반전된 외부동기신호(Csync) 또는 내부동기신호(Hsync)중 하나를 선택하는 멀티플렉서(131)로 이루어진다.
제어부(140)는 상기 멀티플렉서(131)의 출력신호를 클럭신호로 하고 하이상태의 전원전압(Vcc)이 입력신호로 인가되는 D 플립플롭(141)과, 상기 D 플립플롭(141)의 출력이 인버터(145)를 통해 클리어단자에 인가되고 외부로부터 인가되는 마스터클럭신호(MCLK)가 클럭신호에 인가되며 하이상태의 전원전압(Vcc)이 입력신호로 인가되는 D 플립플롭(142)과, 상기 D 플립플롭(142)의 출력이 인버터(146)를 통해 클리어단자에 인가되고 외부로부터 마스터 클럭신호(MCLK)가 클럭단자에 인가되며 하이상태의 전원전압(Vcc)이 입력신호로 인가되는 D 플립플롭(143)과, 상기 D 플립플롭(142)의 출력과 상기 D 플립플롭(143)의 출력에 대한 논리동작을 수행하고 그의 출력을 상기 D 플립플롭(141)의 클리어단자와 상기 과변위 검출부(110)의 D 플립플롭(111)의 클리어단자에 인가하는 익스클루시브 오아 게이트(144)로 이루어진다.
또한, 본 발명의 액정표시소자의 위상차 검출회로에 있어서, 상기 위상차 검출부(200)는 상기 극성제어부(100)로부터 인가되는 극성변환신호(OTD)에 따라서 내부동기신호(Hsync) 또는 위상이 반전된 내부동기신호중 하나를 선택하기 위한 신호 선택부(210)와, 상기 신호선택부(210)의 출력신호와 외부동기신호(Csync)의 위상을 비교하여 위상차 검출신호(PFD)를 발생하는 위상비교부(220)로 이루어진다.
위상차 검출부(200)의 신호 선택부(210)는 상기 극성제어부(100)로부터 인가되는 극성변환신호(OTD)에 따라서 내부동기신호(Hsync) 또는 위상이 반전된 내부동기신호중 하나를 선택하기 위한 멀티플렉서(211)로 이루어진다.
위상비교부(220)는 상기 외부 동기신호(Csync)를 제어신호로 하고 신호선택부(211)의 출력신호를 입력신호로 하여 두 신호의 위상차 검출신호(PFD)를 출력하는 3상버퍼(221)로 이루어진다.
상기와 같은 구성을 갖는 액정표시소자의 PLL 회로에 있어서, 위상차 검출회로의 동작은 첫째로 내부동기신호(Hsync)와 외부 동기신호(Csync)가 서로 오버랩되어 두 신호의 위상차가 과변위로 되지 않은 경우, 둘째로 내부 동기신호(Hsync)와 외부 동기신호(Csync)의 위상차가 과변위이면서 내부 동기신호(Hsync)가 외부 동기신호(Csync)보다 후행(後行)되는 경우, 셋째로 내부 동기신호(Hsync)와 외부 동기신호(Csync)의 위상차가 과변위이면서 내부동기신호(Hsync)가 외부동기신호(Csync)에 선행(先行)되는 경우로 크게 나뉘어진다.
두 동기신호가 서로 오버랩되는 경우에는 도 4 및 도 5에 도시된 바와같이 두 동기신호의 위상을 비교하여 위상차를 검출하고, 검출된 두 신호의 위상차를 VCO(30)의 주파수를 증감시켜 보상하여 준다. 그리고, 두 동기신호가 과변위의 위상차를 갖으며 외부 동기신호(Csync)에 대해 내부동기신호(Hsync)가 후행되는 경우는 도 7과 같이 위상차 검출신호(PFD)의 극성이 포지티브값을 갖도록 하여 VCO(30)의 주파수를 더욱 더 증가시켜 두신호의 동기를 맞추어준다. 이와같이 두 동기신호가 오버랩되거나 또는 외부동기신호(Csync)에 비해 내부동기신호(Hsync)가 후행되는 경우에는 VCO(30)의 주파수를 조정하여 두 동기신호의 위상차를 보상하여 주는 것을 가능하게 한다.
하지만, 두 동기신호의 위상차가 과변위를 갖으면서 외부동기신호(Csync)에 대해 내부동기신호(Hsync)가 선행되는 경우에는 위상차 검출부(200)를 통해 위상차를 검출하게 되면, 상기 외부동기신호(Csync)에 비해 내부동기신호(Hsync)가 후행되는 경우와 마찬가지로 도 6에서 점선으로된 위상차 검출신호(PFD)가 발생되므로, VCO(30)의 주파수를 더욱 증가시키게 된다. 이에 따라 외부동기신호(Csync)보다 내부동기신호(Hsync)가 더욱 더 선행되어 위상차를 보상하여 줄 수 없게 된다.
따라서, 본 발명에서는 두 동기신호가 오버랩되어 위상차가 발생하거나 또는 외부동기신호(Csync)에 비해 내부동기신호(Hsync)가 과변위로 후행되는 경우에는 위상차 검출부(220)를 통해 정상적으로 외부동기신호(Csync)와 내부동기신호(Hsync)의 위상차를 검출하여 보상하여주도록 한다. 반면에, 외부동기신호(Csync)에 비해 내부동기신호(Hsync)가 과변위로 선행되는 경우에는 외부동기신호(Csync)와 위상을 반전시킨 내부동기신호의 위상차를 검출하여 위상차 검출신호(PFD)의 극성을 도 6과 같이 변환하여 발생함으로써 과변위 위상차를 보상하여 주도록 한다.
액정표시소자의 위상차 검출회로의 위상차 검출동작을 도 4 내지 도 7을 참조하여 상세히 설명하면 다음과 같다.
먼저, 두 동기신호가 오버랩되고 외부동기신호(Csync)보다 내부동기신호(Hsync)가 후행되거나 또는 선행되는 경우에는, 본원 발명의 위상차 검출회로에 있어서, 위상차 검출부(200)는 통상적으로 외부 동기신호(Csync)와 내부 동기신호(Hsync)의 위상차를 비교하여 위상차 검출신호(PFD)를 출력하게 된다.
즉, 상기와 같은 경우에는 극성제어부(100)의 제어부(140)는 익스클루시브 오아 게이트(144)를 통해 하이상태의 클리어신호를 과변위 검출부(110)의 D 플립플롭(111)로 출력하게 된다. 따라서, D 플립플롭(111)이 클리어되므로, 그의 출력(Q)은 로우상태로 되어 위상차 검출부(200)에서 출력되는 위상차 검출신호(PFD)의 출력극성을 변환시켜 주지 않는다.
위상차 검출부(200)의 신호선택부(210)는 상기 극성변환부(100)로부터 출력되는 로우상태의 극성변환신호(OTD)에 의해 멀티플렉서(211)를 통해 내부동기신호(Hsync)와 위상이 반전된 내부동기신호중 위상이 반전되지 않은 내부동기신호(Hsync)를 선택하게 된다.
따라서, 위상차 비교부(220)는 3상버퍼(221)를 통해 외부동기신호(Csync)와 내부 동기신호(Hsync)의 위상차를 비교하여 위상차 검출신호(PFD)를 출력하게 되는데, 3상버퍼(221)는 외부동기신호(Csync)를 콘트롤신호로 하고 위상이 반전되지 않은 내부동기신호(Hsync)를 입력신호로 한다. 이때, 3상버퍼(221)는 외부동기신호(Csync)가 로우레벨인 구간에서 내부동기신호(Hsync)를 출력하고 외부동기신호(Csync)가 하이레벨인 구간에서는 하이임피던스상태를 유지하게 된다.
그러므로, 외부동기신호(Csync)보다 내부 동기신호(Hsync)가 후행되는 경우에는 도 4에 도시된 바와같은 위상차 검출신호(PFD)를 출력한다. 도 4와 같은 위상차 검출신호(PFD)는 도 1의 PLL 회로에서 저역통과필터(20)를 통해 전압제어발진기(30)로 인가되고, 이에 따라 VCO 주파수를 증가시켜 줌으로써 위상차를 보상하여 주게된다.
한편, 외부동기신호(Csync)보다 내부동기신호(Hsync)가 선행되는 경우에는 도 5에 도시된 바와같은 위상차 검출신호(PFD)를 출력하고, 이에 따라 전압제어발진기(30)의 주파수를 낮추어줌으로써 위상차를 보상하게 된다.
다음, 외부 동기신호(Csync)보다 내부 동기신호(Hsync)가 과변위로 선행 또는 후행되는 경우의 위상차 검출동작을 도 6 및 도 7을 참조하여 설명하면 다음과 같다.
극성제어부(100)의 과변위 검출부(110)는 외부동기신호(Csync)에 의해 인에이블되고 내부동기신호(Hsync)의 상승에지에서 트리거되는데, 외부동기신호(Csync)에 비하여 내부동기신호(Hsync)가 과변위로 후행되는 경우에는 로우상태의 출력신호를 발생하고, 과변위로 선행되는 경우에는 하이상태의 출력신호를 발생하여 래치하게 된다.
플립플롭(121)은 상기 D 플립플롭(111)의 출력신호(Q)를 입력신호로 하여 상기 외부동기신호(Csync)의 폴링에지에서 트리거되므로, 외부 동기신호(Csync)에 비해 내부동기신호(Hsync)가 과변위로 선행되는 경우에는 하이상태의 출력신호(Q)를 발생하고, 과변위로 후행되는 경우에는 로우상태의 출력신호(Q)를 발생한다.
멀티플렉서(131)는 선행과변위시에는 내부동기신호(Hsync)가 외부동기신호(Csync)에 비해 앞서므로 하이상태의 D 플립플롭(121)의 출력신호에 의해 위상이 반전된 외부동기신호를 선택하여 D 플립플롭(141)의 클럭신호로 인가하고, 후행과변위시에는 내부동기신호(Hsync)가 외부동기신호(Csync)보다 늦으므로 로우상태의 D 플립플롭(121)의 출력신호에 의해 내부동기신호(Hsync)를 선택하여 D 플립플롭(141)의 클럭신호로 인가하게 된다.
제어부(140)에서는 외부동기신호의 폴링에지 또는 내부동기신호의 라이징에지에서 D 플립플롭(141)이 트리거되어 하이상태의 신호를 출력하고, 이 D 플립플롭(141)의 출력신호는 인버터(145)를 통해 반전되어 D 플립플롭(142)의 클리어단자에 인가되므로, D 플립플롭(142)은 동작 가능한 상태로 되어 외부로부터 인가되는 즉, 전압제어발진기(30)로부터 발생되는 마스터 클럭신호(MCLK)에 의해 트리거되어 하이상태의 출력신호를 발생한다. 상기와 마찬가지로 D 플립플롭(142)의 출력이 인버터(146)를 통해 반전되어 그 다음단의 D 플립플롭(143)의 클리어단자에 인가되므로, D 플립플롭(143)은 동작가능한 상태로 되어 그다음 마스터 클럭신호(MCLK)에 의해 트리거되어 하이상태의 출력신호를 발생하게 된다.
그러므로, 외부동기신호(Csync)보다 내부 동기신호(Hsync)가 과변위로 후행되는 경우에는 D 플립플롭(142, 143)의 출력신호를 두 입력으로 하는 익스클루시브 오아 게이트(144)의 출력신호가 하이상태로 되고, 익스클루시브 오아 게이트(144)의 출력신호에 의해 상기 D 플립플롭(111)이 클리어되어 출력신호(Q)로 로우상태의 신호를 출력하게 된다.
따라서, D플립플롭(111)의 로우상태 출력신호(Q)에 의해, 외부동기신호(Csync)와 내부동기신호(Hsync)가 오버랩되어 과변위로 후행되는 경우와 마찬가지로 위상차 검출부(200)에서 출력되는 위상차 검출신호(PFD)의 출력극성을 변환시키지 않으며, 도 7과 같은 위상차 검출신호(PFD)를 출력하여 상기 오버랩되어 후행되는 경우보다 VCO의 주파수를 더욱 증가시켜 줌으로써, 과변위로 위상차가 발생하더라도 이를 보상하여 주게 된다.
한편, 외부동기신호(Csync)보다 내부동기신호(Hsync)가 선행되는 경우에는 상기 D 플립플롭(142, 143)의 출력신호를 입력으로 하는 익스클루시브 오아 게이트(144)의 출력이 로우상태가 되어 D 플립플롭(111)의 클리어단자에 인가되므로, D 플립플롭(111)은 내부동기신호(Hsync)의 상승에지에서 트리거되어 래치된 하이상태의 출력신호(Q)를 극성변환신호(OTD)로 출력하게 된다.
외부동기신호(Csync)보다 내부 동기신호(Hsync)가 과변위로 선행되는 경우에는 위상검출부(200)의 신호선택부(210)는 하이상태의 극성변환신호(OTD)에 의해 위상이 반전된 내부동기신호(Hsync)를 멀티플렉서(211)를 통해 선택한다. 그러므로, 위상차 비교부(220)의 3상버퍼(221)에는 상기 외부동기신호(Csync)보다 내부동기신호(Hsync)가 후행되는 경우와는 반대로 위상이 반전된 내부동기신호(Hsync)가 입력되게 된다.
이때, 외부동기신호(Csync)보다 내부동기신호(Hsync)가 선행되는 경우, 3상버퍼(221)의 입력신호로 인가되는 내부동기신호(Hsync)의 위상을 반전시켜 주지 않은 상태에서 외부 동기신호(Csync)와 내부동기신호(Hsync)를 비교하게 되면 도 7과 마찬가지로 (+)극성을 갖는 위상차 검출신호(PFD)를 출력하게 되고, 이에 따라 VCO(30)의 주파수가 더욱 더 증가하게 되어 외부동기신호(Csync)보다 내부동기신호(Hsync)가 더욱더 과변위로 선행되게 된다.
그러므로, 본 발명에서는 극성제어부(100)를 통해 외부 동기신호(Csync)보다 내부동기신호(Hsync)가 과변위로 선행되는 경우에는 하이상태의 과변위 검출신호(OTD)를 출력하게 되고, 이에 따라 위상이 반전된 내부동기신호(Hsync)를 선택하여 외부 동기신호(Csync)와 위상을 비교하게 되면, 도 6과 같이 (-) 극성을 갖는 위상차 검출신호(PFD)를 출력하게 된다.
따라서, 본 발명의 위상차 검출회로는 외부동기신호(Csync)보다 내부 동기신호(Hsync)가 과변위로 선행되는 경우에는 (-)극성을 갖는 위상차 검출신호(PFD)를 출력하여 VCO의 주파수를 감소시켜 줌으로써, 위상비교영역을 증가시키지 않고도 이를 보상하여 주게 된다.
이상에서 자세히 설명된 바와 같이, 상술한 바와 같은 본 발명의 액정표시소자의 위상차 검출회로는 외부 동기신호보다 내부동기신호가 과변위로 선행되거나 또는 후행되더라도 위상비교영역을 증가시키지 않고도 이를 검출하여 보상하여 줄 수 있으므로, 위상차 보상시간을 단축시켜 줄 수 있을 뿐만 아니라 화면을 안정화시켜 줄 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (9)

  1. 외부로부터 인가되는 외부 동기신호와 내부에서 발생된 동기신호를 입력하여 두 신호의 위상차를 비교하는 액정표시소자의 위상차 검출회로에 있어서,
    상기 외부동기신호와 상기 내부동기신호를 입력하여 내부 동기신호가 외부 동기신호에 비하여 과변위로 선행되는가를 검출하여 극성변환신호를 발생하는 극성제어부와;
    상기 극성제어부로부터 극성변환신호에 따라서 상기 내부동기신호가 외부 동기신호에 비하여 과변위로 선행되는 경우에는 출력극성이 반전된 위상차 검출신호를 발생하고 그이외에는 정상적인 위상차 검출신호를 발생하는 위상차 검출부를 포함하는 것을 특징으로 하는 액정표시소자의 위상차 검출회로.
  2. 제1항에 있어서, 상기 극성제어부는
    상기 내부동기신호와 상기 외부동기신호를 입력하여 상기 내부동기신호가 상기 외부동기신호에 비하여 과변위로 선행되는 경우에만 상기 극성변환신호를 발생하는 과변위 검출부와;
    상기 과변위 검출부로부터 발생되는 극성변환신호와 상기 외부 동기신호를 입력하여 두 동기신호가 오버랩되는가를 검출하는 오버랩 검출부와;
    상기 오버랩 검출부로부터 출력되는 오버랩 검출신호에 따라서 내부동기신호가 상기 외부동기신호보다 선행되는 경우에는 상기 외부동기신호의 네가티브 에지에서 트리거신호를 발생하고, 후행되는 경우에는 상기 내부동기신호의 상승에지에서 트리거신호를 발생하는 트리거신호 발생부와;
    상기 트리거신호 발생부로부터의 트리거신호에 따라서 상기 내부동기신호가 상기 외부동기신호에 비하여 과변위로 선행되는 경우 상기 과변위 검출부로 제어신호를 발생하여 극성변환신호를 발생하도록 하는 제어부를 포함하는 것을 특징으로 하는 액정표시소자의 위상차 검출회로.
  3. 제2항에 있어서, 상기 극성제어부의 과변위 검출부는
    상기 외부동기신호를 인에이블신호로 하고 상기 내부동기신호를 클럭신호로 하여 내부동기신호가 외부동기신호보다 선행되는지 또는 후행되는지를 검출하고, 선행되는 경우이외에는 상기 제어부로부터의 제어신호에 의해 클리어되는 제1D 플립플롭으로 이루어지는 것을 특징으로 하는 액정표시소자의 위상차 검출회로.
  4. 제3항에 있어서, 상기 오버랩 검출부는 상기 과변위 검출부의 제1D 플립플롭의 출력신호를 입력으로 하고 반전된 외부 동기신호가 클럭단자에 인가되는 제2D 플립플롭과, 상기 외부동기신호를 반전시켜 상기 제2D 플립플롭의 클럭신호로 인가하기 위한 제1인버터로 이루어지는 것을 특징으로 하는 액정표시소자의 위상차 검출회로.
  5. 제4항에 있어서, 상기 트리거신호 발생부는 상기 오버랩 검출부의 제2D 플립플롭의 출력신호를 선택신호로 하여 반전된 외부동기신호 또는 내부동기신호중 하나를 선택하는 멀티플렉서로 이루어지는 것을 특징으로 하는 액정표시소자의 위상차 검출회로.
  6. 제5항에 있어서, 상기 제어부는
    상기 트리거신호 발생부의 출력신호를 클럭신호로 하고 하이상태의 전원전압이 입력신호로 인가되는 제3D 플립플롭과;
    상기 제3D 플립플롭의 출력을 반전시켜 주기위한 제2인버터와,
    상기 제2인버터의 출력신호가 클리어단자에 인가되고 외부로부터 인가되는 마스터클럭신호가 클럭신호에 인가되며 하이상태의 전원전압이 입력신호로 인가되는 제4D 플립플롭과;
    상기 제4D 플립플롭의 출력을 반전시켜 주기위한 제3인버터와;
    상기 제3인버터의 출력신호가 클리어단자에 인가되고 상기 마스터 클럭신호가 클럭단자에 인가되며 하이상태의 전원전압이 입력신호로 인가되는 제5D 플립플롭과;
    상기 제4D 플립플롭의 출력과 상기 제5D 플립플롭의 출력에 대한 배타적 논리동작을 수행하고 그의 출력을 상기 제3D 플립플롭의 클리어단자와 상기 과변위 검출부의 제1D 플립플롭의 클리어단자로 인가하는 익스클루시브 오아 게이트로 이루어지는 것을 특징으로 하는 액정표시소자의 위상차 검출회로.
  7. 제1항에 있어서, 상기 위상차 검출부는
    상기 극성제어부로부터 인가되는 극성변환신호에 따라서 상기 내부동기신호 또는 위상이 반전된 내부동기신호중 하나를 선택하기 위한 신호 선택부와;
    상기 신호선택부의 출력신호와 상기 외부동기신호의 위상을 비교하여 위상차 검출신호를 발생하는 위상비교부로 이루어지는 것을 특징으로 하는 액정표시소자의 위상차 검출회로.
  8. 제7항에 있어서, 상기 위상차 검출부의 신호 선택부는
    상기 극성제어부로부터 인가되는 극성변환신호에 따라서 상기 내부동기신호 또는 위상이 반전된 내부동기신호중 하나를 선택하기 위한 멀티플렉서로 이루어지는 것을 특징으로 하는 액정표시소자의 위상차 검출회로.
  9. 제8항에 있어서, 상기 위상차 검출부의 위상비교부는 상기 외부 동기신호를 제어신호로 하고 신호선택부의 출력신호를 입력신호로 하여 두 신호의 위상차 검출신호를 출력하는 3상버퍼로 이루어지는 것을 특징으로 하는 액정표시소자의 위상차 검출회로.
KR1019980023355A 1998-06-22 1998-06-22 액정표시소자의 위상차 검출회로 KR100299510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980023355A KR100299510B1 (ko) 1998-06-22 1998-06-22 액정표시소자의 위상차 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023355A KR100299510B1 (ko) 1998-06-22 1998-06-22 액정표시소자의 위상차 검출회로

Publications (2)

Publication Number Publication Date
KR20000002532A KR20000002532A (ko) 2000-01-15
KR100299510B1 true KR100299510B1 (ko) 2001-10-19

Family

ID=19540222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023355A KR100299510B1 (ko) 1998-06-22 1998-06-22 액정표시소자의 위상차 검출회로

Country Status (1)

Country Link
KR (1) KR100299510B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805610B1 (ko) 2006-08-30 2008-02-20 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20000002532A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR100186815B1 (ko) 클럭신호 발생회로 및 반도체장치
JP3847961B2 (ja) 内部クロック信号発生器及びそれを有する半導体メモリ装置
US6542038B2 (en) PLL circuit having a phase offset detecting phase comparator
US20100123498A1 (en) Phase locked loop circuit, method of operating phase locked loop circuit and semiconductor memory device including phase locked loop circuit
KR100315246B1 (ko) 디지털 표시 장치용 위상 동기 루프 회로
KR940020699A (ko) 디지탈 위상동기루프회로(digital phase-locked loop circuit)
KR100423620B1 (ko) 입력 클럭에 대하여 일정한 위상차를 갖는 클럭을출력하는 ｐｌｌ 회로
KR100299510B1 (ko) 액정표시소자의 위상차 검출회로
KR20000056531A (ko) 빠른 클럭 동기 시간과 작은 지터 특성을 갖는 혼합 모드 클럭동기 회로
JPH11308097A (ja) 周波数比較器およびこれを用いたｐｌｌ回路
KR100263483B1 (ko) 고속 위상 동기 회로 및 그를 이용한 위상 동기 방법
JP2006261898A (ja) クロック再生装置
JP2000269807A (ja) 位相ロックループおよび信号同期方法
KR0141908B1 (ko) 영상 검파 회로
JP2710969B2 (ja) 位相同期ループ装置
JP2000047644A (ja) 液晶表示装置
JP3022438B2 (ja) Ｒｇｂ信号変換方法及び装置
KR20010064098A (ko) 아날로그 지연기를 부착시킨 디지털 지연고정루프
KR200142415Y1 (ko) 전하결합소자 카메라의 동기장치
JPS6342522A (ja) 位相同期ル−プ回路
KR0162461B1 (ko) 저주파수에 적합한 전폭 디지탈 피엘엘
KR100207633B1 (ko) 위상동기루프회로
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법
JPH09130237A (ja) Ｐｌｌ回路及び転送データ信号処理装置
JPH07123292A (ja) 位相同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 14

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 18

EXPY Expiration of term